KR20020083735A

KR20020083735A - 고효율 전력증폭기

Info

Publication number: KR20020083735A
Application number: KR1020010023337A
Authority: KR
Inventors: 고범종
Original assignee: 고범종
Priority date: 2001-04-30
Filing date: 2001-04-30
Publication date: 2002-11-04
Also published as: WO2002089320A1

Abstract

본 발명은 공급전원을 여러 단으로 분리하여 출력의 크기에 따라 필요한 전원만을 선택적으로 공급함으로써 효율을 증대시키는 고효율 전력증폭기에 관한 것이다. 본 발명에 따른 전력증폭기는, 전압증폭부로부터 신호를 입력받는 입력부와, 입력된 신호를 전력증폭하여 출력하는 출력단으로 구성되는데, 증폭되는 신호의 레벨에 따라 선택적으로 출력단에 전압을 공급하는 다수의 전원부가 포함된다. 증폭되는 신호의 레벨은 검출수단에 의해 검출되며, 검출수단에서 검출된 신호는 비교수단에 의해 스레시홀드값과 비교된다. 비교수단에서 출력되는 비교결과에 따라 제어수단은 다수의 전원부 중 어느 하나를 출력단에 선택적으로 연결시킨다.

Description

고효율 전력증폭기{High efficency power amplifier}

본 발명은 전력증폭기에 관한 것이다. 보다 구체적으로 본 발명은 공급전원을 여러 단으로 분리하여 출력의 크기에 따라 필요한 전원만을 선택적으로 공급함으로써 효율을 증대시키는 고효율 전력증폭기에 관한 것이다.

전력증폭기(파워앰프)는 증폭방식에 따라 A, AB, B, C, D급으로 분류된다. 이들 증폭방식에 있어서, 출력신호의 왜곡은 A급이 가장 적은 반면에 효율은 D급이 가장 좋다. 따라서, 고급 전력증폭기의 많은 수가 AB급 증폭방식을 택하고 있다.이러한 종래 전력증폭기의 경우에 제반 특성은 대체로 양호하나, AB급 전력증폭기의 경우를 보면 최대출력시의 효율이 55% 정도이고 실질효율은 30% 정도에 불과하다. 종래의 전력증폭기에서는 출력에 관계없이 공급전압이 일정하기 때문에 최대출력에서의 효율보다도 낮은 출력에서는 효율이 더욱 떨어지게 되는 것이다.

도1a는 종래의 전력증폭기에 있어서 출력과 전원전압과의 관계를 나타내는 파형도로서, 빗금친 부분은 열로 소모되는 전력을 나타내고 있다. (반면에 도1b에서는 본 발명에 따른 전력증폭기의 열소모 전력(power disspated at heat)을 나타내고 있다.)

상기와 같은 문제점을 극복하기 위해, 본 발명에 따른 전력증폭기에서는 기본적인 증폭방식은 종래의 전력증폭기를 따르지만, 공급전원을 여러단으로 분리하여 출력의 종류에 따라 필요한 전원만을 공급한다. 증폭되는 신호의 크기(레벨)는 검출수단에 의해 검출되며, 검출수단에서 검출된 신호는 비교수단에 의해 스레시홀드값과 비교된다. 비교수단에서 출력되는 비교결과에 따라 제어수단은 다수의 전원부 중 어느 하나를 출력단에 선택적으로 연결시킨다.

도1a,b는 종래의 전력증폭기와 본 발명에 따른 전력증폭기의 출력과 공급전압의 관계를 나타내는 파형도.

도2는 본 발명에 따른 전력증폭기의 블록구성도.

도3a,3b는 구체화된 전력증폭기 회로도.

도4~9는 본 발명에 따른 전력증폭기의 다양한 실시예 회로도.

<도면부호의 설명>

11: 전압증폭부 13: 입력부 15: 출력단 17: 검출부 19: 비교부 21: 제어부

발명의 개요

본 발명에 따른 전력증폭기는, 일반적인 전력증폭기와 같이, 전압증폭부로부터 신호를 입력받는 입력부와, 입력된 신호를 전력증폭하여 출력하는 출력단으로 구성되는데, 증폭되는 신호의 레벨에 따라 선택적으로 출력단에 전압을 공급하는다수의 전원부가 포함된다.

증폭되는 신호의 레벨은 검출수단에 의해 검출되며, 검출수단에서 검출된 신호는 비교수단에 의해 스레시홀드값과 비교된다. 비교수단에서 출력되는 비교결과에 따라 제어수단은 다수의 전원부 중 어느 하나를 출력단에 선택적으로 연결시킨다.

실시예

도2는 위의 발명사상을 실제로 구현한 전력증폭기의 블록구성도이다. 전압증폭부(11)로부터 신호를 입력받는 입력부(13)와 증폭작용을 하는 출력단(15)으로 구성되는 것은 기존의 전력증폭기와 같다.

도2는 출력단(15)이 (+)전원과 (-)전원을 공급받는 전력증폭기의 경우에 본 발명의 사상을 적용한 블록도로서, 검출부도 (+)검출부(17)와 (-)검출부(17')로 분리되어 있으며, 그에 따라 비교부와 제어부도 분리되어 있다. 도2의 회로구성에서 출력단(15)에 전원전압을 공급하는 전원부는 7 단계로 분리되어 있다. 즉, (+)Vcc 3개, (-)Vcc 3개, GROUND로 분리되어 있다. 각 전원부마다 비교부(19a, 19b, 19c, 19a', 19b', 19c')와 제어부(21a, 21b, 21c, 21a', 21b', 21c')가 연결된다. 각 비교부에는 각각 다른 스레시홀드값이 설정되어 있어서, (+)검출부(17) 또는 (-)검출부(17')에서 검출된 신호와 각 스레시홀드값을 비교하여 해당되는 제어부로 하여금 전원부를 선택적으로 출력단(15)에 공급하도록 한다.

도2와 같이 구성되는 전력증폭기의 작용을 설명하면 다음과 같다.

(+)검출부(17) 또는 (-)검출부(17')에서 검출한 신호가 없는 경우, 즉 입력부(13)에 신호가 없는 경우에는 제1(+)Vcc와 제1(-)Vcc에서 전원이 공급되도록 제1(+)비교부(19a) 및 제1(-)비교부(19a')의 스레시홀드값이 설정된다.

입력부(13)의 신호가 제2(+)비교부(19b)의 스레시홀드값보다 높아지면 제2(+)제어부(21b)가 온(on)되어 제2(+)Vcc에서 전원이 공급된다.

계속해서, 입력부(13)의 신호가 제3(+)비교부(19c)의 스레시홀드값보다 높아지면 제3(+)제어부(21c)가 온(on)되어 제3(+)Vcc에서 전원이 공급되고, 제2(+)Vcc는 차단된다.

그리고, 입력신호가 (+)일 때 제1(-)비교부(19a')의 스레시홀드값보다 높아지면 제1(-)제어부(21a')의 전원이 차단되고 다이오드 D-2가 온되어 GROUND에서 전원이 공급된다.

입력부(13)의 신호가 제2(-)비교부(19b')의 스레시홀드값보다 낮아지면 제2(-)제어부(21b')가 온(on)되어 제2(-)Vcc에서 전원이 공급된다.

계속해서, 입력부(13)의 신호가 제3(-)비교부(19c')의 스레시홀드값보다 낮아지면 제3(-)제어부(21c')가 온(on)되어 제3(-)Vcc에서 전원이 공급되고, 제2(-)Vcc는 차단된다.

그리고, 입력신호가 (-)일 때 제1(+)비교부(19a)의 스레시홀드값보다 낮아지면 제1(+)제어부(21a)의 전원이 차단되고 다이오드 D-1이 온되어 GROUND에서 전원이 공급된다.

도2에서는 전원부를 7 단계로 분리하였으나, 전원부의 개수는 회로설계시 당업자의 필요에 따라 적절하게 설정할 수 있다. 또한, 도2에서는 다이오드 D-1과 D-2를 GROUND에 연결하여 구성하였는데, D-1의 캐소드에 제1(+)Vcc를 D-2의 애노드에 제1(-)Vcc를 연결하여 구성하여도 된다. 또한, 검출부(17, 17')가 입력부(13)에서 트리거신호를 검출하는 대신에 출력단(15)의 OUTPUT 단자에서 검출신호를 취해도 된다. 하지만, 전원스위칭의 속도에 따라 증폭회로의 제반 특성이 좌우되기 때문에 입력부(13)에서 트리거신호를 취하는 것이 보다 바람직하다.

구체화된 회로

도3a는 도2의 개략도를 구체화한 전력증폭기 회로를 나타내고, 도3b는 도3a의 부품 일부를 삭제하여 간소화한 회로를 나타낸다. 도3a에서는 비교기로서 FET를 사용하였고, 전원부는 5단계로 분리하였다. 회로의 작용을 설명한다.

1) 입력신호가 없을 때

Q15와 Q32의 기준 전위가 그라운드에 연결되어 있어서 스레시홀드값은 Q15와 Q32의 차단전압(cutoff voltage)이 되는데, 입력신호가 없을 때에는 Q15의 입력전압이 스레시홀드값보다 높고 Q32의 입력전압이 스레시홀드값보다 낮아 제어TR Q9와 Q36이 온되어 D7과 D11은 오프되고 전원은 제1(+)Vcc와 제1(-)Vcc에서 공급된다.

2) 입력신호가 (+)일 때

(입력신호+D5)의 전압이 Q7의 스레시홀드값(제1(+)Vcc+Q32의 차단전압)보다 높아지면 Q1이 온이 되어 (+)전원은 제2(+)Vcc에서 공급되며 Q9가 오프되어 제1(+)Vcc의 전원은 차단된다. (입력신호+D13)의 전압이 Q32의 스레시홀드값 Q32의차단전압보다 높아지면 Q36이 오프되어 (-)전원은 D11을 통해 GROUND에서 공급된다.

3) 입력신호가 (-)일 때

(입력신호+D13)의 전압이 Q40의 스레시홀드값(제1(-)Vcc+Q40의 차단전압)보다 낮아지면 Q46이 온이 되어 (-)전원은 제2(-)Vcc에서 공급되며 Q36이 오프되어 제1(-)Vcc의 전원은 차단된다. (입력신호+D5)의 전압이 Q15의 스레시홀드값 Q15의 차단전압보다 낮아지면 Q9가 오프되어 (+)전원은 D7을 통해 GROUND에서 공급된다.

입력부의 설명

도3a의 회로는 출력변동에 따른 입력 임피던스의 변화와 전원스위칭시 발생하는 스위칭노이즈가 전압증폭부에 영향을 미치는 것을 방지하기 위하여 전압증폭부(11)와 출력단(15) 사이에 이미터팔로우단(23)을 설정한 것이다. 도3b의 회로는 도3a에서 정전류원 CD2,5와 Q23,26을 삭제하여 간략화한 것인데, 스위칭시 상호간섭을 피할 수 있는 도3a의 경우가 더 바람직하다. 도4는 기존의 증폭회로에 본 발명에 따른 회로를 적용한 것을 예시하고 있다.

검출부의 설명

도3~4는 비교부의 트리거신호를 출력단(15)의 입력신호에서 검출하는 경우를 나타내고, 도5, 6은 출력단(15)의 출력신호에서 검출하는 경우를 예시한다.

비교부의 설명

비교부에서 사용하는 소자로서는 트랜지스터, FET, OP앰프, 비교기(comparator)등을 사용할 수 있는데, 본 회로의 효율은 비교부에 사용하는 소자의 응답속도에 따라 결정된다.

도3a~6에서는 FET(Q7,15,32,40,8,16,33,41,54,62,75,83,55,63,76,84)를 비교기로 사용한 경우의 회로를 도시하고 있다. FET는 가장 단순한 구성으로 경제적인 면을 고려할 경우에 사용할 수 있다. FET 대신에 트랜지스터(TR)를 사용할 수 있는데 이 경우에는 달링턴 구성으로 하여 TR의 입력 임피던스를 높여 주어야 한다.

도7은 OP앰프(U1~4)를 비교기로 사용하는 경우의 회로이다. OP앰프 선정시에는 입력 임피던스가 높고 응답속도가 빠른 소자를 선택할수록 효율을 높일 수 있다. 예시에서는 양전원 구성을 취하고 있으나, 단전원으로 구성하여도 된다.

도8,9는 컴패러터(comparator)를 사용하는 회로를 나타낸다. 도8의 U1~4는 LM311을 사용하는 경우를 나타내는 것으로서 이와 동등품을 사용하면 된다. 도9는 범용 컴패러터를 사용한 경우를 예시하고 있다. 컴패러터 선정시에는 입력 임피던스가 높고 응답속도가 빠른 소자를 선택할수록 증폭기의 효율을 높일 수 있다.

제어부의 설명

도면에서는 모두 TR을 사용하여 제어부를 구성하고 있으나, 이 밖에 모든 전력제어 소자(TR, FET, IGBT, 반도체릴레이(SSR), SCR 등)를 사용할 수 있다.

전원부의 설명

전원부를 여러 단으로 나눌수록 효율은 증가되지만 경제성을 고려하여 용도에 따라 적절하게 구성하면 된다. 도2에서 D1과 D2를 GROUND에 연결하였는데 이는 출력소자의 내압을 고려한 것으로 출력소자의 내압에 문제가 없을 때에는 D1을 제1(+)Vcc에, D2를 제1(-)Vcc에 연결하여 구성하면 된다. 기존의 회로를 사용할 경우 오디오 TR(내압 230V)로는 전원을 최대 ±115V 밖에 걸 수 없어서 8Ω부하에서 최대 600W 이상의 출력을 낼 수 없으나 본 회로를 이용할 경우에는 전원을 최대 ±230V까지 걸 수 있으며 8Ω부하에서 최대 2600W까지 출력을 낼 수 있다.

본 발명에 따르면, 전력증폭기의 출력에 관계없이 실질효율 80% 이상의 고효율을 발휘하여 D급 증폭기에 필적하는 효율을 가지면서도 AB급 증폭기의 성능을 그대로 유지하고 있어서, 기존 증폭회로의 가장 어려운 문제를 해결할 수 있는 대안을 제시한다.

Claims

전압증폭부로부터 신호를 입력받는 입력부와, 입력된 신호를 전력증폭하여 출력하는 출력단으로 구성되는 전력증폭기에 있어서,

출력단에 전원전압을 공급하는 전원부가 다수 포함되어, 증폭되는 신호의 크기에 따라 출력단에 공급하는 전원전압의 크기를 선택적으로 변화시키는 것을 특징으로 하는 전력증폭기.
청구항 1에서,

증폭되는 신호의 크기를 검출하는 검출수단,

상기 검출수단에서 검출된 신호를 정해진 스레시홀드값과 비교하는 비교수단,

상기 비교수단에서 출력되는 비교결과에 따라 다수의 전원부 중 어느 하나를 출력단에 선택적으로 연결하는 제어수단이 추가로 포함되는 전력증폭기.
전압증폭부로부터 신호를 입력받는 입력부와, 입력된 신호를 전력증폭하여 출력하며 (+)전원과 (-)전원이 공급되는 출력단으로 구성되는 전력증폭기에 있어서,

출력단에 전원전압을 공급하는 (+)전원부와 (-)전원부가 다수 포함되어, 증폭되는 신호의 크기에 따라 출력단에 공급하는 전원전압의 크기를 선택적으로 변화시키는 것을 특징으로 하는 전력증폭기.
청구항 3에서, 전원부는 제1ㆍ제2ㆍ3(+)전원, 제1ㆍ제2ㆍ제3(-)전원, GROUND의 7단계로 분리되어 있으며,

출력단에서 증폭되는 신호의 (+)성분을 검출하는 (+)검출수단과 (-)성분을 검출하는 (-)검출수단, 상기 (+)검출수단과 (-)검출수단에서 검출된 신호를 정해진 스레시홀드값과 비교하는 (+)비교수단과 (-)비교수단, 상기 각 비교수단에서 출력되는 비교결과에 따라 다수의 전원부 중 어느 하나를 출력단에 선택적으로 연결하는 (+)제어수단과 (-)제어수단이 추가로 포함되며,

각 (+)전원마다 제1ㆍ제2ㆍ제3(+)비교수단과 제1ㆍ제2ㆍ제3(+)제어수단이 전용으로 연결되고, 각 (-)전원마다 제1ㆍ제2ㆍ제3(-)비교수단과 제1ㆍ제2ㆍ제3(-)제어수단이 전용으로 연결되며,

각 (+)ㆍ(-)비교수단에는 각각 다른 스레시홀드값이 설정되어 있어서, (+)검출수단 또는 (-)검출수단에서 검출된 신호와 각 스레시홀드값을 비교하여 해당되는 제어수단으로 하여금 전원부를 선택적으로 출력단에 공급하는 것을 특징으로 하는 전력증폭기.
청구항 4에서,

(+)검출수단 및 (-)검출수단의 신호검출 결과, 입력부에 신호가 없는 경우에는 제1(+)전원과 제1(-)전원에서 전원이 공급되도록 제1(+)비교수단 및 제1(-)비교수단의 스레시홀드값이 설정되고,

입력부의 신호가 제2(+)비교수단의 스레시홀드값보다 높아지면 제2(+)제어수단이 온(on)되어 제2(+)전원에서 전원이 공급되며,

입력부의 신호가 제3(+)비교수단의 스레시홀드값보다 높아지면 제3(+)제어수단이 온(on)되어 제3(+)전원에서 전원이 공급되며,

입력신호가 (+)인 상태에서 제1(-)비교수단의 스레시홀드값보다 높아지면 제1(-)제어수단의 전원이 차단되고 GROUND에서 전원이 공급되며,

입력부의 신호가 제2(-)비교수단의 스레시홀드값보다 낮아지면 제2(-)제어수단이 온(on)되어 제2(-)전원에서 전원이 공급되고,

입력부의 신호가 제3(-)비교수단의 스레시홀드값보다 낮아지면 제3(-)제어수단이가 온(on)되어 제3(-)전원에서 전원이 공급되며,

입력신호가 (-)인 상태에서 제1(+)비교수단의 스레시홀드값보다 낮아지면 제1(+)제어수단의 전원이 차단되고 GROUND에서 전원이 공급되는 것을 특징으로 하는 전력증폭기.
청구항 2 또는 4에서, 검출수단은 입력부에서 출력되어 출력단으로 입력되는 신호를 검출하는 것을 특징으로 하는 전력증폭기.
청구항 2 또는 4에서, 검출수단은 출력단으로부터 신호를 검출하는 것을 특징으로 하는 전력증폭기.
청구항 2 또는 4에서, 입력부는 이미터팔로우 회로인 것을 특징으로 하는 전력증폭기.
청구항 2 또는 4에서, 비교수단은 트랜지스터 또는 FET 또는 OP앰프 또는 비교기(comparator)중 하나인 것을 특징으로 하는 전력증폭기.
청구항 2 또는 4에서, 제어수단은 TR 또는 FET 또는 IGBT 또는 반도체릴레이(SSR) 또는 SCR 중 하나인 것을 특징으로 하는 전력증폭기.