KR20020077366A

KR20020077366A - Ｍａｃ 이더넷 제어 로직의 절전

Info

Publication number: KR20020077366A
Application number: KR1020027007959A
Authority: KR
Inventors: 제임스 칭-샤우 익; 링시아오 왕
Original assignee: 잘링크 세미콘덕터 브이.엔. 아이엔씨.
Priority date: 1999-12-20
Filing date: 2000-12-18
Publication date: 2002-10-11
Also published as: CN1425232A; TW488136B; EP1243098A2; WO2001047188A2; AU2275001A; DE1243098T1; WO2001047188A3

Abstract

본 발명은 절전 특성을 갖는 매체 액세스 제어기(100)를 포함한다. 제어기(100)는 물리 인터페이스 디바이스로(104)부터의 착신 데이터를 수신하고 그 착신 데이터를 프레임 프로세서로(102)의 전송을 위하여 처리하기 위한 수신 로직 회로, 및 프레임 프로세서(102)의 발신 데이터를 수신하고 물리 인터페이스 디바이스(104)로 전송하기 위하여 발신 데이터를 처리하기 위한 송신 로직 회로를 포함한다. 전력 관리 제어 로직(114)은 수신 로직 회로와 송신 로직 회로의 각각에 대해 작용하도록 접속하여 수신 로직 회로와 송신 로직 회로를 제1 모드 또는 제2 모드로 제어한다. 전력 관리 제어 로직(114)은 매체 액세스 제어기(100)를 제1 모드로 제어하여 수신 및 송신 로직 회로 양쪽 모두의 실질적인 부분의 동작을 정지시킴으로써 전력을 보존하고, 완전 전력 모드인 제2 모드에서는 수신 및 송신 로직 회로 양쪽 모두를 실행시킴으로써 전력을 보존한다.

Description

ＭＡＣ 이더넷 제어 로직의 절전{POWER SAVING FOR MAC ETHERNET CONTROL LOGIC}

인터넷은 막대한 소스의 잠재적인 고객을 선발하기 위하여 온라인에서 상당한 수의 상업적 관심을 불러 일으켜 왔다. 더 많은 잠재적인 시장의 대성공을 위하여 수백만 달러의 돈이 하드웨어, 소프트웨어, 및 하부구조(infrastructure)에 투자되고 있다. 하부구조 하드웨어는 제조업자가 고객에게 도달하고 거꾸로 고객이 제조업자에게 도달하게 하도록, 데이터 네트워크의 미궁 속으로 데이터 패킷을 전송하기 위한 로이터 및 스위치를 포함한다. 이들 데이터 네트워크가 하드웨어 고장 또는 임의의 다른 이유들로 인해 실패하면, 고객과 제조업자 모두에게 드는 비용은 상당히 크다.

하드웨어 고장의 주요 원인은 열이다. 데이터 송신 속도가 증가할 수록, 그 데이터를 처리하는데 필요한 전력량이 증가한다. 대부분의 고속 마이크로프로세서들에는 현재 냉각 팬이 장착되어 장치가 항상 증가하는 데이터량을 처리하는 스트레스에 의해 과열되는 것을 방지한다. 그러나, 다른 장치들은 인터넷 또는 로컬 네트워크로 혹은 인터넷 또는 로컬 네트워크로부터 그 데이터를 얻기 위하여 그 자리에 있어야만 한다.

기가비트의 이더넷을 넘어서면서, 네트워크 인터페이스 디바이스들은 증가되는 데이터 플로우로 인해 더욱 많이 스트레스받으며, 기계적인 냉각 방법은 문제가 될 수 있다. 이러한 장치들의 수명을 연장시키기 위하여 더욱 효율적인 전력 소비를 제공하는 것에 의한 절전 구조가 필요하다.

본 발명은 매체 액세스 제어기, 특히, 제어기의 하나 이상의 클록을 패킷 활동이 낮은 동안에는 아이들 모드로 놓음으로써 매체 액세스 제어기에서의 절전 특성을 구현하는 방법에 관한 것이다.

도 1은 개시된 실시예의 블록도.

도 2는 개시된 실시예에 따른 일반적인 이벤트-활동 처리의 흐름도.

도 3은 수신 이벤트에 따른 절전 특성의 더욱 상세한 흐름도.

도 4는 송신 이벤트에 따른 절전 특성의 더욱 상세한 흐름도.

도 5는 여러 가지의 매체 독립형 인터페이스를 사용할 때의 클록 소스의 블록도.

도 6은 개시된 신규한 실시예에 따른 RMII 구현의 게이트도.

도 7은 복수의 절전 MAC 제어기를 구비한 시스템 블록도.

본 명세서에 개시되고 청구되는 본 발명은 그 특성들 중 하나로써, 절전 특성을 갖는 매체 액세스 제어기를 포함한다. 제어기는 물리 인터페이스 디바이스로부터의 착신 데이터를 수신하고 그 착신 데이터를 프레임 프로세서로의 전송을 위하여 처리하기 위한 수신 로직 회로, 및 프레임 프로세서의 발신 데이터를 수신하고 물리 인터페이스 디바이스로 전송하기 위하여 발신 데이터를 처리하기 위한 송신 로직 회로를 포함한다. 전력 관리 제어 로직은 수신 로직 회로와 송신 로직 회로의 각각에 대해 작용하도록 접속하여 수신 로직 회로와 송신 로직 회로를 제1 모드 또는 제2 모드로 제어한다. 전력 관리 제어 로직은 매체 액세스 제어기를 제1 모드로 제어하여 수신 및 송신 로직 회로 양쪽 모두의 실질적인 부분의 동작을 정지시킴으로써 전력을 보존하고, 완전 전력 모드인 제2 모드에서는 수신 및 송신 로직 회로 양쪽 모두를 실행시킴으로써 전력을 보존한다.

도 1은 MAC 제어기(100), 및 프레임 프로세서(FP)(102)와 물리(PHY) 인터페이스(104) 양쪽 모두에 대한 일반적인 인터페이스 접속의 일반적인 블록도를 나타낸다. MAC 제어기(100)는 FP(102)와 PHY 인터페이스(104)간의 기본적인 데이터 플로우를 처리한다. 일반적으로, 처음에 절전(또는 아이들) 모드일 때, MAC 제어기(100)는 하나 이상의 검출된 "이벤트"에 응답하여 완전 동작(또는 실행 모드)에 놓여진다. MAC 제어기(100)의 수신 로직 및 송신 로직 양쪽 모두는 수신 이벤트 또는 송신 이벤트 중의 어느 하나의 검출에 응답하여 활성된다. 유사하게, 수신 로직 및 송신 로직 양쪽 모두는 수신 이벤트도 송신 이벤트도 검출되지 않을 때는 절전 모드에 놓여진다. 따라서, 처음에 절전 모드일 때, MAC 제어기(100)에 의해 FP(102) 또는 PHY 인터페이스(104) 중의 하나로부터의 착신 패킷을 검출하는 것은 MAC 제어기(100)가 절전 모드로부터 완전 동작 모드로 전환되도록 한다.

이 개시된 실시예에서 MAC 제어기(100)의 수신부는 FP(102)로 MAC 제어기(100)를 통하여 물리 인터페이스(104)로부터 수신되고 있는 데이터의 관점에서 논의될 것이며, MAC 제어기(100)는 초기의 아이들 상태로부터 시작한다. PHY 인터페이스(104)로부터 FP(102)로의 착신 데이터를 처리하기 위하여, MAC 제어기(100)는 절전 모드로부터 실행 모드로 전환해야만 한다. 이러한 동작 전환은 PHY 인터페이스(104)로부터의 이벤트 신호에 응답하여 발생한다. 이 이벤트 신호에 응답하여, MAC 제어기(100)는 대응하는 "활동"을 개시하고, 아이들 상태로 되돌리는 전환을 행할지를 판단하기 전에 이러한 활동을 종료한다. 이 이벤트 신호는 CSMA/CA(Carier Sense Multiple Access/Collision Avoidance) 및 CSMA/CD(Carrier Sense Multiple Access/Collision detection)와 같은 공용 프로토콜에 의해 이용되는 PHY 인터페이스(104)의 캐리어 센스 신호이다.(중요한 점은, 이들 LAN 프로토콜이 사용되지 않는 경우에, 개시된 실시예의 시스템은 LAN 또는 통신 매체상의 통신 활동이 개시되었으며 데이터 패킷이 출현할 것이라는 것을 나타내는 신호들을 제공하는 다른 프로토콜과 결합하여 이용될 수 있다) 캐리어 센스 신호는 송신 데이터 패킷에 대한 서두로서 송신 네트워크 디바이스에 의해 네트워크 매체 상에 위치되고, PHY 인터페이스(104)에 의해 검출되며, 이에 따라 대응 신호가 PHY 인터페이스(104)로부터 하나 이상의 수신 인터페이스 라인(106)을 거쳐 MAC 제어기(100)까지 전송된다. 수신 PHY 인터페이스 라인(106)은 MAC 제어기(100)와 PHY 인터페이스(104) 사이의 데이터 및 제어 신호들을 수신한다.

캐리어 센스 신호에 응답하는 MAC 제어기(100)의 수신 로직 중 일부 "wakingup"에 선행하여, 버퍼(108) 내에 이미 데이터가 수신되었을 수 있다. 버퍼(108)는, (연속으로 동작하는 시스템 클록(109)으로부터 펄스를 수신함에 따라) 항상 동작하고, MAC 제어기(100)의 수신 로직이 절전 모드에서 완전 동작 모드로 천이할 때까지 (예컨대, 하나 또는 두개의 클록 신호 내에서) PHY 인터페이스(104)로부터의 착신 데이터 패킷을 일시적으로 홀드한다. 버퍼(108)는 수신 로직이 완전하게 동작하고 다음에 처리를 위해 MAC 제어기(100)의 내부 수신 제어 로직으로 데이터를 건네줄 때까지 충분한 버퍼링 작용을 제공하는 일련의 파이프라인형 플립플롭(도시 생략)으로 구성된다. 버퍼(108)는 하나의 이상의 클록 라인(112)을 통해 시스템 클록(109)에 접속되며, 시스템 클록(109)은 MAC 제어기(100) 내에 탑재되고, PHY 인터페이스(104)로부터 착신 데이터 패킷을 수신하기 위해 계속해서 버퍼(108)를 활성으로 유지시킨다. 또한 시스템 클록은 FP(102)의 로직 중 일부를 실행시키며 FP 시스템 클록 라인(113)을 통해 여기에 접속된다.

MAC 제어기(100) 내에 내장된 전력 관리 로직 블록(114)은 절전 기능을 행하며, 하나 이상의 수신 PHY 인터페이스 라인(106)에 접속되어 PHY 인터페이스(104)의 캐리어 센스 이벤트 신호를 감지한다. 이에 응답하여, 전력 관리 로직(114)은 MAC 제어기(100)의 필요한 로직 가능을 웨이크업하는 기능(즉, 아이들 모드로부터 실행 모드로)을 행한다. 보다 구체적으로는, 전력 관리 로직(114)은 항상 동작하며 사용되는 PHY 인터페이스(104)의 타입에 종속하는 하나 이상의 클록 소스로부터 클록 펄스를 수신한다. 선택기 로직(116)(예컨대, 멀티플렉서)은 사용되는 인터페이스의 특정 타입에 대응하는 적절한 클록 소스를 선택하도록 접속된다. 예컨대,RMII(Reduced Media Independent Interface)가 사용되는 경우, PHY 인터페이스(104)의 기준 클록(110)이 사용되어 내부 TX 클록(118) 및 RX CLK(130)을 실행한다. MII 또는 GPSI(General Purpose Serial Interface, 7비트 인터페이스) 구현이 사용되는 경우, 원 클록 소스(111)가 사용되며, 여기서 원 신호는 PHY 인터페이스(104)로부터의 원 RX 클록 신호 및 원 TX 클록 신호 양쪽 모두이다. 원 TX 클록 신호는 TX CLK(118)을 실행하고 원 RX 클록 신호는 RX CLK(130)을 실행한다. TX CLK(118)는, 원 TX 클록 신호를 보다 근접하여 뒤따르기 때문에, MII 또는 GPSI 구현 내에서 소스 클록으로 사용된다. 시스템 클록(109)이 사용될 수 있으나, 이는 보다 많은 동기 장치 로직(synchronizer logic)을 필요로 하며, 검출된 이벤트의 시간과 MAC 로직(100)이 동작하기 시작하는 시간 사이의 보다 많은 지연의 가능성이 있게 된다. SMII(Serial MII), 또는 GMII(Gigabit MII) 또는 XGMII(Extended GMII) 구현이 사용되는 경우, 원 클록 소스(111)의 RX 클록부 및 기준 클록(110)이 사용된다. 기준 클록 신호는, PHY 인터페이스(104)로 되돌려진 TX 클록 출력 신호를 생성하도록 사용되며, 또한 MAC 제어기 로직(100)을 위한 TX CLK를 생성한다. 부가적인 클록 신호(기준 클록(110)과 원 클록 소스(111))를 사용할 때, 제어 로직은 클록 소스(110 및 111) 사이의 신호를 동기화하기 위해 보다 복잡하게 될 수 있다. 선택기(116)는 하나 이상의 클록 라인(122)을 통해 외부 PHY 기준 클록(110)에, 하나 이상의 클록 라인(120)을 통해 원 클록 소스(111)에, 하나 이상의 클록 라인(124)을 통해 온보드 송신 클록(TX CLK, 118)에 접속된다. 선택기(116)의 출력은 하나 이상의 클록 라인(128)을 통해 전력 관리 로직(114)에접속된다. 선택기(116)는 사용되는 PHY 인터페이스(104)의 특정 타입에 대응하는 클록 소스를 선택하기 위해 독립적으로 동작하도록 구현되거나, 또는 전력 관리 로직(114)이 PHY 인터페이스(104)의 타입을 감지할 때 선택기(116)가 적절한 클록킹 소스를 선택하도록 제어되는 방식으로 전력 관리 로직(114)(배선은 도시 생략함)으로부터 종속적으로 동작할 수 있다.

전력 관리 로직(114)의 수신부 내의 웨이크업 기능은, 하나 이상의 클록 제어 라인(132)을 통한 게이트된 수신 클록(RX CLK)(130)과 하나 이상의 클록 라인(134)을 통한 TX CLK(134) 양쪽 모두를 게이팅함으로써 수행된다. RX CLK(130)는 수신 FIFO 제어 블록(RX FIFO 제어)(136) 및 수신 제어 로직 블록(RX 제어)(138) 양쪽 모두에 클록 신호를 제공한다. RX 제어 로직(138)은 버퍼 인터페이스 라인(140)을 통해 버퍼(108)로부터 데이터를 수신하며, 비동기 수신 FIFO(Async RX FIFO)(142)으로의 삽입을 위해 데이터를 포맷하고, 데이터의 상태와 완전성(integrity)을 체크한다. 또한 RX 제어 로직(138)은 RX FIFO 제어 로직(136)과 인터페이스하며 여기에 제어 신호를 제공한다. RX 제어 로직(136)으로부터 수신된 제어 신호에 응답하여, RX FIFO 제어 로직(136)은 RX 제어 로직(138)을 통해 Async RX FIFO(142)에 입력된 데이터를 동기화한다.

Async RX FIFO(142)에서 FP(102)로 보낸 데이터의 제어는, MAC 제어기(100)의 RX FIFO 제어(136)와 FP(102) 사이에서 제어 인터페이스 라인(144)을 통해 조정된다. 데이터는 MAC 제어기(100)의 Async RX FIFO(142)로부터 FP(102)로 하나 이상의 수신 데이터 인터페이스 라인(146)을 따라 전송된다. 전력 관리 로직(114)이MAC 제어 로직(100) 상의 수신 및 송신 동작 양쪽 모두에 관련된 모든 활동이 완료되었다고 판정할 때 RX CLK(130)과 TX CLK(118)은 양쪽 모두 턴오프된다. 그런데, Async FIFO(142)는 비동기이기 때문에, FP(102)가 엔드-오브-프레임 데이터를 판독할 때까지 FP(102)와 함께 계속 동작하며, Async RX FIFO(142)는 빈 상태임을 알리는 신호를 보낸다.

클록 소스로서 동작할 때, 또한 기준 클록(110)은 하나 이상의 클록킹 라인(148)을 통해 RX FIFO 제어 로직(136)의 작은 부분, 클록킹 라인(152)을 통해 송신 FIFO 제어 로직(TX FIFO 제어)(150)의 작은 부분, 및 Async RX FIFO(142)와 비동기 송신 FIFO(Async TX FIFO)(154) 양쪽의 레지스터들에 타이밍 펄스를 제공한다(후자의 2개의 로직 세트에 대해 클록 라인은 도시 생략함).

MAC 제어기(100)의 송신 로직은 FP(102)로부터의 "발신(outgoing)" 데이터를 수신하기 위해 동작되고 PHY 인터페이스(104)에 전송하기 위해 처리한다. FP(102)는 FP(102)가 프레임 패킷의 전송이 PHY 인터페이스(104)에 막 시작될 때 MAC 제어기(100)의 송신 로직으로 송신 신호를 보낸다. 이 송신 신호는 두 번째 타입의 이벤트로서 전력 관리 로직(114)에 의하여 인지된다. 이 두 번째 이벤트 신호에 대응하여, 전력 관리 로직(114)은 MAC 제어기(100)의 송신 로직을 게이트된 TX CLK(118)을 게이팅(gating)함으로서 웨이크업(wakes-up)시킨다. 덧붙여서, 그것에 대응하여 두 번째 활동(activity)-즉, FP(102)에서 물리 인터페이스(104)로 패킷을 준비하고 송신하는 일반적인 처리-이 시작된다. 이 두 번째 활동은 출력 데이터를 하나 이상의 송신 인터페이스 라인(156)에 가로질러서 MAC 제어기(100)의 TXFIFO(154)에 포함시키고 이 데이터 전송을 하나 이상의 FP 송신 조절 인터페이스 라인(158)부터 TX FIFO Control 로직(150)으로 가로질러서 MAC 제어기(100)와 FP(102)사이의 조절 신호들이 통신함으로서 관리한다. 데이터 패킷 송신 시기는 전력 관리 블록(114)으로부터 시작과 정지 신호를 하나 이상의 송신 클록 라인들(134)을 가로질러서 수신하는 게이트된 TX CLK(118)에 의하여 제공된다. TX CLK(118)은 TX FIFO Control 로직(150)과 송신 제어 로직 블록(TX Control; 160) 양쪽 모두에게 타이밍 신호를 제공한다. TX Control 로직(160)은 물리 인터페이스 송신 라인(162)을 가로질러서 Async TX FIFO(154)로부터 PHY 인터페이스(104)로, 제어 신호를 TX FIFO Control 로직(150)으로 데이터 삽입을 FP(120)로부터 Async TX FIFO (154)로 동기화 하기 위하여 데이터 패스웨이(data pathway)를 제공해 준다. TX Control 로직(160)으로부터의 제어 신호들 또한 전력 관리 로직(114)으로 데이터 송신 상태를 통신한다. RX CLK(130)과 TX CLK(118) 양쪽 모두 이더넷 수신과 송신율에 각각 대응하여 수행한다. FP(120)로부터의 프레임 전송이 끝날 때 두 번째 활동(전송)은 끝난다. 언제 이때가 오는지를 결정하는 방법은 프레임 사이 간격의 시간이 미리 정의된 제한을 능가하였을 때와 Async TX FIFO(154)가 비었을 때이다.

상기에서 보여주었듯이, 전력 절전의 이점을 극대화 하기 위하여 MAC 제어기(100)는 독립적인 클록 도메인(clock domain)들을 사용한다. RX/TX FIFO(각각 142 와 154)들이 비동기적이고 RX/TX Clock 로직의 (각각 130 과 118) 제어가 게이트되기 때문에 MAC 제어기(100)의 로직 대부분이 아이들(idle)모드로 (즉, 정지됨) 될 수 있다. 유효한 연결이 MAC 제어기(100)와 PHY 인터페이스(104) 사이에서 검출될 때 공개된 전력 절전 방법이 확장된 패킷 송신간에 일어나는 아이들 시간 동안 셧다운 시킴으로서 전력을 절감한다. 몇몇의 전통적인 수단들은 언제 전력 절전 기술을 이용할지를 결정하기 위해 링크 펄스(link pulse)에 의존하는 반면에 공개된 아키텍쳐는 수신하거나 송신하는 데이터 패킷의 확장된 결손에서 트리거하는 보다 더 튼튼한 어플리케이션을 이용하며, MAC 회로에서의 전력 소비에 상당한 감소를 보여준다. 실 예로, GIGA 이더넷 MAC 제어기는 125 MHz의 높은 시스템 속도에서 동작하며, 고속은 칩(chip)의 수명에 영향을 주는데, 이 수명은 실행 시간(runtime) 전력 소비와 수행된 냉각 작용에 영향을 받는다. 낮은 패킷 활동동안 MAC 제어기(100)의 부분을 선택적으로 셧다운 시키는 능력은 MAC 회로의 수명을 패킷 효율에 영향을 주지 않고 연장한다. 공개된 아키텍쳐는 10G 이더넷에도 역시 적용 될 수 있다.

공개된 실시예는 MAC 제어기(100)의 전력 관리 로직(114)이 RX CLK(130)과 TX CLK(118)을 검출된 이벤트에 대응하여 함께 턴온하고, 그리고 나서 더 이상의 활동이 수행되지 않을 때 두 클록(RX CLK 130 과 TX CLK 118)을 양쪽 모두 일치하게 턴오프하는 것에 의하여 전력 절전 방법을 제공한다. 또 다른 실시예에서 전력 관리 로직(114)은 RX CLK(130)과 TX CLK(118)을 각각 제어하기 위해 수행될 수 있고, 그러한 RX CLK(130)과 그것과 관련된 수신 로직은 TX CLK(118)과 그것과 관련된 송신 로직이 아이들인 동안(즉, FP 102로부터 PHY 인터페이스 104까지에 처리할 데이터가 없는 경우) PHY 인터페이스(104)로부터 오는 패킷 데이터를 처리하기 위해 동작할 수 있다. 마찬가지로 TX CLK(118)과 그것과 관련된 송신 로직이 PHY 인터페이스 (104)로의 전송을 위해 패킷들을 처리하기 위해 실행 모드(run mode)에 있는 동안 RX CLK(130)과 그것과 관련된 수신 로직이 착신(incoming) 패킷의 부족으로 인하여 아이들 모드로 될 수 있다. 마지막으로, 수신과 송신 부분들 양쪽 모두가 여기 상기에 공개한 실시예에서처럼 동시에 아이들 모드(idle mode)이거나 실행 모드(run mode)일 수 있다.

CSMA/CD 구현에서 송신측은 또한 패킷 송신에 걸리는 시간을 결정하기 위해 네트워크 매체 상의 패킷의 활동을 감시할 필요가 있음을 주목해야 한다. 이것은 하프 듀플렉스(half duplex) 환경에서 최소한의 인터프레임(interframe) 간격 시간을 결정하기 위해 요구된다. 네트워크 패킷 활동의 전송 측 감시는 풀 듀플렉스 이더넷 시스템에서는 요구되지 않는다. 따라서, 보다 견고한 로직 고안은 세 가지 능력들(capabilities)을 포함한다: MAC 제어기(100)의 수신 로직에서의 RX 구동 이벤트들, MAC 제어기(100)의 송신 로직에서의 TX 구동 이벤트들, 그리고 패킷 활동(CSMA/CD 구현에서의)을 위한 네트워크 매체를 감시하는 로직 일부분인 RX/TX 구동 이벤트들. RX/TX 구동 이벤트들은 풀 듀플렉스 상황에서 단지 TX 이벤트에 의해서만 실행된다.

도 2는 바람직한 실시예의 일반적인 양상들의 흐름도를 보여준다. 일반적인 처리의 논의는 시스템이 아이들 상태(즉, 전력 관리 로직(114)은 정지된 모드에서 MAC 제어기(100)의 RX CLK(130)과 TX CLK(118) 양쪽 모두를 가진다)에서 동작된다는 가정에서 시작한다. 흐름은 시작 블록에서 시작하고, 판정 블록(200)으로 이동해서 소정의 이벤트가 발생하였는지를 결정한다. 검출된 이벤트의 수는 MAC 제어기(100)의 고안자의 결정에 의해 제한된다. 그렇지 않으면 흐름은 "N" 경로를 나와 RX CLK(130)과 TX CLK(138)이 정지 모드에서 유지되어 있는 기능 블록(202)으로 진행하고, 정지 모드는 MAC 제어기(100)의 모든 회로의 상당한 부분의 기능을 불활성화 시킨다. 흐름은 다음으로 기능 블록 (202) 에서 판정 블록 (200)의 입력으로 되돌아가고 계속해서 이벤트의 발생을 감지한다. 다른 한편으로는, 만약 소정의 이벤트가 발생하면 흐름은 판정 블록(200)의 "Y" 경로로부터 나와서 기능 블록(204)으로 가서 수신 송신 클록들을 개시한다(각각 130 과 118).

흐름은 검출된 이벤트가 PHY 인터페이스(104)로부터 데이터를 수신하는 것과 관련되었는지의 여부를 결정하기 위해 판정 블록(206)까지 계속된다. 만약 그렇다면 흐름은 이 수신 이벤트의 대응하는 활동을 처리하는 것을 시작하기 위해 Y 경로를 벗어나서 기능 블록(208)으로 진행한다. 흐름은 이 수신 활동이 종료되었을 때를 결정하기 위해 판정 블록(210)으로 계속한다. 활동이 종료되지 않았다면 흐름은 N 경로를 벗어나서 기능 블록(212)으로 진행하여 활동이 끝날 수 있도록 수신/송신 클록(130 및 118)을 행하는 것을 지속한다. 기능 블록(212)의 출력은 그후 판정 블록(210)의 입력으로 루프 백하여 모든 활동의 종료에 대한 감시를 계속한다. 만약 모든 수신/송신 활동이 종료되었다면 흐름은 판정 블록(210)의 Y경로를 벗어나서 기능 블록(214)으로 진행하여 MAC 제어기(100)를 전력 절감 모드에 위치시키기 위해 수신/송신 클록(130 및 118)을 정지시킨다.

만약 이벤트가 판정 블록(200)에서 처음 검출한 대로 수신 이벤트가 아니라면 흐름은 판정 블록(206)의 N 경로를 벗어나서 판정 블록(206)으로 진행하여 이벤트가 송신 이벤트인지를 결정한다. 만약 그렇다면 흐름은 Y경로를 벗어나서 기능 블록(218)으로 진행하여 대응하는 활동을 처리하기를 시작한다. 흐름은 판정 블록(210)까지 계속되어 모든 활동이 종료되었는지를 결정한다. 처리 과정은 그후 상기에서 설명한 것에 따라 계속된다. 반면에 검출된 이벤트가 송신 이벤트가 아니라면 흐름은 판정 블록(216)의 N경로를 벗어나서 기능 블록(220)으로 진행하여 가능한 오동작 검출에 따라서 행동을 취한다. 이 행동은 Resend Frame 요구를 보내는 것이거나 또는 대기 상태에 진입하는 것이거나 프레임 검출 에러가 발생했다는 것을 나타내는 플래그를 설정하는 것, 또는 채택될 수 있는 임의의 행동을 포함할 수 있다. 그 다음, 흐름은 기능 블록(214)으로 진행하여 RX CLK(130) 및 TX CLK(118) 양쪽 모두를 정지시킨다. 여기에서, 흐름도는 2가지의 검출가능한 이벤트만을 도시하고 있다. 그러나, 본 명세서에 개시된 방법은 이들 2가지의 이벤트만으로 한정되는 것이 아니라, 설계자의 재량에 따라 더 많은 수의 검출가능한 이벤트를 가질 수 있다. 기능 블록(214)에 나타나 있는 바와 같이, 클록이 정지되고 난 후, 흐름은 판정 블록(200)의 입력으로 되돌아가서 수신/송신 이벤트의 발생을 계속 감시한다.

시스템이 다수의 상이한 이벤트들을 동시에 검출하도록 동작할 수 있다는 것도 알 수 있다. 예를 들어, 검출된 수신 이벤트는 MAC 제어기(100)가 실행 모드로 되게 한다. 실행 모드로 있는 동안, FP(102)로부터의 송신 이벤트가 검출될 수 있으며, 이것은 전력 관리 로직(114)이 수신/송신 클록을 실행 모드로 유지할 수 있게 한다. 수신 이벤트 및 송신 이벤트는 수신/송신 클록(130 및 118)의 개시라는 동일한 효과를 갖는다. 따라서, 다수의 이벤트와 그에 대응하는 활동이 동시에 처리될 수 있다.

동작시, 이벤트는 하나의 작업을 완료시키는 활동을 트리거한다. 이벤트가 검출되면, 수신/송신 클록(130 및 118)이 개시되어, 그에 대응하는 활동이 완료될 때까지 유지된다. 통상적으로, 네트워크 통신 트랜잭션은 초당 다수의 프레임을 (그리고 양방향으로) 수용하기 때문에, 다수의 전송/수신 이벤트 및 활동이 동시에 발생할 수 있다. 그러므로, 수신/송신 클록이 하나의 활동의 완료로 인해 정지되기 전에, 다른 이벤트 또는 활동이 진행중인지를 판정하기 위한 글로벌 체크가 반드시 이루어져야만 한다. 다른 이벤트 또는 활동이 진행중인 경우, 클록은 모든 이벤트와 활동이 완료될 때까지 실행 모드로 유지되어야 한다. 모든 활동이 완료된 후, 전력 절감을 위해 클록이 정지되어 (즉, 아이들 모드로 재설정됨) 다른 이벤트를 기다릴 수 있다.

본 실시예에서, MAC 제어기(100)에 대한 검출가능한 이벤트와 그에 대응하는 활동은 다음과 같다. PHY 인터페이스(104)가 네트워크 매체 상에서 캐리어 신호를 감지하면, 전력 관리 로직(114)은, 이것을 프레임이 출현될 것임을 나타내는 이벤트로 해석한다. MAC 제어 로직(100)에 의해 수행되는 대응 활동은 수신된 프레임을 FR(102)로 송신하는 것이다. FP(102)가 Async RX FIFO(142)로부터 엔드-오브-프레임(EOF) 데이터를 판독한 때에 활동이 완료된다. MAC 제어 로직(100)이 FP(102)로부터 프레임 송신 요청 신호를 수신하면, 다른 이벤트가 발생한다. MAC제어 로직(100)에 의해 수행되는 대응 활동은, FP(102)에 대해 패킷을 처리하고 그들을 PHY 인터페이스(104)로 송신하는 것이다. 활동은 프레임이 전송되고 최소의 프레임간 간격 시간이 만료된 때에 완료된다. 이러한 시간의 만료는 다른 프레임이 제1 프레임에 후속하는지를 나타내며, 또한 후속하는 프레임은 소정의 시간 이내에 나타나야 한다는 것을 나타낸다. 이 간격 시간 이내에 후속 프레임이 나타나지 않는 경우, 프레임이 출현하지 않은 것으로 판정된다. 이 활동이 완료되었다는 지시를 제공하는 또 다른 조건은, Async TX FIFO(154)가 비었을 때이다.

도 3은, 본 명세서에 개시된 신규한 특징에 따른 MAC 제어기(100)의 수신 이벤트 및 대응 활동을 보다 상세하게 나타낸 흐름도이다. MAC 제어기가 현재 아이들 상태에 있는 것으로 가정하여 설명한다. 흐름은 개시 지점에서 시작하여 수신 이벤트가 발생하였는지를 판정하기 위한 판정 블록(300)으로 이동하는데, 이때 수신 이벤트는 PHY 인터페이스(104)로부터의 캐리어 감지 신호의 검출이다. 수신 이벤트가 발생하지 않은 경우, 흐름은 "N" 경로로 나가서 판정 블록(300)의 입력으로 되돌아오고, 수신 이벤트의 발생을 계속 감시한다. 이벤트가 검출되면, 흐름은 판정 블록(300)의 "Y" 경로를 통하여, RX CLK(110)(및 TX CLK(118))을 개시하는 기능 블록(302)으로 이동한다. RX CLK(110)이 개시되는 동안, 하나 이상의 데이터가 미리 PHY 인터페이스(104)로부터 도착되어 버퍼(108)로 버퍼링될 수 있다. 그 다음, 흐름은 수신된 패킷이 MAC 제어기(100)의 수신 로직에 의해 처리되게 되는 기능 블록(304)으로 이동한다. 여기에서 수행되는 처리는, 데이터를 RX 제어 로직(138)으로 클록킹하여 데이터 상태 및 데이터 완전성을 체크하는 것과, 그 다음에 AsyncRX FIFO(142)에 삽입하기 위해 그 데이터를 포맷하는 것을 포함한다. 그 다음, MAC 제어기(100)는 프레임을 FP(102)로 전송한다. 이것은 FP(102)와 통신하는 RX FIFO 제어(136)에 의해 행해져서 Async RX FIFO(142)로부터의 프레임 전송을 조정한다.

이 수신 이벤트에 대한 활동의 완료를 검출하기 위해, 1) FP(102)에 의해 엔드-오브-프레임(EOF)이 검출되어야만 하고, 2) Async RX FIFO(142)가 비어야만 한다는 적어도 2가지의 기준이 만족되어야만 한다. 이 때문에, 패킷 처리가 완료된 때에, 흐름은 Async RX FIFO(142)에 EOF 데이터를 기입하는 기능 블록(306)으로 진행하며, 그 다음 EOF 데이터는 FP(102)에 의해 검출된다. 흐름은 수신 로직의 수신 파이프라인 시그널링을 클리어하는 기능 블록(308)으로 진행한다. 그 다음, 흐름은 다른 수신 이벤트가 검출되었는지를 결정하기 위한 판정 블록(310)으로 진행한다. 다른 수신 이벤트가 검출된 경우, 흐름은 "Y" 경로를 통해 기능 블록(304)의 입력으로 되돌아가서 패킷 처리 사이클을 계속한다. 더 이상의 수신 이벤트가 검출되지 않는 경우, 흐름은 "N" 경로를 통해 RX CLK(130)를 정지시키는 기능 블록(312)으로 진행한다. 그러나, 전술한 바와 같이, RX CLK(130)와 TX CLK(118)은 함께 동작한다. 그러므로, PHY 인터페이스(104)로부터 더 이상의 패킷이 수신되지 않으므로 RX CLK(130)이 턴오프될 수 있다는 판정이 이루어지는 경우, 전력 관리 로직(114)은 양 클록(130 및 118)을 셧다운하기 전에 다른 활동이 실행중인지를 확인하기 위한 글로벌 활동 체크를 행한다. 다른 이벤트나 활동이 수행중이지 않으면 양 클록(130 및 118)은 정지되고, 흐름은 기능 블록(312)의 출력으로부터 기능 블록(300)의 입력으로 진행하여, 수신 이벤트에 대한 감시를 계속한다. 전력 관리 로직(114)은 수신 로직과 송신 로직에서의 패킷 처리를 감시한다. 수신 로직 또는 송신 로직에서 처리할 패킷이 없는 경우, 전력 관리 로직(114)은 양 클록(130 및 118)을 셧다운하기 전에 임의의 이벤트 및 활동에 대한 글로벌 체크를 행한다.

도 4는 송신 이벤트에 따른 절전에 대한 보다 상세한 흐름도이다. 흐름은 개시 지점에서 시작하여, 수신 로직으로의 착신 수신 데이터의 존재에 의해 풀-듀플렉스 동작이 보증되는지를 판정하기 위한 판정 블록(400)으로 진행한다. 수신 로직은 송신 로직과의 동작과는 무관하게 트리거될 수 있고, 송신 로직도 수신 로직의 동작과 무관하게 트리거될 수 있으므로, 송신 동작은 수신 로직이 풀-듀플렉스 동작 상태에 있지 않더라도 개시될 수 있다. 그러므로, 판정 블록(400)은 수신 이벤트도 테스트한다. 수신 이벤트가 검출되지 않아서 풀-듀플렉스 동작이 요구되지 않는 경우, 흐름은 판정 블록(400)의 "N" 경로를 통해 Async TX FIFO(154)에서 다른 작업이 개시되는지를 판정하기 위한 또 다른 판정 블록(402)으로 진행한다. Async TX FIFO(154)에 어떠한 프레임 데이터도 기입되지 않는 경우, 흐름은 "N" 경로를 통해 판정 블록(400)의 입력으로 되돌아가서 임의의 이벤트(수신 또는 전송)에 대한 감시를 계속한다. FP(102)는 Async TX FIFO(154)에 스타트-오브-프레임 데이터를 기입함으로써 송신 처리를 시작한다. 이것이 판정 블록(402)에 의해 검출되면, 흐름은 "Y" 경로를 통해 TX CLK(118)를 개시하는 판정 블록(404)으로 진행한다. 전술한 바와 같이, RX CLK(130)가 디폴트로 개시된다. 흐름은 MAC제어기(100)에 의해 처리된 FP(102)로부터의 데이터가 PHY 인터페이스(104)에 기입되는 기능 블록(406)으로 진행한다. 흐름은 기입 처리가 완료되었는지를 판정하는 판정 블록(408)으로 진행한다. 기입 처리가 완료되지 않은 경우, 흐름은 "N" 경로를 통해 기능 블록(406)의 입력으로 진행하여 PHY 인터페이스(104)에 대한 데이터 기입을 계속한다.

기입 처리가 완료되면, 흐름은 판정 블록(408)의 경로 "Y"에서 기능 블록(410)으로 진행하여 레지스터로의 인터페이스 간격 시간(IFG)을 측정하고 로드하게 된다. 다음에 흐름은 판정 블록(412)으로 진행되어 IFG 시간이 만료되었는지를 판정하게 된다. 이러한 시간의 만료(expiration)는 FP(102)로부터 더 이상 패킷들이 진행하지 않을 가능성과 더불어 PHY 인터페이스(104)로의 전송(혹은 기입) 처리가 정지될 가능성이 있음을 보여주는 것이다. IFG 시간은 송신 로직(transmit logic)에 의해 처리되고 있는 중인 각각의 프레임쌍에 대해 측정된다. IFG 시간이 만료되지 않았으면, 흐름은 판정 블록(420)의 경로 "N"으로부터 기능 블록(410)의 입력으로 진행하여 IFG 시간의 측정과 더불어 문의(interrogation) 처리를 위한 레지스터로의 로딩을 계속하게 된다. 소정의 값에 따라 IFG 시간이 만료하면, 흐름은 판정 블록(412)의 경로 "Y" 에서 Async TX FIFO(154)에 새로운 프레임이 삽입되었는지를 판정하는 또 다른 판정 블록(414)으로 진행하게 된다. 이렇게 되면, 흐름은 경로 "Y"에서 기능 블록(406)의 입력으로 진행하여 착신 프레임 데이터를 활성 처리하고 이것을 PHY 인터페이스(104)에 기입하기 시작한다. 이러한 처리는 Async TX FIFO(154)를 지나게 되는 각각의 데이터 프레임에 대해 지속된다. 새로운 프레임 데이터가 Async TX FIFO(154)에 전혀 삽입되지 않았다면, 흐름은 판정 블록(414)의 경로 "N"에서 판정 블록(416)으로 빠져 이벤트와 활동(activities)에 대한 광범위한 처리를 감시하게 된다. 만일 다른 이벤트와 활동들이 처리 중인 상태라면, 흐름은 경로 "Y"에서 기능 블록(410)으로 진행하여 IFG 시간에 대한 측정 처리를 지속하게 된다. 더 이상 이벤트와 활동들이 처리되지 않고 있다면, 흐름은 경로 "N"에서 기능 블록(418)으로 진행하여 TX CLK(118)를 정지하게 된다. 다음에 흐름은 다시 판정 블록(400)의 입력으로 진행되고 감시에 의해 어떠한 이벤트들에 대한 처리를 시작한다. 판정 블록(400)이 이벤트를 검출하기 시작하면, 흐름은 "Y" 경로에서 기능 블록(420)으로 진행하여 TX CLK(118)를 개시한다. 다음에 기능 블록(420)의 출력은 기능 블록(410)의 입력으로 진행하게 되어 측정 및 IFG 시간의 로딩을 시작하게 된다.

도 5는 인터페이스와 무관한 다양한 매체를 사용할 경우의 클록 소스의 블록도를 예시하고 있다. 인터페이스가 RMII 인 경우, 전력 관리 로직(114)에 대한 소스 클록은 PHY 인터페이스(104)로부터의 기준 클록(110)이다. 인터페이스가 MII 혹은 GPSI인 경우, 전력 관리 로직(114)에 대한 소스 클록은 PHY 인터페이스 디바이스(104)로부터의 원(raw) TX 클록 신호(500)와 원 RX 클록 신호(502) 양쪽 모두이다. 예를 들어, 인터페이스가 GMII 혹은 XGMII인 경우, 전력 관리 로직(114)을 위한 소스 클록 펄스들은 PHY 인터페이스(104)의 원 RX 클록 신호(502)와 기준 클록(110) 양쪽 모두로부터 얻어진다. 전력 관리 로직(114)에 의해 제어되는 바와 같이, 송신 클록 출력(504)은 MII 인터페이스가 GMII 혹은 XGMII 중 어느 하나인경우에는 다시 PHY 인터페이스(104)로도 되돌아가게 되며 정지되지 않는다. 어느 경우든, 전력 관리 로직(114)은 RX CLK(130) 및 TX CLK(118) 양쪽 모두를 통해 제어된다.

클록 도메인 라인(506)은, 동작 동안 수신 FIFO 로직(508) 및 송신 FIFO 로직(510)이 각각의 RX CLK(130) 및 TX CLCK(118)에 의해 클록되며, 수신 및 송신 로직 회로(508 및 510) 양쪽 모두에 대한 부분들이 시스템 클록(109)으로부터 펄스를 수신하고 있음을 나타낸다.

도 6은 신규한 실시예에 따른 RMII 구현에 대한 게이트 도를 나타내고 있다. 상술한 바와 같이, 기준 클록(110)의 RMII 기준 클록 신호(600)는 이러한 장치의 구현시 전력 관리 제어를 위한 클록원으로서 사용된다. RX CLK 신호(602) 및 TX CLK 신호(604)는 각각의 클록 라인(606 및 608)을 통해 RMII 기준 클록 신호(600)에 의해 동기된다. RMII 기준 클록 신호(600)는 각각의 클록 라인(614 및 616)을 통해 수신 전력 절감 플립플롭(RX 절감)(610)과 송신 전력 절감 플립플롭(TX 절감)(612)을 클록하기 위해서도 접속된다. RX 절감 디바이스(610)를 위한 웨이크업 제어 신호는 RX 웨이크업 입력(618)에서 접속하고, 셧다운 제어 입력(RX 동작 완료)(620)은 PHY 인터페이스(104)로부터 FP(102)로의 수신 활동들을 처리하는 동안 입력 패킷들이 전혀 검출되지 않는 경우 셧다운 제어를 제공한다. 마찬가지로, TX 절감 디바이스(612)는 기입 프레임 신호가 FP(102)로부터 검출되는 경우 송신 로직을 실행 모드 상태로 두기 위한 TX 웨이크업 입력(622)을 가지고 있으며, 셧다운 제어 입력(TX 동작 완료)(624)은 FP(102)로부터 PHY 인터페이스(104)로의 송신활동들을 처리하기 위한 입력 패킷들이 전혀 검출되지 않는 경우에는 셧다운 제어를 제공하게 된다. 풀 듀플렉스 입력(full duplex input)은 이용가능한 곳에서 풀 듀플렉스 동작 제어를 가능하게 한다.

도 7은 각각이 전력 절감 모드에서 동작 가능한 다수의 서브 시스템을 이용하는 시스템 블록도를 예시하고 있다. 시스템(예를 들면, 네트워크 스위치)(600)은 라우터, 스위치, 허브 등과 같은 네트워크 디바이스에서는 일반적인 다중 서브시스템(702, 704, 706 및 708)을 포함하며, 이들 다중 서브 시스템 각각은 상술한 전원 절감 특성을 포함한다. 예를 들면, 시스템(700)은 네트워크 매체(710) 상에 동작적으로 배치되어 하나 이상의 서브 네트워크(또한 "서브넷"이라 칭함)에 데이터 트래픽을 라우트(route)하며, 이들 각각의 별개의 서브넷은 서브스템들(702, 704, 706 및 708) 중 개별 시스템과 관련된다. 시스템(700)은 도시된 중앙 시스템 전력 관리 제어기(712)로 구성되어 서브시스템 데이터와 제어 버스(714)를 통해 각 서브시스템(702, 704, 706 및 708)의 게이트된 클록들을 제어한다. 이 특정 실시예에서는, 시스템 전력 관리 모듈(712)을 구현하게 되면 각 서브시스템(702, 704, 706 및 708)내의 별도의 전력 관리 로직 블록(114)을 구현할 필요성이 없어진다.

동작시, 매체 상에 배치된 데이터 프레임들은 소정의 서브넷에 어드레스가능하며, 데이터를 처리하기 위해 서브시스템들(702, 704, 706, 또는 708) 중 하나만이 웨이크업된다. 예를 들면, 만일 데이터가 제1 서브시스템(702)과 관련된 제1 서브넷에 어드레스가능한 매체(710) 상에 놓여져 있다면, 제1 서브시스템 물리 인터페이스(716)는 캐리어 센스 신호를 검출하고, 시스템 PHY 인터페이스 버스(718)를 통해 시스템 전력 관리 로직(712)에 캐리어 센스 신호의 검출을 통신한다. 다음으로, 시스템 전력 관리 로직(712)은 제1 서브시스템(702)의 MAC 제어기(720)의 수신 클록(도시되지 않았지만, RX CLK(110)과 유사)을 게이트하여 수신 로직을 동작시킨다(도시되지 않았지만, 도 1에 관련하여 상술한 수신 로직 RX Control(130), RX FIFO Control(136) 및 Async RX FIFO(142)와 유사함). 다음으로, MAC 제어기(720)는 프레임 데이터가 프레임 처리될 준비가 되어 있는 관련 프레임 프로세서(722)에 신호를 보내고, 데이터를 프레임 프로세서(722)에 전송한다. 도 1에 개시된 것과 같이 송신부에 대해서는 동일한 방식으로 동작을 계속하고. 전반적인 전력 절감 동작동안, 시스템 관리 제어기(712)는 데이터의 유무에 따라 MAC 제어기(720)의 게이트된 송신/수신 클록을 셧다운 또는 실행할 수 있다.

도 1의 MAC 제어기(100)의 동작에 대해 상술한 바와 같이, 다수의 이벤트와 활동이 동시에 발생할 수 있다. 유사하게, 개시된 시스템 실시예에서, 서브시스템과 동시에 이벤트와 활동이 발생되는 것은 물론, 각 서브시스템(702, 704, 706 및 708)에 비하여 이벤트와 활동이 동시에 발생한다. 예를 들면, 서브시스템(702)의 MAC 제어기(720)의 송신/수신 로직이 아이들 모드에 있는 동안, 서브시스템(704)의 MAC 제어기(724)의 송신/수신 로직부는 수신 로직의 동작을 필요로 하는 이벤트에 응답하여 개시될 수 있다. 따라서, 각 서브시스템의 상이한 관점은 각 서브시스템의 나머지 부들이 전력 절전 모드에 있는 동안 완전-전력 동작에 있을 수 있다.

대안적인 실시예에서, 시스템(700)은 중앙 시스템 전력 관리 로직(712)을 생략할 수 있으며, 이는 각 서브시스템(702, 704, 706 및 708)이 전력 관리로직(114)에 대해 상술한 바와 같이 그 자신의 별도의 전력 관리 로직을 포함할 수 있기 때문이다. 각 서브시스템 모듈은 소정의 이벤트에 따라 독립적으로 동작한다.

또 다른 대안적 실시예에서, 시스템은 개시된 전원 절감 특성을 활용하기 위해 서로 협력하여 동작 및 통신하는 각 서브시스템(702, 704, 706 및 708)에 대한 별도의 전력 관리 블록(114)과 중앙 전력 관리 블록(712) 양쪽 모두를 포함한다.

상술한 바와 같이, 개시된 신규한 특징은 많은 상이한 종류의 물리 인터페이스에 대한 응용을 검출할 수 있다. 예를 들면, 본원의 전력 절감 특징은 GPSI-7 비트 인터페이스, MII, RMII, SMII 및 GMII 인터페이스에 적용될 수 있다. MII는 고속 이더넷(Fast Ethernet) 사양의 일부이며 10Base-T ethernet's AUI(또는 첨부 유닛 인터페이스)을 대체한다. MII는 MAC층(100)을 PHY층(104)에 연결하는데 사용된다. RMII는 MAC 제어기(100)의 응용인 특정 집적 회로와 포트 당 16개 내지 7개의 송수신기 사이의 인터페이스를 줄일 수 있는 반면, SMII는 포트 당 단지 2개의 핀으로 인터페이스를 더 감소시킨다.

바람직한 실시예가 상세히 기술되었지만, 첨부된 청구항들에 의해 정의된 바와 같이 본 발명의 기술적 사상 및 범위를 벗어나지 않는 다양한 변화, 대체 및 변경 실시가 행해질 수도 있음을 알 수 있을 것이다.

Claims

절전 특징을 갖는 매체 액세스 제어기에 있어서,

물리 인터페이스 디바이스로부터의 착신 데이터(incoming data)를 수신하고 상기 착신 데이터를 처리하여 프레임 프로세서에 송신하는 수신 로직 회로;

상기 프레임 프로세서의 발신 데이터(outgoing data)를 수신하고 상기 발신 데이터를 처리하여 상기 물리 인터페이스 디바이스에 송신하는 송신 로직 회로; 및

상기 수신 로직 회로 및 상기 송신 로직 회로 각각에 접속되어 제1 모드 또는 제2 모드로 상기 수신 로직 회로 및 상기 송신 로직 회로를 제어하는 전력 관리 제어 로직

을 포함하고,

상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로 양쪽 모두의 실제적인 부분의 동작을 정지시킴으로써 전력을 보존하기 위해 상기 제1 모드로 상기 매체 액세스 제어기를 제어하고,

상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로 양쪽 모두를 실행시킴으로써 완전 전력 모드인 상기 제2 모드로 상기 매체 액세스 제어기를 제어하는

매체 액세스 제어기.
제1항에 있어서, 상기 전력 관리 제어 로직은 이벤트 신호의 검출에 응답하여 상기 수신 및 송신 로직 회로의 하나 또는 그 이상의 클록을 제어하는 매체 액세스 제어기.
제2항에 있어서, 상기 이벤트 신호는 상기 매체 액세스 제어기에 의해 검출되는 상기 물리 인터페이스 디바이스의 캐리어 센스 신호인 매체 액세스 제어기.
제3항에 있어서, 상기 이벤트 신호는 상기 매체 액세스 제어기의 상기 전력 관리 제어 로직에 의해 검출되는 상기 물리 인터페이스 디바이스의 캐리어 센스 신호인 매체 액세스 제어기.
제4항에 있어서, 상기 전력 관리 제어 로직은 상기 캐리어 센스 신호를 검출하고 상기 캐리어 센스 신호의 검출에 응답하여 상기 수신 로직 회로의 상기 하나 또는 그 이상의 클록의 수신 클록을 실행하는 매체 액세스 제어기.
제5항에 있어서, 상기 전력 관리 제어 로직은 상기 캐리어 센스 신호를 검출하고 상기 캐리어 센스 신호의 검출에 응답하여 상기 수신 로직 회로의 상기 하나 또는 그 이상의 클록의 수신 클록 및 송신 클록 양쪽 모두를 실행하는 매체 액세스 제어기.
제2항에 있어서, 상기 이벤트 신호는 상기 프레임 프로세서로부터 상기 매체액세스 제어기로 통신되는 송신 신호이고, 상기 송신 신호는 상기 프레임 프로세서로부터 상기 발신 데이터가 출현할 것임을 상기 매체 액세스 제어기에 신호로 알리는 것인 매체 액세스 제어기.
제7항에 있어서, 상기 매체 액세스 제어기의 상기 전력 관리 제어 로직은 상기 송신 신호를 검출하고 그에 응답하여 상기 송신 로직의 송신 클록을 실행하는 매체 액세스 제어기.
제7항에 있어서, 상기 송신 신호는 상기 매체 액세스 제어기의 상기 송신 로직으로의 데이터의 기입보다 앞서는 데이터 기입 개시 신호(start-writing-data signal)인 매체 액세스 제어기.
제7항에 있어서, 상기 매체 액세스 제어기의 상기 전력 관리 제어 로직은 상기 송신 신호를 검출하고 그에 응답하여 상기 송신 로직의 송신 클록 및 상기 수신 로직의 수신 클록 양쪽 모두를 실행하는 매체 액세스 제어기.
제2항에 있어서, 상기 이벤트의 검출에 응답하여 활동(activity)이 개시되고, 상기 전력 관리 제어 로직은 상기 활동의 처리를 감시하고 상기 활동의 상태에 기초하여 상기 수신 및 송신 로직 회로를 제어하는 매체 액세스 제어기.
제11항에 있어서, 상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로에 의해 아무런 활동도 처리되지 않을 때 상기 매체 액세스 제어기를 상기 전력 보존 모드에 두는 매체 액세스 제어기.
제11항에 있어서, 상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로에 의해 적어도 하나의 활동이 처리될 때 상기 매체 액세스 제어기를 상기 완전 전력 모드로 유지하는 매체 액세스 제어기.
제11항에 있어서, 상기 수신 로직 회로의 상기 활동은 상기 착신 데이터를 상기 프레임 프로세서에 송신하기에 앞서 포맷팅하고, 상기 착신 데이터의 상태 및 완전성(integrity)을 체크하는 것을 포함하는 매체 액세스 제어기.
제14항에 있어서, 상기 수신 로직 회로의 상기 활동은 상기 수신 로직 회로의 수신 FIFO에 엔드-오브-프레임 신호(end-of-frame signal)가 기입될 때 종료하는 매체 액세스 제어기.
제11항에 있어서, 상기 송신 로직 회로의 상기 활동은 프레임간 간격 시간이 소정 값을 초과할 때 종료하는 매체 액세스 제어기.
제11항에 있어서, 상기 송신 로직 회로의 상기 활동은 상기 송신 로직 회로의 송신 FIFO가 빌 때 종료하는 매체 액세스 제어기.
제1항에 있어서, 상기 전력 관리 제어 로직은 거기에 접속된 상기 물리 인터페이스 디바이스의 타입에 따라서 하나 또는 그 이상의 클록 소스로부터 클록 펄스를 수신하는 매체 액세스 제어기.
제18항에 있어서, 상기 하나 또는 그 이상의 클록 소스 중 하나는 상기 물리 인터페이스 디바이스의 기준 클록인 매체 액세스 제어기.
제18항에 있어서, 상기 하나 또는 그 이상의 클록 소스 중 하나는 상기 물리 인터페이스 디바이스의 원(raw) 송신/수신 클록인 매체 액세스 제어기.
제18항에 있어서, 상기 하나 또는 그 이상의 클록 소스 중 하나는 상기 송신 로직 회로의 송신 클록인 매체 액세스 제어기.
매체 액세스 제어기에서 절전 특징을 제공하는 방법에 있어서,

물리 인터페이스 디바이스로부터의 착신 데이터를 상기 매체 액세스 제어기의 수신 로직 회로 내로 수신하고, 상기 착신 데이터를 처리하여 프레임 프로세서에 송신하는 단계;

상기 프레임 프로세서로부터의 발신 데이터를 상기 매체 액세스 제어기의 송신 로직 내로 수신하고, 상기 발신 데이터를 처리하여 상기 물리 인터페이스 디바이스에 송신하는 단계; 및

제1 모드 또는 제2 모드로 상기 수신 로직 회로 및 상기 송신 로직 회로를 제어하도록 접속된 전력 관리 제어 로직에 의해 상기 수신 로직 회로 및 상기 송신 로직 회로 각각을 제어하는 단계

를 포함하고,

상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로 양쪽 모두의 실제적인 부분의 동작을 정지시킴으로써 전력을 보존하기 위해 상기 제1 모드로 상기 매체 액세스 제어기를 제어하고,

상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로 양쪽 모두를 실행시킴으로써 완전 전력 모드인 상기 제2 모드로 상기 매체 액세스 제어기를 제어하는

방법.
제22항에 있어서, 상기 제어 단계에서 상기 전력 관리 제어 로직은 이벤트 신호의 검출에 응답하여 상기 수신 및 송신 로직 회로의 하나 또는 그 이상의 클록을 제어하는 방법.
제23항에 있어서, 상기 이벤트 신호는 상기 매체 액세스 제어기에 의해 검출되는 상기 물리 인터페이스 디바이스의 캐리어 센스 신호인 방법.
제24항에 있어서, 상기 이벤트 신호는 상기 매체 액세스 제어기의 상기 전력 관리 제어 로직에 의해 검출되는 상기 물리 인터페이스 디바이스의 캐리어 센스 신호인 방법.
제25항에 있어서, 상기 제어 단계에서 상기 전력 관리 제어 로직은 상기 캐리어 센스 신호를 검출하고 상기 캐리어 센스 신호의 검출에 응답하여 상기 수신 로직 회로의 상기 하나 또는 그 이상의 클록의 수신 클록을 실행하는 방법.
제26항에 있어서, 상기 제어 단계에서 상기 전력 관리 제어 로직은 상기 캐리어 센스 신호를 검출하고 상기 캐리어 센스 신호의 검출에 응답하여 상기 수신 로직 회로의 상기 하나 또는 그 이상의 클록의 수신 클록 및 송신 클록 양쪽 모두를 실행하는 방법.
제23항에 있어서, 상기 이벤트 신호는 상기 프레임 프로세서로부터 상기 매체 액세스 제어기로 통신되는 송신 신호이고, 상기 송신 신호는 상기 프레임 프로세서로부터 상기 발신 데이터가 출현할 것임을 상기 매체 액세스 제어기에 신호로 알리는 것인 방법.
제28항에 있어서, 상기 제어 단계에서 상기 전력 관리 제어 로직은 상기 송신 신호를 검출하고 상기 송신 신호의 검출에 응답하여 상기 송신 로직의 송신 클록을 실행하는 방법.
제28항에 있어서, 상기 송신 신호는 상기 매체 액세스 제어기의 상기 송신 로직으로의 데이터의 기입보다 앞서는 데이터 기입 개시 신호(start-writing-data signal)인 방법.
제28항에 있어서, 상기 제어 단계에서 상기 전력 관리 제어 로직은 상기 송신 신호를 검출하고, 그에 응답하여 상기 송신 로직의 송신 클록 및 상기 수신 로직의 수신 클록 양쪽 모두를 실행하는 방법.
제23항에 있어서, 상기 제어 단계에서는, 상기 이벤트의 검출에 응답하여 활동(activity)이 개시되고, 상기 전력 관리 제어 로직은 상기 활동의 처리를 감시하고 상기 활동의 상태에 기초하여 상기 수신 및 송신 로직 회로를 제어하는 방법.
제32항에 있어서, 상기 제어 단계에서 상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로에 의해 아무런 활동도 처리되지 않을 때 상기 매체 액세스 제어기를 상기 전력 보존 모드에 두는 방법.
제32항에 있어서, 상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로에 의해 적어도 하나의 활동이 처리될 때 상기 매체 액세스 제어기를 상기 완전 전력 모드로 유지하는 방법.
제32항에 있어서, 상기 수신 로직 회로의 상기 활동은 상기 착신 데이터를 상기 프레임 프로세서에 송신하기에 앞서 포맷팅하고, 상기 착신 데이터의 상태 및 완전성(integrity)을 체크하는 것을 포함하는 방법.
제35항에 있어서, 상기 수신 로직 회로의 상기 활동은 상기 수신 로직 회로의 수신 FIFO에 엔드-오브-프레임 신호(end-of-frame signal)가 기입될 때 종료하는 방법.
제32항에 있어서, 상기 송신 로직 회로의 상기 활동은 프레임간 간격 시간이 소정 값을 초과할 때 종료하는 방법.
제32항에 있어서, 상기 송신 로직 회로의 상기 활동은 상기 송신 로직 회로의 송신 FIFO가 빌 때 종료하는 방법.
제22항에 있어서, 상기 제어 단계에서 상기 전력 관리 제어 로직은 거기에 접속된 상기 물리 인터페이스 디바이스의 타입에 따라서 하나 또는 그 이상의 클록 소스로부터 클록 펄스를 수신하는 방법.
제39항에 있어서, 상기 하나 또는 그 이상의 클록 소스 중 하나는 상기 물리 인터페이스 디바이스의 기준 클록인 방법.
제39항에 있어서, 상기 하나 또는 그 이상의 클록 소스 중 하나는 상기 물리 인터페이스 디바이스의 원(raw) 송신/수신 클록인 방법.
제39항에 있어서, 상기 하나 또는 그 이상의 클록 소스 중 하나는 상기 송신 로직 회로의 송신 클록인 방법.
다수의 매체 액세스 제어기에서의 절전을 위한 시스템에 있어서,

각각의 물리 인터페이스 디바이스에 대해 작용하도록 접속되고,

상기 각각의 물리 인터페이스 디바이스로부터의 착신 데이터(incoming data)를 수신하고 상기 착신 데이터를 프레임 프로세서로 송신하는 수신 로직 회로와,

상기 프레임 프로세서의 발신 데이터(outgoing data)를 수신하고 상기 발신 데이터를 상기 각각의 물리 인터페이스 디바이스로 발신하는 송신 로직 회로

를 구비하는 다수의 매체 액세스 제어기;

상기 다수의 매체 액세스 제어기에 대해 작용하도록 접속되어 상기 착신 및 발신 데이터를 처리하는 하나 또는 그 이상의 프레임 프로세서; 및

상기 수신 로직 회로 및 상기 송신 로직 회로 각각에 대해 작용하도록 접속되어 제1 모드 또는 제2 모드 중 어느 하나에서 상기 각각의 매체 액세스 제어기를 제어하는 전력 관리 제어 로직

을 포함하고,

상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로 양쪽 모두의 실제적인 부분의 동작을 정지시킴으로써 전력을 보존하기 위해 상기 제1 모드로 상기 각각의 매체 액세스 제어기를 제어하고,

상기 전력 관리 제어 로직은 상기 수신 및 송신 로직 회로 양쪽 모두를 실행시킴으로써 완전 전력 모드인 상기 제2 모드로 상기 각각의 매체 액세스 제어기를 제어하는

절전 시스템.
제43항에 있어서, 상기 전력 관리 제어 로직은 각 매체 액세스 제어기의 상기 수신 로직 및 상기 송신 로직에 대해 작용하도록 접속되어, 상기 다수의 매체 액세스 제어기 중 상기 선택된 것들과 관련된 하나 또는 그 이상의 검출된 이벤트에 응답하여, 상기 다수의 매체 액세스 제어기들 중 선택된 것들을 상기 제1 모드 또는 상기 제2 모드 중 어느 하나에 두는 절전 시스템.
제44항에 있어서, 상기 검출된 이벤트들 중 하나는 상기 전력 관리 제어 로직에 의해 검출되는 상기 물리 인터페이스 디바이스의 캐리어 센스 신호인 절전 시스템.
제44항에 있어서, 상기 검출된 이벤트들 중 하나는 상기 전력 관리 제어 로직에 의해 검출되는 상기 프레임 프로세서의 데이터 기입 개시인 절전 시스템.
제43항에 있어서, 상기 전력 관리 제어 로직은 매체 액세스 제어기에 대응하는 하나 또는 그 이상의 이벤트가 검출될 때는 상기 제2 모드에서, 상기 각각의 매체 액세스 제어기 중 상기 하나 또는 그 이상의 이벤트와 관련되는 모든 활동들이 더 이상 처리되지 않을 때는 상기 제1 모드에서 상기 각각의 매체 액세스 제어기를 제어하는 절전 시스템.