KR20020073034A - A apparatus for transmitting and receiving transport stream - Google Patents

A apparatus for transmitting and receiving transport stream Download PDF

Info

Publication number
KR20020073034A
KR20020073034A KR1020010013189A KR20010013189A KR20020073034A KR 20020073034 A KR20020073034 A KR 20020073034A KR 1020010013189 A KR1020010013189 A KR 1020010013189A KR 20010013189 A KR20010013189 A KR 20010013189A KR 20020073034 A KR20020073034 A KR 20020073034A
Authority
KR
South Korea
Prior art keywords
transport stream
parallel
dvb
smpte310
asynchronous
Prior art date
Application number
KR1020010013189A
Other languages
Korean (ko)
Other versions
KR100363177B1 (en
Inventor
최용호
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010013189A priority Critical patent/KR100363177B1/en
Publication of KR20020073034A publication Critical patent/KR20020073034A/en
Application granted granted Critical
Publication of KR100363177B1 publication Critical patent/KR100363177B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream

Abstract

PURPOSE: A device for receiving and transmitting transmission streams is provided to effectively receive or transmit transmission streams regardless of the equipment in the ATSC(Advanced Television System Committee) or DVB(digital Video Broadcasting-terrestrial) standards by using a common input/output terminal, and reduce the space for a rear panel of the equipment. CONSTITUTION: A device for receiving and transmitting transmission streams includes a first storing unit(30) for storing modulated transmission streams of different broadcasting standards, a signal processing unit(31) for serial-processing valid data among the transmission streams stored in the first storing unit in the synchronous or asynchronous manner according to the broadcasting standards to output to the outside, and parallel-processing valid data among the transmission streams input from the outside in the synchronous or asynchronous manner according to the transmission standards, a second storing unit(34) for storing the asynchronous transmission streams parallel-processed by the signal processing unit, and a selecting unit(35) for selecting the synchronous transmission streams parallel-processed in the signal processing unit or the asynchronous transmission streams parallel-processed and stored in the second storing unit.

Description

전송 스트림 송수신 장치{A apparatus for transmitting and receiving transport stream}A apparatus for transmitting and receiving transport stream

본 발명은 디지털 방송 장치에 관한 것으로, 보다 상세하게는 SMPTE310와 DVB-ASI에 사용되는 방송 규격을 공용화 하여 전송 스트림을 효율적으로 송수신하는 장치에 관한 것이다.The present invention relates to a digital broadcasting apparatus, and more particularly, to an apparatus for efficiently transmitting and receiving a transport stream by sharing a broadcast standard used for SMPTE310 and DVB-ASI.

디지털 텔레비전 방송과 관련된 방송용 장비 사이에 전송 스트림을 동기 또는 비동기 방식의 시리얼로 전송하기 위한 규격으로, ATSC(Advanced Television System Committee) 지역은 SMPTE310(Society of Motion Picture and TelevisionEngineers 310) 방식을, DVB(Digital Video Broadcasting-terrestrial) 지역은 DVB-ASI(Digital Video Broadcasting-terrestrial Asynchronous Serial Interface) 방식을 선호한다. 대부분의 방송용 장비는 SMPTE310 보드와 DVB-ASI 보드를 각각 따로 장착하여 지역에 따라 각각 다른 방송 규격을 송수신하고 있는 실정이다.A standard for transmitting serial or synchronous asynchronous transmission streams between broadcasting equipment related to digital television broadcasting.The ATSC (Advanced Television System Committee) region uses the SMPTE310 (Society of Motion Picture and TelevisionEngineers 310) method and DVB (Digital). The Video Broadcasting-terrestrial region prefers Digital Video Broadcasting-terrestrial Asynchronous Serial Interface (DVB-ASI). Most broadcasting equipment is equipped with SMPTE310 board and DVB-ASI board separately to transmit and receive different broadcasting standards according to the region.

도 1은 종래의 SMPTE310 방식의 전송 스트림 송수신 장치의 구성을 보이는 블록도로, 8VSB(Vestigial SideBand) 디코더(10), FIFO(Fifst In First Out)(11), SMPTE310 블록(12), LPF(Low Pass Filter)(13), VCO(Voltage Controlled Oscillator)로 구성되며, 이 중 SMPTE310 블록(12)은 P/S(Parallel to Serial) 변환기(12-1), 양극 위상(Bi-phase) 코딩부(12-2), 양극 위상 디코딩부(12-3), S/P(Serial to Parallel) 변환부(12-4), PLL(Phase Locked Loop) 제어부(12-5)로 구성된다.1 is a block diagram showing a configuration of a conventional SMPTE310 transport stream transmission and reception apparatus, 8VSB (Vestigial SideBand) decoder 10, FIFO (Fifst In First Out) 11, SMPTE310 block 12, LPF (Low Pass) Filter (13), Voltage Controlled Oscillator (VCO), among which SMPTE310 block 12 is P / S (Parallel to Serial) converter 12-1, Bi-phase coding unit 12 -2), a bipolar phase decoding unit 12-3, a serial to parallel (S / P) conversion unit 12-4, and a phase locked loop control unit 12-5.

도 1에 도시된 장치의 동작을 설명하면, 8VSB 디코더(10)는 On-Air 8VSB 변조 신호를 복조하며 최종 출력은 2.69㎒의 8 비트 병렬 데이터를 출력한다. FIFO(11)는 버퍼 역할을 하는 메모리이다. 8VSB 디코더(10)의 출력은 188 바이트 Valid 전송 스트림, 20 바이트 Invalid 스트림, 그리고 313번째의 필드 세그먼트 구간에는 Invalid 전송 스트림을 출력한다. FIFO(11)는 8VSB 디코더(10)의 출력 중 순수한 188 바이트의 데이터 성분만 SMPTE310 블록(12)으로 전송하기 위한 버퍼 역할을 한다. P/S 변환기(12-1)는 FIFO(11)에서 출력되는 8 비트의 병렬 데이터를 직렬 데이터로 변환한다. 양극 위상 코딩부(12-2)는 P/S 변환기(12-1)에서 출력되는 직렬 데이터를 양극 위상 코딩하여 최종 SMPTE310 데이터를 출력한다. 양극 위상 디코딩부(12-3)는 외부에서 입력되는 양극 위상 코딩된 직렬 SMPTE310 데이터를 디코딩한다. S/P 변환부(12-4)는 양극 전압 디코딩부(12-3)에서 출력되는 디코딩된 직렬 데이터를 병렬 데이터로 변환한다. SMPTE310 규격(Protocol)은 동기 방식 전송 스트림의 직렬 전송 규격이므로 채널 변조기와 동기를 맞추어야 한다. PLL 제어부(12-5)는 8VSB 디코더(10)와 동기를 맞추기 위한 모든 블록을 제어한다. LPF(13)는 PWM(Pulse Width Modulation) 파형으로 출력되는 PLL 제어부(12-5)의 위상 어긋남을 DC 성분으로 바꾸기 위한 필터이다. 8VSB 데이터의 전송 레이트는 19.392Mbps이고, SMPTE310 블록(12)이 원할하게 동작하기 위해서는 38.785㎒의 클록이 필요하다. VCO(14)는 SMPTE310 블록(12)을 원할하게 동작시키기 위한 클록을 발생시킨다.Referring to the operation of the apparatus shown in FIG. 1, the 8VSB decoder 10 demodulates the On-Air 8VSB modulated signal and the final output outputs 8 bit parallel data of 2.69 MHz. The FIFO 11 is a memory serving as a buffer. The output of the 8VSB decoder 10 outputs an 188-byte Valid transport stream, a 20-byte Invalid stream, and an Invalid transport stream in the 313th field segment section. The FIFO 11 serves as a buffer for transmitting only 188 bytes of data components of the output of the 8VSB decoder 10 to the SMPTE310 block 12. The P / S converter 12-1 converts 8-bit parallel data output from the FIFO 11 into serial data. The bipolar phase coding unit 12-2 bipolar phase codes the serial data output from the P / S converter 12-1 to output final SMPTE310 data. The bipolar phase decoding unit 12-3 decodes bipolar phase coded serial SMPTE310 data input from the outside. The S / P converter 12-4 converts the decoded serial data output from the positive voltage decoder 12-3 into parallel data. Since the SMPTE310 standard is a serial transmission standard of a synchronous transport stream, it must be synchronized with a channel modulator. The PLL control unit 12-5 controls all blocks for synchronizing with the 8VSB decoder 10. The LPF 13 is a filter for changing the phase shift of the PLL control unit 12-5, which is output as a pulse width modulation (PWM) waveform, to a DC component. The transmission rate of 8VSB data is 19.392 Mbps, and a 38.785 MHz clock is required for the SMPTE310 block 12 to operate smoothly. VCO 14 generates a clock to smoothly operate SMPTE310 block 12.

도 2는 종래의 DVB-ASI 방식의 전송 스트림 송수신 장치의 구성을 보이는 블록도로, COFDM/QPSK/QAM(Coded Orthogonal Frequency Division Multiplexing/ Quadrature Phase-Shift Keying/Quadrature Amplitude Modulation) 디코더(20), 입력 FIFO(21), DVB-ASI 블록(22), 27㎒ OSC(Oscillator)(23), P/S 변환부(24), S/P 변환부(25), 출력 FIFO(26)로 구성되며, 이 중 DVB-ASI 블록(22)은 데이터/싱크 스터핑(Stuffing)부(22-1), 8비트/10비트 변환부(22-2), 싱크 디텍터(22-3), 프레임 생성부(22-4), 프레임 제어부(22-5), 10비트/8비트 변환부(22-6)로 구성된다.Figure 2 is a block diagram showing the configuration of a conventional DVB-ASI transport stream transmission and reception apparatus, COFDM / QPSK / QAM (Coded Orthogonal Frequency Division Multiplexing / Quadrature Phase-Shift Keying / Quadrature Amplitude Modulation) decoder 20, input FIFO 21, a DVB-ASI block 22, a 27 MHz OSC (Oscillator) 23, a P / S converter 24, an S / P converter 25, and an output FIFO 26. The DVB-ASI block 22 includes a data / sink stuffing unit 22-1, an 8-bit / 10-bit converter 22-2, a sink detector 22-3, and a frame generator 22-. 4) a frame control section 22-5 and a 10-bit / 8-bit conversion section 22-6.

도 2에 도시된 장치의 동작을 설명하면, COFDM/QPSK/QAM 디코더(20)는 On-Air COFDM/QPSK/QAM 변조 신호를 복조하며, 세 가지 중 어떤 형태로도 구성이 가능하다. 입력 FIFO(21)는 SMPTE310 블록(12)과 마찬가지로 순수한 188 바이트 데이터 성분만 추출하여 DVB-ASI 블록(22)으로 전송하기 위한 버퍼 역할을 한다. DVB-ASI의 비트 레이트는 270Mbps로 10 비트의 데이터를 직렬로 송수신한다. 따라서 10 비트 병렬 데이터의 주파수는 27㎒가 되며 COFDM/QPSK/QAM 디코더(20)에서 입력 FIFO(21)로 데이터를 기록하는 클럭은 약 6㎒ 이하이다. 또한 입력 FIFO(21)로부터 데이터를 독취하는 클럭은 27㎒이므로 입력 FIFO(21)는 수시로 언더플로우(Underflow)가 발생하며, 언더플로우가 발생하게되면 데이터가 아닌 싱크 바이트를 DVB-ASI 블록(22)으로 송신하게된다. 데이터/싱크 스터핑부(22-1)는 입력 FIFO(21)에 언더플로우가 발생하면 싱크 바이트를 전송하고 그렇지 않은 경우에는 데이터를 전송하는 일종의 멀티플렉서 역할을 한다. 8비트/10비트 변환부(22-2)는 데이터 싱크 스터핑부(22-1)에서 출력되는 병렬 8 비트 데이터를 병렬 10 비트 데이터로 변환한다. P/S 변환부(24)는 10 비트로 변환된 병렬 데이터를 직렬 데이터로 변환하여 출력한다. S/P 변환부(25)는 외부에서 입력되는 직렬 10 비트 데이터를 병렬 10 비트 데이터로 변환한다. 싱크 디텍터(22-3)는 병렬 변환된 10 비트 데이터로부터 싱크 성분을 감지한다. 프레임 생성부(22-4)는 싱크 디텍팅 결과에 따라 병렬 10비트 데이터에 대하여 프레임을 재구성한다. 프레임 제어부(22-5)는 프레임 생성부(22-4)를 제어한다. 10비트/8비트 변환부(22-6)는 병렬 10 비트 데이터를 8 비트 데이터로 변환한다. 270㎒ 직렬 데이터를 병렬 데이터로 번환을 하면 27㎒가 된다. 그러나 보통 전송 디멀티플렉서(미도시)는 병렬 전송 스트림 데이터의 클럭 레이트를 7.5㎒ 이하로만 수신할 수 있다. 27㎒ 데이터 중 실제 싱크 스터핑된 데이터를 제외하면 실제 순수 데이터는 약 6㎒ 이하가된다. 그러므로 출력 FIFO(26)는 싱크 바이트를 제거하고 순수 데이터 성분만 약 6㎒ 이하로 떨어뜨려 전송 디멀티플렉서로 전송하기 위한 버퍼 역할을 한다.Referring to the operation of the apparatus shown in Figure 2, the COFDM / QPSK / QAM decoder 20 demodulates the On-Air COFDM / QPSK / QAM modulated signal, it can be configured in any of three forms. The input FIFO 21, like the SMPTE310 block 12, serves as a buffer for extracting only pure 188 byte data components and sending them to the DVB-ASI block 22. The bit rate of DVB-ASI is 270Mbps, which transmits and receives 10 bits of data serially. Therefore, the frequency of the 10-bit parallel data is 27 MHz, and the clock for recording data from the COFDM / QPSK / QAM decoder 20 to the input FIFO 21 is about 6 MHz or less. In addition, since the clock reading data from the input FIFO 21 is 27 MHz, the input FIFO 21 frequently generates underflow. When the underflow occurs, the DVB-ASI block 22 converts the sync byte to the data. Will be sent). The data / sink stuffing unit 22-1 transmits a sync byte when an underflow occurs in the input FIFO 21, and serves as a kind of multiplexer that transmits data otherwise. The 8-bit / 10-bit converter 22-2 converts the parallel 8-bit data output from the data sink stuffing unit 22-1 into parallel 10-bit data. The P / S converter 24 converts the parallel data converted into 10 bits into serial data and outputs the serial data. The S / P converter 25 converts serial 10-bit data input from the outside into parallel 10-bit data. The sink detector 22-3 detects the sink component from the parallel converted 10 bit data. The frame generator 22-4 reconstructs the frame with respect to the parallel 10-bit data according to the sync detection result. The frame controller 22-5 controls the frame generator 22-4. The 10-bit / 8-bit converter 22-6 converts the parallel 10-bit data into 8-bit data. When 270 MHz serial data is converted into parallel data, it becomes 27 MHz. Typically, however, a transmission demultiplexer (not shown) can only receive a clock rate of less than 7.5 MHz for parallel transport stream data. Except for the actual sync stuffed data among the 27 MHz data, the actual pure data is about 6 MHz or less. Therefore, the output FIFO 26 serves as a buffer to remove the sync byte and drop only pure data components below about 6 MHz for transmission to the transmit demultiplexer.

이와 같이 종래의 기술은 ATSC 규격과 DVB 규격의 양극화 현상으로 인해 SMPTE310 보드와 DVB-ASI 보드가 별도로 존재한다. 따라서 방송 장비는 전송 스트림의 원할한 송수신을 위해 이 두 규격을 모두 만족시키는 SMPTE310 보드 및 DVB-ASI 보드 각각을 장착하여 소비자의 가격 부담을 야기하고 있는 실정이다.As described above, the SMPTE310 board and the DVB-ASI board exist separately due to the polarization of the ATSC standard and the DVB standard. Therefore, broadcasting equipment is incurring a price burden for consumers by installing each of the SMPTE310 board and DVB-ASI board that satisfy both of these standards for smooth transmission and reception of a transport stream.

본 발명이 이루고자 하는 기술적인 과제는 각각의 SMPTE310 보드 및 DVB-ASI 보드를 하나의 칩으로 ASIC화하고 입출력 단자를 공용화 하여 ATSC 규격 및 DVB 규격을 따르는 장비에 상관없이 전송 스트림을 효율적으로 송수신하기 위한 장치를 제공하는데 있다.The technical problem to be achieved by the present invention is to ASIC each of the SMPTE310 board and DVB-ASI board in one chip, and to share the input and output terminals to efficiently transmit and receive the transport stream regardless of the equipment conforming to the ATSC standard and DVB standard To provide a device.

도 1은 종래의 SMPTE310 방식의 전송 스트림 송수신 장치의 구성을 보이는 블록도 이다.1 is a block diagram showing the configuration of a conventional SMPTE310 type transport stream transmission and reception apparatus.

도 2는 종래의 DVB-ASI 방식의 전송 스트림 송수신 장치의 구성을 보이는 블록도 이다.2 is a block diagram showing the configuration of a conventional DVB-ASI transport stream transceiver.

도 3은 본 발명에 따른 전송 스트림 송수신 장치의 구성을 보이는 블록도 이다.3 is a block diagram showing the configuration of a transport stream transmission and reception apparatus according to the present invention.

본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 전송 스트림 송수신 장치는 상이한 방송 규격을 가지는 변조된 전송 스트림을 저장하는 제1 저장수단; 상기 제1 저장수단에 전송 스트림 중 유효한 데이터를 방송 규격에 따라 동기방식으로 직렬 처리하거나 비동기 방식으로 직렬 처리하여 외부로 출력하고, 외부에서 입력되는 전송 스트림 중 유효한 데이터를 전송규격에 따라 동기 방식으로 병렬 처리하거나 비동기 방식으로 병렬 처리하는 신호처리수단; 상기 신호처리수단에서 병렬 처리된 비동기 방식의 전송 스트림을 저장하는 제2 저장수단; 및 비디오 신호 및 오디오 신호로 분리하기 위해 방송 규격에 따라 상기 신호처리수단에서 병렬 처리된 동기 방식의 전송 스트림 또는 상기 제2 저장수단에 저장된 병렬 처리된 비동기 방식의 전송 스트림을 선택하는 선택기를 포함하는 것이 바람직하다.According to an aspect of the present invention, there is provided a transport stream transmitting and receiving apparatus comprising: first storage means for storing a modulated transport stream having a different broadcast standard; In the first storage means, valid data in a transport stream is serially processed in a synchronous manner or asynchronously in accordance with a broadcast standard and output to the outside, and valid data in a transport stream input from the outside is synchronized in a synchronous manner according to a transmission standard. Signal processing means for parallel processing or asynchronous processing in parallel; Second storage means for storing the asynchronous transport stream processed in parallel in the signal processing means; And a selector for selecting a synchronous transport stream processed in parallel in the signal processing means or a parallel processed asynchronous transport stream stored in the second storage means according to a broadcast standard to separate the video signal and the audio signal. It is preferable.

본 발명은 상기 방송 규격에 따라 상기 신호처리수단으로 입출력되는 전송 스트림을 스위칭하는 스위칭수단을 더 포함한다.The invention further includes switching means for switching the transport stream input and output to the signal processing means in accordance with the broadcast standard.

본 발명에서 상기 신호처리수단은 상기 제1 저장수단 및 외부로부터 출력되는 전송 스트림의 방송 규격을 판단하고 방송 규격에 따른 전송 스트림의 신호처리를 제어하는 제어수단; 방송 규격이 동기 방식인 경우 상기 제어수단 및 외부를 통해 입력되는 동기 방식의 전송 스트림을 직/병렬 처리하는 SMPTE310 블록; 및 벙송 규격이 비동기 방식인 경우 상기 제어수단 및 외부를 통해 입력되는 비동기 방식의 전송 스트림을 직/병렬 처리하는 DVB-ASI 블록을 포함하며, 상기 스위칭수단은 릴레이로 구성되며, 상기 제어수단의 제어 하에 상기 SMPTE310 블록 또는 상기 DVB-ASI 블록을 스위칭하여 각각의 전송 스트림을 입출력하는 것을 특징으로 한다.In the present invention, the signal processing means includes control means for determining a broadcast standard of the transport stream output from the first storage means and the outside and controlling signal processing of the transport stream according to the broadcast standard; A SMPTE310 block for serially / parallel processing a transmission stream of a synchronous method input through the control means and the outside when the broadcast standard is a synchronous method; And a DVB-ASI block for serially / parallel processing the asynchronous transport stream input through the control means and the external device when the air transport standard is asynchronous. The switching means comprises a relay and controls the control means. The SMPTE310 block or the DVB-ASI block is switched to input and output respective transport streams.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3은 본 발명에 따른 전송 스트림 송수신 장치의 구성을 보이는 블록도 이다.3 is a block diagram showing the configuration of a transport stream transmission and reception apparatus according to the present invention.

도 3에 도시된 장치는 변조된 8VSB 방송신호(동기방식, SMPTE310 규격의 방송신호) 및 변조된 COFDM 방송신호(비동기 방식, DVB-ASI 규격의 방송신호)을 저장 및 출력하는 입력 FIFO(30), 하나의 칩으로 구현되어 입력 FIFO(30)에서 출력되는 SMPTE310 및 DVB-ASI 방송신호 및 외부에서 입력되는 SMPTE310 및 DVB-ASI 방송신호를 직/병렬 처리하는 신호처리수단(31), 신호처리된 SMPTE310 및 DVB-ASI 방송신호를 외부로 스위칭하는 제1 스위칭 수단(32), 외부로부터 입력되는 SMPTE310 및 DVB-ASI 방송신호를 신호처리수단(31)으로 스위칭하는 제2 스위칭 수단(33), 신호처리된 DVB-ASI 방송신호를 저장 및 출력하는 출력 FIFO(34), 선택 제어신호에 따라 신호처리된 SMPTE310 방송신호 또는 출력 FIFO(34)에서 출력되는 DVB-ASI 방송신호를 선택하는 멀티플렉서(34)로 구성된다.The apparatus shown in FIG. 3 includes an input FIFO 30 that stores and outputs a modulated 8VSB broadcast signal (synchronous, broadcast signal of SMPTE310 standard) and a modulated COFDM broadcast signal (asynchronous, broadcast signal of DVB-ASI standard). Signal processing means 31 implemented in one chip to serially / parallel the SMPTE310 and DVB-ASI broadcast signals output from the input FIFO 30 and the SMPTE310 and DVB-ASI broadcast signals input from the outside; First switching means 32 for switching the SMPTE310 and DVB-ASI broadcast signals to the outside, second switching means 33 for switching the SMPTE310 and DVB-ASI broadcast signals input from the outside to the signal processing means 31, and the signal An output FIFO 34 for storing and outputting the processed DVB-ASI broadcast signal, a multiplexer 34 for selecting a SMPTE310 broadcast signal or a DVB-ASI broadcast signal output from the output FIFO 34 according to a selection control signal It consists of.

본 발명에서 신호처리수단(31)은 입력 FIFO(30) 및 외부로부터 출력되는 SMPTE310 및 DVB-ASI 방송신호의 규격을 판단하고 제어하는 제어수단(31-1), 제어수단(31-1)의 판단 하에 방송 규격이 동기 방식인 경우 제어수단(31-1) 및 외부를 통해 입력되는 SMPTE310 방송신호를 직/병렬 처리하는 SMPTE310 블록(31-2), 제어수단(31-1)의 판단 하에 방송 규격이 비동기 방식인 경우 제어수단(31-1) 및 외부를 통해 입력되는 DVB-ASI 방송신호를 직/병렬 처리하는 DVB-ASI 블록(31-2)으로 구성된다.In the present invention, the signal processing means 31 is the control means (31-1) and the control means (31-1) of judging and controlling the specifications of the input FIFO 30 and the SMPTE310 and DVB-ASI broadcast signals output from the outside. When the broadcast standard is a synchronous method under the judgment, the broadcast is determined under the judgment of the control means 31-1 and the SMPTE310 block 31-2 and the control means 31-1 which process the SMPTE310 broadcast signal input through the outside. When the standard is asynchronous, the control means 31-1 and a DVB-ASI block 31-2 for serially / parallel processing the DVB-ASI broadcast signal input through the outside.

이어서, 도 3을 참조하여 본 발명을 상세히 설명한다.Next, the present invention will be described in detail with reference to FIG. 3.

입력 FIFO(30)는 변조된 8VSB 방송신호(동기 방식, SMPTE310 방송신호) 및 변조된 COFDM 방송신호(비동기 방식, DVB-ASI 방송신호)를 저장하고 출력한다. 방송신호 수신단에서 변조된 SMPTE310 및 DVB-ASI 방식의 방송신호(이하, 전송 스트림이라 표기함)는 데이터, Valid 클럭으로 구분되고, 입력 FIFO(30)는 이 중 순수한 188 바이트의 데이터 성분만 신호처리수단(31)으로 전송하기 위한 버퍼 역할을 한다. 본 발명은 종래 기술과 다르게 SMPTE310 또는 DVB-ASI 방식에 관계없이 입력 FIFO(30)를 공용화한다.The input FIFO 30 stores and outputs a modulated 8VSB broadcast signal (synchronous method, SMPTE310 broadcast signal) and a modulated COFDM broadcast signal (asynchronous method, DVB-ASI broadcast signal). The SMPTE310 and DVB-ASI broadcast signals (hereinafter referred to as transport streams) modulated by the broadcast signal receiving end are divided into data and valid clocks, and the input FIFO 30 processes only pure 188-byte data components among them. It serves as a buffer for transmission to the means 31. Unlike the prior art, the present invention shares the input FIFO 30 regardless of the SMPTE310 or DVB-ASI scheme.

제어수단(31-1)은 입력 FIFO(30)로부터 입력되는 전송 스트림으로부터 방송 ??격을 판단한다. 전송 스트림은 188 바이트로 구성되고, 헤더, 영상 및 비디오 신호로 나뉘어져 있다. 제어수단(31-1)은 전송 스트림의 헤더 부분을 검색하여 현재 입력되는 전송 스트림이 동기 방식의 SMPTE310 규격인지 비동기 방식의 DVB-ASI ??격인지 판단한다. 제어수단(31-1)의 헤더 검색 결과 전송 스트림이 동기 방식의 SMPTE310 규격인 경우, 입력 FIFO(30)로부터 입력되는 전송 스트림을 SMPTE310 블록(31-2)으로 전송하고, 제어수단(31-1)의 헤더 검색 결과 전송 스트림이 비동기 방식의 DVB-ASI 규격인 경우, 입력 FIFO(30)로부터 입력되는 전송 스트림을 DVB-ASI 블록(31-3)으로 전송한다.The control means 31-1 determines the broadcast rate from the transport stream input from the input FIFO 30. The transport stream consists of 188 bytes and is divided into header, video and video signals. The control unit 31-1 searches the header portion of the transport stream to determine whether the currently input transport stream is the synchronous SMPTE310 standard or the asynchronous DVB-ASI ??. When the header search result of the control means 31-1 is the SMPTE310 standard of the synchronous method, the transport stream input from the input FIFO 30 is transmitted to the SMPTE310 block 31-2, and the control means 31-1. When the transport stream of the header search result is asynchronous DVB-ASI standard, the transport stream input from the input FIFO 30 is transmitted to the DVB-ASI block 31-3.

그리고 제어수단은 외부(하드디스크 또는 CD-ROM과 같은 방송신호 저장 매체)로부터 입력되는 전송 스트림의 헤더를 검색하여, 헤더 검색 결과 전송 스트림이 동기 방식의 SMPTE310 규격인 경우, 입력 FIFO(30)로부터 입력되는 전송 스트림을 SMPTE310 블록(31-2)으로 전송하고, 제어수단(31-1)의 헤더 검색 결과 전송 스트림이 비동기 방식의 DVB-ASI 규격인 경우, 입력 FIFO(30)로부터 입력되는 전송 스트림을 DVB-ASI 블록(31-3)으로 전송한다.The control means retrieves the header of the transport stream input from the outside (a broadcast signal storage medium such as a hard disk or a CD-ROM), and if the header search result indicates that the transport stream is the synchronous SMPTE310 standard, The transport stream inputted from the input FIFO 30 when the transport stream inputted is transmitted to the SMPTE310 block 31-2 and the header search result of the control means 31-1 is the asynchronous DVB-ASI standard. Is transmitted to the DVB-ASI block 31-3.

이 밖에 제어수단(31-3)은 하기에 기술하는 제1 및 제2 스위칭수단(32-33)의 스위칭을 제어하고, 멀티플렉서(35)의 선택을 제어한다.In addition, the control means 31-3 controls the switching of the first and second switching means 32-33 described below, and controls the selection of the multiplexer 35.

SMPTE310 블록(31-2)은 제어수단(31-1) 및 외부를 통해 입력되는 SMPTE310 전송 스트림을 직/병렬 처리한다. 도시되지는 않았지만, SMPTE310 블록(31-2)은 P/S 변환기, 양극 위상 코딩부, 양극 위상 디코딩부, S/P 변환부, PLL 제어부로 구성되어 입력되는 SMPTE310 전송 스트림을 직병렬 처리하고, 양극 위상 코딩/디코딩 처리하고, 동기를 맞추는 동작을 수행한다.The SMPTE310 block 31-2 serially / parallelizes the SMPTE310 transport stream input through the control unit 31-1 and the outside. Although not shown, the SMPTE310 block 31-2 includes a P / S converter, a bipolar phase coding unit, a bipolar phase decoding unit, an S / P converter, and a PLL control unit to perform parallel processing on an input SMPTE310 transport stream. An anode phase coding / decoding process is performed and a synchronization operation is performed.

DVB-ASI 블록(31-3)은 제어수단(31-1) 및 외부를 통해 입력되는 DVB-ASI 전송 스트림을 직/병렬 처리한다. 도시되지는 않았지만, DVB-ASI 블록(31-3)은 데이터/싱크 스터핑부, 8비트/10비트 변환부, P/S 변환부, S/P 변환부, 싱크 디텍터, 프레임 생성부, 프레임 제어부, 10비트/8비트 변환부로 구성되어 언더플로우가 발생할 때마다 전송 스트림을 전송하고, 비트 변환을 하고, 직병렬 처리하고, 싱크를 감지하고, 프레임을 재 생성하는 동작을 수행한다.The DVB-ASI block 31-3 serially / parallelly processes the DVB-ASI transport stream input through the control means 31-1 and the outside. Although not shown, the DVB-ASI block 31-3 includes a data / sink stuffing unit, an 8-bit / 10-bit converter, a P / S converter, an S / P converter, a sink detector, a frame generator, and a frame controller. It consists of a 10-bit / 8-bit converter that transmits a transport stream, performs bit conversion, performs parallel processing, detects sync, and regenerates a frame whenever an underflow occurs.

본 발명의 신호처리수단(31)은 제어수단(31-1), SMPTE310 블록(31-2), DVB-ASI 블록(31-3)이 원 칩 화되어 있기 때문에 종래 기술과 비교 시에 방송 장비의 Rear Panel의 공간을 줄일 수 있고, 장비 구입에 따른 소비자의 경비 부담을 줄일 수 있게 된다.In the signal processing means 31 of the present invention, since the control means 31-1, the SMPTE310 block 31-2, and the DVB-ASI block 31-3 are one-chip, broadcasting equipment is compared with the prior art. It can reduce the space of rear panel and reduce the burden of consumer's expense in purchasing equipment.

제1 스위칭수단(32)은 릴레이로 구성되어 제어수단(31-1)의 제어 하에 SMPTE310 블록(31-2) 또는 DVB-ASI 블록(31-3)에서 신호처리된 전송 스트림을 외부로 스위칭한다. 제어수단(31-1)의 헤더 검색 결과 방송 규격이 SMPTE310인 경우에, 제1 스위칭 수단(32)은 SMPTE310 블록(31-2)을 스위칭하여 신호처리된 동기 방식의 전송 스트림을 외부로 출력하고, 제어수단(31-1)의 헤더 검색 결과 방송 규격이 DVB=ASI 규격인 경우에는 DVB-ASI 블록(31-3)을 스위칭하여 신호처리된 비동기 방식의 전송 스트림을 외부로 출력한다.The first switching means 32 is configured as a relay to externally switch the transport stream signaled by the SMPTE310 block 31-2 or the DVB-ASI block 31-3 under the control of the control means 31-1. . When the header search result broadcast standard of the control means 31-1 is SMPTE310, the first switching means 32 switches the SMPTE310 block 31-2 to output the signal-processed synchronous transport stream to the outside. When the broadcast search result of the header search result of the control means 31-1 is DVB = ASI standard, the DVB-ASI block 31-3 is switched to output the signal-processed asynchronous transport stream to the outside.

제2 스위칭수단(33)도 역시 릴레이로 구성되어 제어수단(31-1)의 제어 하에외부에서 입력되는 전송 스트림을 SMPTE310 블록(31-2) 또는 DVB-ASI 블록(31-3)으로 스위칭한다. 제어수단(31-1)의 헤더 검색 결과 외부로부터 입력되는 전송 스트림의 방송 규격이 SMPTE310인 경우에, 제2 스위칭 수단(33)은 SMPTE310 블록(31-2)을 스위칭하여 SMPTE310 블록(31-2)이 동기 방식의 전송 스트림을 신호 처리하도록 하고, 제어수단(31-1)의 헤더 검색 결과 외부로부터 입력되는 전송 스트림의 방송 규격이 DVB=ASI 규격인 경우에는 DVB-ASI 블록(31-3)을 스위칭하여 DVB-ASI 블록(31-3)이 비동기 방식의 전송 스트림을 신호 처리하도록 한다.The second switching means 33 is also configured as a relay to switch the transport stream input externally under the control of the control means 31-1 to the SMPTE310 block 31-2 or the DVB-ASI block 31-3. . When the broadcast standard of the transport stream input from the outside of the header search result of the control means 31-1 is SMPTE310, the second switching means 33 switches the SMPTE310 block 31-2 to SMPTE310 block 31-2. Signal processing of the synchronous transport stream, and when the broadcast standard of the transport stream inputted from the outside of the header search result of the control unit 31-1 is DVB = ASI standard, the DVB-ASI block 31-3 Switch so that the DVB-ASI block 31-3 signals the asynchronous transport stream.

출력 FIFO(34)는 DVB-ASI 블록(31-3)에서 신호처리된 DVB-ASI 방송신호를 저장 및 출력한다.The output FIFO 34 stores and outputs the DVB-ASI broadcast signal processed in the DVB-ASI block 31-3.

멀티플렉서(35)는 제어수단(31-1)의 제어 하에 SMPTE310 블록에서 신호처리된 동기 방식의 전송 스트림 또는 출력 FIFO(34)에서 출력되는 비동기 방식의 전송 스트림을 선택하여 영상 및 오디오 신호로 분리하기 위한 전송 스트림 디멀티플렉서(미도시)로 출력한다.The multiplexer 35 selects a synchronous transport stream signal-processed in the SMPTE310 block or an asynchronous transport stream output from the output FIFO 34 under the control of the control unit 31-1 to separate the video and audio signals. Output to a transport stream demultiplexer (not shown).

본 발명은 상술한 실시 예에 한정되지 않으며 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다.The present invention is not limited to the above-described embodiments and can be modified by those skilled in the art within the spirit of the invention.

상술한 바와 같이 본 발명에 따르면, 각각의 SMPTE310 보드 및 DVB-ASI 보드를 하나의 칩으로 ASIC화하고 입출력 단자를 공용화 하여 ATSC 규격 및 DVB 규격을 따르는 장비에 상관없이 전송 스트림을 효율적으로 송수신할 수 있고, 장비의 Rear Panel의 공간을 줄일 수 있으며, 장비 구입에 따른 소비자의 경비 부담을 줄일 수있는 효과가 있다.As described above, according to the present invention, each SMPTE310 board and DVB-ASI board can be ASIC into one chip, and input / output terminals can be shared to efficiently transmit and receive a transport stream regardless of equipment conforming to the ATSC standard and the DVB standard. In addition, it can reduce the space of the rear panel of the equipment, and it can reduce the burden on the consumer according to the equipment purchase.

Claims (4)

상이한 방송 규격을 가지는 변조된 전송 스트림을 저장하는 제1 저장수단;First storage means for storing a modulated transport stream having a different broadcast standard; 상기 제1 저장수단에 전송 스트림 중 유효한 데이터를 방송 규격에 따라 동기방식으로 직렬 처리하거나 비동기 방식으로 직렬 처리하여 외부로 출력하고, 외부에서 입력되는 전송 스트림 중 유효한 데이터를 전송규격에 따라 동기 방식으로 병렬 처리하거나 비동기 방식으로 병렬 처리하는 신호처리수단;In the first storage means, valid data in a transport stream is serially processed in a synchronous manner or asynchronously in accordance with a broadcast standard and output to the outside, and valid data in a transport stream input from the outside is synchronized in a synchronous manner according to a transmission standard. Signal processing means for parallel processing or asynchronous processing in parallel; 상기 신호처리수단에서 병렬 처리된 비동기 방식의 전송 스트림을 저장하는 제2 저장수단; 및Second storage means for storing the asynchronous transport stream processed in parallel in the signal processing means; And 비디오 신호 및 오디오 신호로 분리하기 위해 방송 규격에 따라 상기 신호처리수단에서 병렬 처리된 동기 방식의 전송 스트림 또는 상기 제2 저장수단에 저장된 병렬 처리된 비동기 방식의 전송 스트림을 선택하는 선택기를 포함하는 전송 스트림 송수신 장치.A transmission including a selector for selecting a synchronous transport stream processed in parallel in the signal processing means or a parallel processed asynchronous transport stream stored in the second storage means according to a broadcast standard to separate the video signal and the audio signal. Stream transceiver. 제1항에 있어서,The method of claim 1, 상기 방송 규격에 따라 상기 신호처리수단로 입출력되는 전송 스트림을 스위칭하는 스위칭수단을 더 포함하는 것을 특징으로 하는 전송 스트림 송수신 장치.And a switching means for switching a transport stream input and output to the signal processing means according to the broadcast standard. 제 1항에 있어서, 상기 신호처리수단은The method of claim 1, wherein the signal processing means 상기 제1 저장수단 및 외부로부터 출력되는 전송 스트림의 방송 규격을 판단하고 방송 규격에 따른 전송 스트림의 신호처리를 제어하는 제어수단;Control means for determining a broadcast standard of the first storage means and a transport stream output from the outside and controlling signal processing of the transport stream according to the broadcast standard; 방송 규격이 동기 방식인 경우 상기 제어수단 및 외부를 통해 입력되는 동기 방식의 전송 스트림을 직/병렬 처리하는 SMPTE310 블록; 및A SMPTE310 block for serially / parallel processing a transmission stream of a synchronous method input through the control means and the outside when the broadcast standard is a synchronous method; And 벙송 규격이 비동기 방식인 경우 상기 제어수단 및 외부를 통해 입력되는 비동기 방식의 전송 스트림을 직/병렬 처리하는 DVB-ASI 블록을 포함하는 것을 특징으로 하는 전송 스트림 송수신 장치.And a DVB-ASI block for serially / parallel processing the asynchronous transport stream inputted through the control means and the outside when the air transport standard is asynchronous. 제 3항에 있어서, 상기 스위칭수단은The method of claim 3, wherein the switching means 릴레이로 구성되며, 상기 제어수단의 제어 하에 상기 SMPTE310 블록 또는 상기 DVB-ASI 블록을 스위칭하여 각각의 전송 스트림을 입출력하는 것을 특징으로 하는 전송 스트림 송수신 장치.And a relay, wherein the SMPTE310 block or the DVB-ASI block is switched under the control of the control means to input and output each transport stream.
KR1020010013189A 2001-03-14 2001-03-14 A apparatus for transmitting and receiving transport stream KR100363177B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010013189A KR100363177B1 (en) 2001-03-14 2001-03-14 A apparatus for transmitting and receiving transport stream

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010013189A KR100363177B1 (en) 2001-03-14 2001-03-14 A apparatus for transmitting and receiving transport stream

Publications (2)

Publication Number Publication Date
KR20020073034A true KR20020073034A (en) 2002-09-19
KR100363177B1 KR100363177B1 (en) 2002-12-05

Family

ID=27697387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010013189A KR100363177B1 (en) 2001-03-14 2001-03-14 A apparatus for transmitting and receiving transport stream

Country Status (1)

Country Link
KR (1) KR100363177B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118498A (en) * 1997-09-26 2000-09-12 Sarnoff Corporation Channel scanning and channel change latency reduction in an ATSC television receiver
US6018174A (en) * 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
JP3409136B2 (en) * 1999-12-21 2003-05-26 アンリツ株式会社 Quadrature modulator for digital broadcasting
KR20020014255A (en) * 2000-08-17 2002-02-25 박종섭 Digital television signal receive mode automatic switching apparatus
KR100648331B1 (en) * 2000-09-26 2006-11-23 엘지전자 주식회사 Method for vsb/cofdm signal discrimination of digital television system
KR100358119B1 (en) * 2001-02-09 2002-10-25 한국전자통신연구원 The data streaming apparatus and method for digital databroadcasting service

Also Published As

Publication number Publication date
KR100363177B1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
EP2538566B1 (en) System for processing wireless digital mutimedia
US5602595A (en) ATV/MPEG sync system
KR101006851B1 (en) Robust mode staggercasting
US8848780B2 (en) Video processing impermeable to additional video streams of a program
JP3924031B2 (en) Apparatus for generating a variable rate synchronization signal
EP1956848A2 (en) Image information transmission system, image information transmitting apparatus, image information receiving apparatus, image information transmission method, image information transmitting method, and image information receiving method
JP4008688B2 (en) Signal transmitting apparatus and signal receiving apparatus
JPH0879641A (en) Television receiver
US6784917B1 (en) Digital broadcasting system
JP2002513538A (en) Method and apparatus for connecting compressed information signals
JPH1117532A (en) Digital pll circuit and mpeg decoder
KR100574703B1 (en) Apparatus for providing a video lip sync delay and method therefore
KR100363177B1 (en) A apparatus for transmitting and receiving transport stream
JP2000232630A (en) Transmission method, reception method, transmitter and receiver
KR100213056B1 (en) Receiver having analog and digital video mode and receiving method thereof
JP2005318490A (en) Transmission system
KR100243168B1 (en) Audio/video synchronizing circuit of digital receiver for simultaneously receiving multiful channel and method therefor
KR100661253B1 (en) Apparatus and method for receiving and decoding signal
US8089565B2 (en) Digital signal receiver and method for controlling the same
JP4660377B2 (en) Wireless video transmission device, video transmission device, wireless video reception device, video reception device, wireless video transmission / reception system, and video transmission / reception system
KR100717961B1 (en) Front-end device supporting multi-spec decoding and high speed network protocol in a digital broadcasting receiver, and interfacing method therefor
JP2005354732A (en) Transmission apparatus for cable television, multiplexer and reception apparatus
JP2000244827A (en) Video transmitter
JP2008311703A (en) Digital catv system, transmitter and receiver
JP2007329583A (en) Video encoder and video decoder

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee