KR20020070687A - Semiconductor wafer including identification information bored by laser - Google Patents
Semiconductor wafer including identification information bored by laser Download PDFInfo
- Publication number
- KR20020070687A KR20020070687A KR1020010010848A KR20010010848A KR20020070687A KR 20020070687 A KR20020070687 A KR 20020070687A KR 1020010010848 A KR1020010010848 A KR 1020010010848A KR 20010010848 A KR20010010848 A KR 20010010848A KR 20020070687 A KR20020070687 A KR 20020070687A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- identification information
- bored
- laser
- semiconductor wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
본 발명은 반도체 웨이퍼에 관한 것으로, 좀 더 구체적으로 천공 방식에 의한 웨이퍼 식별 정보를 구비하는 반도체 웨이퍼에 관한 것이다.The present invention relates to a semiconductor wafer, and more particularly, to a semiconductor wafer having wafer identification information by a punching method.
반도체 웨이퍼는 웨이퍼 특성(예를 들어, 결정 구조 등)을 육안으로 식별할 수 없기 때문에 웨이퍼 가장자리의 한 부분을 평탄하게 만든다. 이를 플랫존(flatzone)이라 칭하며 이를 통해 웨이퍼의 결정 구조를 식별한다.Semiconductor wafers flatten a portion of the wafer edge because the wafer characteristics (eg, crystal structure, etc.) cannot be visually identified. This is called a flatzone and identifies the crystal structure of the wafer.
도 1을 참조하면, 일반적인 반도체 웨이퍼(2)는 가장자리 일측에 플래존(8)을 구비한다. 그리고 웨이퍼 식별 정보(6)(wafer ID)를 레이저 마킹(laser marking), 식각(etching) 등의 제조 공정을 통하여 웨이퍼 전면에 표시하고 있다. 이는 웨이퍼 식별 정보가 웨이퍼의 표면적을 차지함으로써, 동일한 웨이퍼 상에서 칩(chip : 4)(또는 다이 : die)의 개수를 제한하게 되고, 제조 공정에 따른 레이어(layer)가 거듭되면서 웨이퍼 식별 정보가 지워지거나 희미해져서 인식할 수 없게 되는 경우가 발생된다.Referring to FIG. 1, a typical semiconductor wafer 2 includes a flazone 8 on one side of an edge. Wafer identification information 6 (wafer ID) is displayed on the entire surface of the wafer through a manufacturing process such as laser marking or etching. This is because the wafer identification information occupies the surface area of the wafer, thereby limiting the number of chips (or dies) on the same wafer, and the wafer identification information is erased as the layers according to the manufacturing process are repeated. Or it becomes blurred and unrecognizable.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 웨이퍼의 표면적을 차지하는 웨이퍼 식별 정보를 표시하는 영역을 줄이기 위한 반도체 웨이퍼를 구현하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problem and to implement a semiconductor wafer for reducing an area for displaying wafer identification information occupying a surface area of a wafer.
또한 본 발명의 다른 목적은 상술한 문제점을 해결하기 위한 것으로, 반도체 제조 공정에 따라 거듭되는 레이어에 의해 웨이퍼 식별 정보가 지워지거나 희미해지는 것을 방지하기 위한 반도체 웨이퍼를 구현하는데 있다.In addition, another object of the present invention is to solve the above-described problem, and to implement a semiconductor wafer for preventing the wafer identification information is erased or blurred by a layer repeated according to the semiconductor manufacturing process.
도 1은 일반적인 반도체 웨이퍼를 나타내는 도면;1 shows a typical semiconductor wafer;
도 2는 본 발명에 따른 반도체 웨이퍼의 구성을 도시한 도면;2 illustrates a configuration of a semiconductor wafer according to the present invention;
도 3은 도 2에 도시된 식별 정보 표시부의 상세한 구성을 도시한 단면도;3 is a sectional view showing a detailed configuration of the identification information display unit shown in FIG. 2;
도 4는 도 3에 도시된 제 2 표시부의 상세한 구성을 도시한 단면도; 그리고4 is a cross-sectional view showing a detailed configuration of a second display unit shown in FIG. 3; And
도 5는 본 발명에 따른 웨이퍼 식별 정보를 판독하기 위한 시스템 구성을 나타내는 도면이다.5 is a diagram showing a system configuration for reading wafer identification information according to the present invention.
* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings
10 : 반도체 웨이퍼12 : 칩(다이)10 semiconductor wafer 12 chip (die)
14 : 플랫존20 : 식별 정보 표시부14: flat zone 20: identification information display unit
22 : 제 1 표시부24 : 제 2 표시부22: first display portion 24: second display portion
26 : 표시된 위치28 : 할당된 위치26: Marked position 28: Assigned position
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 웨이퍼에있어서: 상기 웨이퍼의 플랫존(flatzone) 단면에 상기 웨이퍼의 식별 정보를 레이저로 천공하여 나타내는 식별 정보 표시부를 구비하되, 상기 식별 정보 표시부는 상기 천공된 식별 정보를 판독하는 장치를 이용하여 인식한다.According to one aspect of the present invention for achieving the above object, in a semiconductor wafer: provided with an identification information display unit for marking the identification information of the wafer with a laser at a flat zone cross section of the wafer, wherein the identification The information display unit recognizes using the device for reading the punched identification information.
이 특징의 바람직한 실시예에 있어서, 상기 식별 정보 표시부는; 상기 웨이퍼의 로트 정보를 나타내는 제 1 표시부와, 상기 웨이퍼의 동일 로트에 대한 시리얼 정보를 나타내는 제 2 표시부를 포함한다.In a preferred embodiment of this aspect, the identification information display section; A first display portion indicating lot information of the wafer and a second display portion indicating serial information for the same lot of the wafer are included.
이 실시예에 있어서, 상기 제 2 표시부는 상기 시리얼 정보를 표시하기 위한 위치들를 다수 할당하고, 상기 할당된 위치 중에 상기 웨이퍼의 시리얼 정보에 대응하는 위치를 천공하여 나타낸다.In this embodiment, the second display portion allocates a plurality of positions for displaying the serial information, and punctures a position corresponding to the serial information of the wafer among the allocated positions.
(작용)(Action)
따라서 본 발명에 의하면, 바코드 형태의 웨이퍼 식별 정보를 레이저로 천공하여 웨이퍼 식별 정보를 나타내는 영역을 최소화한다.Therefore, according to the present invention, the wafer identification information in the form of a barcode is punctured by a laser to minimize the area representing the wafer identification information.
(실시예)(Example)
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 반도체 웨이퍼를 도시하고 있다.2 shows a semiconductor wafer according to the present invention.
도면을 참조하면, 상기 반도체 웨이퍼(10)는 신규한 웨이퍼 식별 정보 표시부(20)와 플랫존(flatzone)(14)을 구비한다.Referring to the drawings, the semiconductor wafer 10 includes a novel wafer identification information display section 20 and a flat zone 14.
상기 플랫존(14)은 예를 들어, 캐리어(carrier)에 로딩(loading), 언로딩(unloading)하는 등의 반도체 제조 공정에 따른 웨이퍼의 기준이 되는 역할을 위하여 구비된다.The flat zone 14 is provided to serve as a reference for a wafer according to a semiconductor manufacturing process, for example, loading or unloading a carrier.
상기 웨이퍼 식별 정보 표시부(20)는 상기 플랫존(14)의 단면에 레이저로 웨이퍼의 식별 정보를 반원형으로 천공하여 구비된다. 천공된 식별 정보는 예컨대 바코드(bar code) 형태로 웨이퍼의 크기, 두께, 저항 성분, 종류, 성질 및 기능들을 나타내는 로트 ID(lot identification)와, 동일 웨이퍼 로트에 대한 시리얼 번호(serial number) 등이 포함된다.The wafer identification information display section 20 is provided by drilling a semicircular shape of the identification information of the wafer with a laser on the cross section of the flat zone 14. Perforated identification information includes, for example, a lot identification in the form of a bar code indicating the size, thickness, resistance, type, nature, and functions of the wafer, and a serial number for the same wafer lot. Included.
그러므로 도 5에 도시된 바와 같이, 상기 식별 정보 표시부(20)는 식별 정보 리더기(30)를 통하여 웨이퍼의 식별 정보를 판독한다. 상기 식별 정보 리더기(30)는 예를 들어, 바코드 형태의 정보를 독출하기 위한 독립적인 장치로 구비될 수 있으며, 또한 웨이퍼를 로딩하거나 언로딩하기 위한 장치나 플랫존 얼라인 장치(flatzone aligner) 등에 포함될 수 있다.Therefore, as shown in Fig. 5, the identification information display section 20 reads identification information of the wafer through the identification information reader 30. The identification information reader 30 may be provided as, for example, an independent device for reading barcode type information, and also for loading or unloading wafers or a flatzone aligner. May be included.
따라서 상기 웨이퍼(10)는 식별 정보를 표시하기 위한 영역을 최소한으로 줄일 수 있으며, 이에 따라 동일 웨이퍼상의 칩(12)의 개수를 증가시킬수 있다.Therefore, the wafer 10 can reduce the area for displaying identification information to a minimum, thereby increasing the number of chips 12 on the same wafer.
구체적으로 도 3 및 도 4를 참조하면, 상기 식별 정보 표시부(20)는 두 부분으로 구성된다. 즉, 상기 웨이퍼(10)의 로트 ID를 나타내기 위한 제 1 표시부(22)와, 상기 웨이퍼(10)의 시리얼 번호를 나타내기 위한 제 2 표시부(24)를 포함한다.Specifically, referring to FIGS. 3 and 4, the identification information display unit 20 is composed of two parts. That is, a first display unit 22 for indicating the lot ID of the wafer 10 and a second display unit 24 for indicating the serial number of the wafer 10 are included.
상기 제 1 표시부(22)는 로트 ID를 바코드 형태(검게 표시된 부분)로 레이저 천공된다. 그리고 상기 제 2 표시부(24)는 동일한 로트(lot)에서의 웨이퍼 각각의 시리얼 번호를 나타내는 것으로, 도 4에 도시된 바와 같이, 1부터 25까지의 시리얼 번호에 대응하는 자리가 각각 할당되고, 이들 할당된 자리(28) 중에 해당 웨이퍼의 시리얼 번호에 대응하는 자리만 천공하여 표시한다. 이렇게 함으로써 표시된자리(26)만 이용하여 육안으로도 웨이퍼의 시리얼 번호를 파악하기가 용이하다.The first display portion 22 is laser drilled into the lot ID in the form of a barcode (a portion shown in black). The second display unit 24 indicates serial numbers of respective wafers in the same lot. As shown in FIG. 4, the positions corresponding to serial numbers 1 to 25 are respectively assigned. Only the positions corresponding to the serial numbers of the wafers among the allocated positions 28 are punctured and displayed. This makes it easy to grasp the serial number of the wafer even with the naked eye using only the marked digit 26.
상술한 바와 같이, 본 발명은 웨이퍼 식별 정보를 천공하여 구비함으로써, 웨이퍼 식별 정보에 의해 차지하는 웨이퍼의 표면적을 줄일 수 있게 되어 칩의 위치 및 개수에 대한 제약을 줄일 수 있으며, 반도체 제조 공정에 따른 레이어가 거듭되어도 웨이퍼 식별 정보를 인식할 수 있도록 유지한다.As described above, according to the present invention, by drilling and providing the wafer identification information, the surface area of the wafer occupied by the wafer identification information can be reduced, thereby reducing the constraints on the position and number of chips, and the layer according to the semiconductor manufacturing process. Even if repeated, the wafer identification information is maintained to be recognized.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010010848A KR20020070687A (en) | 2001-03-02 | 2001-03-02 | Semiconductor wafer including identification information bored by laser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010010848A KR20020070687A (en) | 2001-03-02 | 2001-03-02 | Semiconductor wafer including identification information bored by laser |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020070687A true KR20020070687A (en) | 2002-09-11 |
Family
ID=27696182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010010848A KR20020070687A (en) | 2001-03-02 | 2001-03-02 | Semiconductor wafer including identification information bored by laser |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020070687A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571320A (en) * | 2015-10-08 | 2017-04-19 | 英飞凌科技股份有限公司 | Method of manufacturing semiconductor wafers and method of manufacturing semiconductor device |
-
2001
- 2001-03-02 KR KR1020010010848A patent/KR20020070687A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571320A (en) * | 2015-10-08 | 2017-04-19 | 英飞凌科技股份有限公司 | Method of manufacturing semiconductor wafers and method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2962255B1 (en) | Chip card with integrated active components | |
CN100555622C (en) | Semiconductor chip and manufacture method and management system with identification code | |
US10031161B2 (en) | Method and apparatus for RFID tag testing | |
US8173534B2 (en) | Method for producing a semiconductor wafer with rear side identification | |
KR20020070687A (en) | Semiconductor wafer including identification information bored by laser | |
KR0147672B1 (en) | A label of wiper easily distinguished | |
JP2013229440A (en) | Semiconductor device and semiconductor wafer for use in production thereof | |
JP2004326381A (en) | Data carrier and method for manufacturing same | |
JP2008166351A (en) | Semiconductor device | |
JPH11135391A (en) | Semiconductor integrated circuit and its manufacture | |
US20020069392A1 (en) | Smart card and circuitry layout thereof | |
JP2010117833A (en) | Inlay, production method thereof, and non-contact type information medium | |
JPH04277669A (en) | Lead frame | |
JP4448674B2 (en) | Chip tray | |
US6268228B1 (en) | Electrical mask identification of memory modules | |
KR100655066B1 (en) | semiconductor device | |
KR20000013495A (en) | Ic card for both contacting and non-contacting and manufacturing method thereof | |
JPS63288009A (en) | Wafer and method of controlling wafer treatment process | |
KR940011382B1 (en) | Semiconductor device with pattern for sensing mode and manufacturing method thereof using same pattern | |
KR20020090601A (en) | Method for marking identity number of wafer | |
JP2005166885A (en) | Method for manufacturing semiconductor device | |
KR20050045230A (en) | Method for fabricating combi card | |
US20040232518A1 (en) | Semiconductor memory device | |
CN1988122A (en) | Method for marking silicon sheet edge | |
KR20050042926A (en) | Method for marking identity number of wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |