KR20020067829A - Multi-chamber for semiconductor fabricating - Google Patents

Multi-chamber for semiconductor fabricating Download PDF

Info

Publication number
KR20020067829A
KR20020067829A KR1020010008196A KR20010008196A KR20020067829A KR 20020067829 A KR20020067829 A KR 20020067829A KR 1020010008196 A KR1020010008196 A KR 1020010008196A KR 20010008196 A KR20010008196 A KR 20010008196A KR 20020067829 A KR20020067829 A KR 20020067829A
Authority
KR
South Korea
Prior art keywords
chamber
substrate
etching
ashing
photoresist pattern
Prior art date
Application number
KR1020010008196A
Other languages
Korean (ko)
Inventor
이경주
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010008196A priority Critical patent/KR20020067829A/en
Publication of KR20020067829A publication Critical patent/KR20020067829A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: A multi-chamber for fabricating a semiconductor is provided to prevent particles in the air from being absorbed to a substrate, by performing an etch process and an ashing process in the multi-chamber by an in-situ method and by transferring a substrate inside the multi-chamber in the etch and ashing processes. CONSTITUTION: The first chamber includes at least one chuck on which the substrate is placed. An etch process in which a photoresist pattern is used as an etch mask is performed in the first chamber. The second chamber includes at least one chuck on which the substrate is placed after the etch process is performed. The photoresist pattern is ashed in the second chamber by an in-situ method.

Description

반도체 제조를 위한 멀티-챔버{Multi-chamber for semiconductor fabricating}Multi-chamber for semiconductor fabricating

본 발명은 반도체 제조를 위한 멀티-챔버에 관한 것으로서, 보다 상세하게는 식각 공정 및 에싱(ashing) 공정을 인-시튜(in-situ)로 수행하기 위한 반도체 제조를 위한 멀티-챔버에 관한 것이다.The present invention relates to a multi-chamber for semiconductor manufacturing, and more particularly to a multi-chamber for semiconductor manufacturing for performing the etching process and the ashing process in-situ.

근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 이에 따라 상기 반도체 장치의 집적도 향상을 위한 주요한 기술로서 사진 식각 기술과 같은 미세 가공 기술에 대한 요구도 엄격해지고 있다.In recent years, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to such demands, manufacturing techniques have been developed for semiconductor devices to improve the degree of integration, reliability, and response speed. Accordingly, demand for microfabrication techniques such as photolithography is increasing as a main technique for improving the integration degree of the semiconductor device.

상기 사진 식각 기술은 기판 상에 형성한 막들의 소정 부위를 식각하여 상기 막들을 패턴으로 가공하는 기술로서, 최근에는 0.15㎛ 이하의 디자인룰(design rule)을 요구한다. 상기 사진 식각 기술은 다음과 같이 수행된다.The photolithography technique is a technique of etching a predetermined portion of the films formed on a substrate and processing the films into a pattern. Recently, a design rule of 0.15 μm or less is required. The photolithography technique is performed as follows.

먼저, 기판 상에 형성되어 있는 막들 상에 포토레지스트를 코팅(coating)하여 포토레지스트층을 형성한다. 그리고, 상기 막들의 소정 부위가 노출되도록 상기 포토레지스트층을 제거하여 포토레지스트 패턴을 형성한다. 이때, 상기 포토레지스트 패턴은 상기 포토레지스트층의 소정 부위에 광(light)을 조사하는 노광 및 상기 광이 조사된 부위를 제거하는 현상에 의해 형성된다. 그리고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 포토레지스트 패턴에 의해 노출된 막들을 식각하여 상기 막들을 패턴으로 형성한다. 이이서, 상기 식각 마스크로 사용한 포토레지스트 패턴을 완전히 제거하는 에싱을 수행한다.First, a photoresist layer is formed by coating a photoresist on films formed on a substrate. The photoresist layer is removed to expose predetermined portions of the films to form a photoresist pattern. In this case, the photoresist pattern is formed by exposure to irradiate light to a predetermined portion of the photoresist layer and a phenomenon of removing the portion to which the light is irradiated. The films exposed by the photoresist pattern are etched using the photoresist pattern as an etching mask to form the films in a pattern. Next, ashing is performed to completely remove the photoresist pattern used as the etching mask.

이때, 상기 식각은 패턴으로 형성하는 막들에 의해 다소 차이가 있으나, 주로 20 내지 100℃ 온도에서 공정을 수행하고, 상기 에싱은 200 내지 350℃ 온도에서 공정을 수행한다. 여기서, 상기 식각 및 에싱을 수행하는 장치는 주로 상기 기판이 놓여지는 척(chuck)이 설치되는 챔버를 포함하는 구성을 갖는다. 그러나, 상기 식각 및 에싱은 공정 조건을 달리하기 때문에 상기 식각 및 에싱을 수행하는 장치는 각각 마련된다.At this time, the etching is somewhat different depending on the films formed in the pattern, but the process is mainly performed at a temperature of 20 to 100 ℃, the ashing is performed at a temperature of 200 to 350 ℃. Here, the apparatus for performing the etching and ashing has a configuration mainly including a chamber in which a chuck on which the substrate is placed is installed. However, since the etching and ashing process conditions are different, devices for performing the etching and ashing are provided respectively.

따라서, 상기 식각을 수행하는 장치와 상기 에싱을 수행하는 장치 사이에서는 상기 기판의 이송이 별도로 수행된다. 이와 같이, 상기 이송으로 인하여 상기 기판이 대기 중에 노출됨으로서, 상기 기판 상에 파티클 등이 흡착되는 상황이 빈번하게 발생한다. 때문에, 상기 파티클이 후속 공정에서 불량 소스로 작용함으로서, 반도체 장치의 제조에 따른 신뢰도가 저하되는 문제점이 있다. 그리고, 상기 이송으로 인하여 사진 식각에서의 공정 수행 시간이 연장된다. 때문에, 반도체 장치의 제조에 따른 생산성이 저하되는 문제점이 있다.Therefore, the transfer of the substrate is performed separately between the apparatus for performing etching and the apparatus for performing ashing. As described above, the substrate is exposed to the air due to the transfer, and thus a situation in which particles and the like are adsorbed on the substrate frequently occurs. Therefore, since the particles act as a defective source in a subsequent process, there is a problem that the reliability caused by the manufacture of the semiconductor device is lowered. In addition, the transfer extends the process execution time in photolithography. Therefore, there is a problem that the productivity due to the manufacture of the semiconductor device is lowered.

본 발명의 목적은, 식각 및 에싱을 인-시튜로 수행하기 위한 반도체 제조를 위한 멀티-챔버를 제공하는 데 있다.It is an object of the present invention to provide a multi-chamber for semiconductor fabrication for etching and ashing in-situ.

도 1은 본 발명의 일 실시예에 따른 반도체 제조를 위한 멀티-챔버를 설명하기 위한 구성도이다.1 is a block diagram illustrating a multi-chamber for manufacturing a semiconductor according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 반도체 제조를 위한 멀티-챔버에서 기판을 이송하기 위한 윈도우를 설명하기 위한 도면이다.2 is a view for explaining a window for transferring a substrate in a multi-chamber for semiconductor manufacturing according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10, 20, 30 : 챔버10, 20, 30: chamber

10a, 10b, 20a, 20b, 20c, 20d : 척Chuck: 10a, 10b, 20a, 20b, 20c, 20d

40 : 윈도우40: Windows

상기 목적을 달성하기 위한 본 발명의 반도체 제조를 위한 멀티-챔버는, 기판이 놓여지는 적어도 하나의 척들을 포함하고, 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정을 수행하기 위한 제1챔버와, 상기 식각 공정이 수행된 기판이 전달되어 놓여지는 적어도 하나의 척들을 포함하고, 상기 식각 공정과 인시튜로 상기 포토레지스트 패턴을 에싱하기 위한 제2챔버를 포함한다.The multi-chamber for manufacturing a semiconductor of the present invention for achieving the above object comprises: a first chamber for performing an etching process including at least one chuck on which a substrate is placed, and using a photoresist pattern as an etching mask; And at least one chuck to which the substrate on which the etching process is performed is transferred and placed, and a second chamber for ashing the photoresist pattern in situ with the etching process.

상기 제1챔버는 2개의 척을 포함하고, 20 내지 100℃ 온도에서 NF3가스를사용하여 실리콘 웨이퍼를 식각하거나, 20 내지 100℃ 온도에서 CF4가스를 사용하여 금속 물질을 식각한다. 그리고, 상기 제2챔버는 4개의 척을 포함하고, 200 내지 350℃ 온도에서 O2가스를 사용하여 포토레지스트 패턴을 에싱한다.The first chamber includes two chucks, and etches a silicon wafer using NF 3 gas at a temperature of 20 to 100 ° C., or a metal material using a CF 4 gas at a temperature of 20 to 100 ° C. The second chamber includes four chucks and ashes the photoresist pattern using O 2 gas at a temperature of 200 to 350 ° C.

이와 같이, 상기 제1챔버 및 제2챔버를 포함하는 멀티-챔버를 사용함으로서, 상기 식각 및 에싱을 인-시튜로 수행할 수 있다. 즉, 상기 제1챔버에서는 식각이 수행되고, 상기 제2챔버에서는 에싱이 수행된다. 이때, 상기 제1챔버는 식각을 위한 공정 조건이 조성되고, 상기 제2챔버는 에싱을 위한 공정 조건이 조성된다. 그리고, 상기 제1챔버에서 식각이 수행된 기판은 상기 제2챔버로 바로 이송되도록 상기 장치를 구성시킬 경우 보다 효율적으로 상기 식각 및 에싱을 인-시튜로 수행할 수 있다.As such, by using the multi-chamber including the first chamber and the second chamber, the etching and the ashing may be performed in-situ. That is, etching is performed in the first chamber, and ashing is performed in the second chamber. In this case, a process condition for etching is formed in the first chamber, and a process condition for ashing is formed in the second chamber. In addition, when the apparatus is etched in the first chamber to be directly transferred to the second chamber, the substrate may be etched and ashed in-situ more efficiently.

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 제조를 위한 멀티-챔버를 설명하기 위한 구성도이다.1 is a block diagram illustrating a multi-chamber for manufacturing a semiconductor according to an embodiment of the present invention.

도 1를 참조하면, 도시된 장치는 복수개의 챔버를 포함하는 멀티-챔버를 나타낸다. 상기 멀티-챔버는 6개의 챔버(10, 20)를 포함하고, 6개의 챔버 각각에는 기판이 놓여지는 척(10a, 10b, 20a, 20b, 20c, 20d)이 설치되어 있다.Referring to FIG. 1, the illustrated apparatus represents a multi-chamber including a plurality of chambers. The multi-chamber comprises six chambers 10, 20, each of which is provided with chucks 10a, 10b, 20a, 20b, 20c, 20d on which the substrate is placed.

이와 같이, 상기 복수개의 챔버를 포함하는 멀티-챔버에 대한 일 예는 미합중국 특허 제5,091,217호(issued to Hey et al.)에 개시되어 있다. 상기 미합중국특허 제5,091,217호에 의하면, 기판 상에 막을 형성하기 위한 장치로서, 동일한 공정을 수행하는 챔버들을 복수개 포함하는 멀티 챔버를 나타낸다.As such, an example of a multi-chamber comprising the plurality of chambers is disclosed in US Pat. No. 5,091,217 (issued to Hey et al.). According to the above-mentioned US Patent No. 5,091,217, an apparatus for forming a film on a substrate is shown as a multi-chamber including a plurality of chambers performing the same process.

그러나, 본 실시예는 상기 멀티-챔버는 동일한 공정을 수행하는 구성을 갖는 것이 아니라, 6개의 챔버(10, 20) 각각이 서로 다른 공정을 수행하는 구성을 갖는다. 상기 구성은 6개의 챔버(10, 20) 각각을 서로 격리시키고, 6개의 챔버(10, 20) 각각에 서로 다른 가스를 제공할 수 있는 제공 라인(도시되지 않음)을 연결하고, 6개의 챔버(10, 20) 각각에 설치되는 척(10a, 10b, 20a, 20b, 20c, 20d)을 가열하는 가열 부재(도시되지 않음)를 설치할 경우 가능하다.However, the present embodiment does not have a configuration in which the multi-chambers perform the same process, but each of the six chambers 10 and 20 performs a different process. This configuration isolates each of the six chambers 10, 20 from each other, connects a supply line (not shown) capable of providing different gases to each of the six chambers 10, 20, and the six chambers ( It is possible to provide a heating member (not shown) for heating the chucks 10a, 10b, 20a, 20b, 20c, and 20d provided in each of the 10 and 20.

도 2는 본 발명의 일 실시예에 따른 반도체 제조를 위한 멀티-챔버에서 기판을 이송하기 위한 윈도우를 설명하기 위한 도면이다.2 is a view for explaining a window for transferring a substrate in a multi-chamber for semiconductor manufacturing according to an embodiment of the present invention.

도 2를 참조하면, 도시된 도면은 둘 이상의 챔버(10, 20)가 설치되는 멀티-챔버를 나타낸다. 이때, 챔버(10, 20) 각각에는 기판(W)이 놓여지는 척(10b, 20a)이 각각 설치되고 있고, 챔버(10)와 챔버(20)는 서로 격리되는 구성을 갖는다. 그리고, 챔버(10)와 챔버(20) 사이에는 챔버(10)와 챔버(20) 사이에서 기판(W)의 이송을 위한 개폐가 가능한 윈도우(window)(40)가 설치된다. 따라서, 챔버(10)와 챔버(20)가 서로 다른 공정을 수행할 수 있도록 격리되어도, 챔버(10)와 챔버(20) 사이에서의 기판(W)의 이송은 충분히 가능하다. 때문에, 기판(W)의 이송을 위한 개폐가 가능한 윈도우(window)(40)를 상기 6개의 챔버 각각에 설치할 경우에도 기판(W)의 이송에 별다른 지장이 없다.Referring to FIG. 2, the illustrated figure shows a multi-chamber in which two or more chambers 10, 20 are installed. At this time, each of the chambers 10 and 20 is provided with chucks 10b and 20a on which the substrate W is placed, and the chamber 10 and the chamber 20 are separated from each other. In addition, between the chamber 10 and the chamber 20, a window 40 capable of opening and closing for transporting the substrate W between the chamber 10 and the chamber 20 is provided. Therefore, even if the chamber 10 and the chamber 20 are isolated to perform different processes, the transfer of the substrate W between the chamber 10 and the chamber 20 is sufficiently possible. Therefore, even when the window 40 that can be opened and closed for the transfer of the substrate W is installed in each of the six chambers, there is no problem in the transfer of the substrate W.

그리고, 상기 멀티-챔버는 기판(W)을 상기 멀티-챔버 외부로 또는 상기 멀티챔버 내부로 이송시키는 이송 챔버(30)를 포함한다.The multi-chamber includes a transfer chamber 30 for transferring the substrate W out of the multi-chamber or into the multi-chamber.

상기 멀티-챔버를 구성하는 6개의 챔버(10, 20) 각각을 살펴보면, 제1챔버(10) 및 제2챔버(20)로 구분할 수 있다. 이때, 제1챔버(10)는 식각 공정을 수행하는 챔버로 구성되고, 제2챔버(20)는 에싱 공정을 수행하는 챔버로 구성된다. 그리고, 제1챔버(10)는 2개의 챔버를 포함한다. 때문에, 2개의 척(10a, 10b)이 설치되는 구성을 갖는다. 그리고, 제2챔버(20)는 4개의 챔버를 포함한다. 때문에 4개의 척(20a, 20b, 20c, 20d)이 설치되는 구성을 갖는다.Looking at each of the six chambers (10, 20) constituting the multi-chamber, it can be divided into a first chamber 10 and a second chamber (20). In this case, the first chamber 10 is configured as a chamber for performing an etching process, and the second chamber 20 is configured as a chamber for performing an ashing process. The first chamber 10 includes two chambers. Therefore, it has a structure in which two chucks 10a and 10b are provided. The second chamber 20 includes four chambers. Therefore, it has a configuration in which four chucks 20a, 20b, 20c, and 20d are installed.

또한, 상기 멀티-챔버를 구성하는 6개의 챔버(10, 20)는 각각의 척(10a, 10b, 20a, 20b, 20c, 20d)을 덮을 수 있는 뚜껑 등과 같은 부재를 마련하고, 상기 부재에 의해 상기 식각 및 에싱을 수행하는 챔버로 구분할 수도 있다.In addition, the six chambers 10, 20 constituting the multi-chamber provide a member such as a lid that can cover each chuck 10a, 10b, 20a, 20b, 20c, 20d, and by the member It may be divided into a chamber for performing the etching and ashing.

상기 멀티-챔버를 사용하여 수행하는 공정을 살펴보면 다음과 같다. 먼저, 실리콘 기판을 대상으로 하는 식각 공정 및 에싱 공정을 살펴보면 다음과 같다.Looking at the process performed using the multi-chamber is as follows. First, an etching process and an ashing process for a silicon substrate will be described.

상기 멀티 챔버 각각의 챔버에 기판을 위치시킨다. 이때, 상기 제1챔버에는 식각을 위한 기판이 척 상에 놓여지고, 상기 제2챔버에는 에싱을 위한 기판이 척 상에 놓여진다. 상기 제1챔버에 놓여지는 기판 상에는 식각 마스크로 사용되는 포토레지스트 패턴이 형성되어 있다. 따라서, 상기 제1챔버에 놓여지는 기판은 상기 포토레지스트 패턴에 의해 기판의 일부가 노출되는 구성을 갖는다. 상기 제2챔버에 놓여지는 기판 상에도 포토레지스트 패턴이 형성되어 있다. 하지만, 상기 제2챔버에 놓여지는 기판은 상기 기판의 일부가 식각된 상태이다. 그리고, 상기 제2챔버에 놓여지는 기판은 상기 제1챔버에서 식각이 수행된 다음 이송된 기판이다.A substrate is placed in each chamber of the multichamber. In this case, a substrate for etching is placed on the chuck in the first chamber, and a substrate for ashing is placed on the chuck in the second chamber. A photoresist pattern used as an etching mask is formed on the substrate placed in the first chamber. Therefore, the substrate placed in the first chamber has a configuration in which a portion of the substrate is exposed by the photoresist pattern. A photoresist pattern is also formed on the substrate placed in the second chamber. However, a portion of the substrate is etched in the substrate placed in the second chamber. The substrate placed in the second chamber is a substrate transferred after etching is performed in the first chamber.

이어서, 상기 제1챔버에서는 식각 공정을, 상기 제2챔버에서는 에싱 공정을 수행한다. 이때, 상기 식각 및 에싱은 인-시튜로 수행된다. 이는, 상기 제1챔버 및 제2챔버가 멀티-챔버로 구성되기 때문에 상기 인-시튜의 공정이 가능하다. 상기 제1챔버는 20 내지 100℃ 온도를 유지하고, NF3가스가 식각 가스로 제공된다. 또한 상기 식각 가스 이외에도 He 가스 및 O2가스가 제공된다. 그리고, 상기 제2챔버는 200 내지 350℃ 온도를 유지하고, O2가스가 제공된다. 따라서, 상기 제1챔버의 기판은 포토레지스트 패턴에 의해 노출된 부위가 식각되고, 상기 제2챔버의 기판은 식각 마스크로 사용된 포토레지스트 패턴이 제거된다.Subsequently, an etching process is performed in the first chamber and an ashing process is performed in the second chamber. At this time, the etching and ashing is performed in-situ. This is possible for the in-situ process because the first chamber and the second chamber are composed of multi-chambers. The first chamber is maintained at a temperature of 20 to 100 ℃, NF 3 gas is provided as an etching gas. In addition to the etching gas, He gas and O 2 gas are provided. The second chamber maintains a temperature of 200 to 350 ° C. and is provided with O 2 gas. Accordingly, a portion of the substrate exposed by the photoresist pattern is etched from the substrate of the first chamber, and a photoresist pattern used as an etch mask is removed from the substrate of the second chamber.

그리고, 상기 식각 및 에싱을 인-시튜로 수행한 다음 기판을 이송시킨다. 이때, 상기 제1챔버의 기판은 에싱을 위하여 상기 제2챔버로 이송시키고, 상기 제2챔버의 기판은 후속 공정을 위하여 외부로 이송시킨다. 또한, 상기 제1챔버에는 새로운 식각을 위한 기판을 이송시킨다. 이때, 상기 기판의 이송은 이송 챔버 및 윈도우를 통하여 이루어진다.The etching and ashing are performed in-situ, and then the substrate is transferred. At this time, the substrate of the first chamber is transferred to the second chamber for ashing, and the substrate of the second chamber is transferred to the outside for subsequent processing. In addition, the first chamber is transferred to a substrate for a new etching. At this time, the transfer of the substrate is made through the transfer chamber and the window.

이와 같이, 본 실시예에서는 상기 식각 및 에싱을 멀티-챔버를 사용하여 인-시튜로 수행할 수 있다.As such, in the present embodiment, the etching and ashing may be performed in-situ using a multi-chamber.

그리고, 기판 상에 형성되어 있는 금속막을 대상으로 하는 식각 공정 및 에싱 공정을 살펴보면 다음과 같다.The etching process and the ashing process for the metal film formed on the substrate are as follows.

상기 멀티 챔버 각각의 챔버에 기판을 위치시킨다. 이때, 상기 제1챔버에는 식각을 위한 기판이 척 상에 놓여지고, 상기 제2챔버에는 에싱을 위한 기판이 척상에 놓여진다. 상기 제1챔버에 놓여지는 기판의 금속막 상에는 식각 마스크로 사용되는 포토레지스트 패턴이 형성되어 있다. 따라서, 상기 제1챔버에 놓여지는 기판은 상기 포토레지스트 패턴에 의해 금속막의 일부가 노출되는 구성을 갖는다. 상기 제2챔버에 놓여지는 기판 상에도 포토레지스트 패턴이 형성되어 있다. 하지만, 상기 제2챔버에 놓여지는 기판은 상기 금속막의 일부가 식각된 상태이다. 그리고, 상기 제2챔버에 놓여지는 기판은 상기 제1챔버에서 식각이 수행된 다음 이송된 기판이다.A substrate is placed in each chamber of the multichamber. In this case, a substrate for etching is placed on the chuck in the first chamber, and a substrate for ashing is placed on the chuck in the second chamber. A photoresist pattern used as an etching mask is formed on the metal film of the substrate placed in the first chamber. Therefore, the substrate placed in the first chamber has a structure in which a portion of the metal film is exposed by the photoresist pattern. A photoresist pattern is also formed on the substrate placed in the second chamber. However, a portion of the metal film is etched in the substrate placed in the second chamber. The substrate placed in the second chamber is a substrate transferred after etching is performed in the first chamber.

이어서, 상기 제1챔버에서는 식각 공정을, 상기 제2챔버에서는 에싱 공정을 수행한다. 이때, 상기 식각 및 에싱은 인-시튜로 수행된다. 이는, 상기 제1챔버 및 제2챔버가 멀티-챔버로 구성되기 때문에 상기 인-시튜의 공정이 가능하다. 상기 제1챔버는 20 내지 100℃ 온도를 유지하고, CF4가스가 식각 가스로 제공된다. 또한 상기 식각 가스 이외에도 Ar 가스 및 O2가스가 제공된다. 그리고, 상기 제2챔버는 200 내지 350℃ 온도를 유지하고, O2가스가 제공된다. 따라서, 상기 제1챔버의 기판은 포토레지스트 패턴에 의해 노출된 금속막이 식각되고, 상기 제2챔버의 기판은 식각 마스크로 사용된 포토레지스트 패턴이 제거된다.Subsequently, an etching process is performed in the first chamber and an ashing process is performed in the second chamber. At this time, the etching and ashing is performed in-situ. This is possible for the in-situ process because the first chamber and the second chamber are composed of multi-chambers. The first chamber is maintained at a temperature of 20 to 100 ℃, CF 4 gas is provided as an etching gas. In addition to the etching gas, an Ar gas and an O 2 gas are provided. The second chamber maintains a temperature of 200 to 350 ° C. and is provided with O 2 gas. Therefore, the metal film exposed by the photoresist pattern is etched from the substrate of the first chamber, and the photoresist pattern used as the etch mask is removed from the substrate of the second chamber.

그리고, 상기 인시튜로 식각 및 에싱을 수행한 다음 기판을 이송시킨다. 이때, 상기 제1챔버의 기판은 에싱을 위하여 상기 제2챔버로 이송시키고, 상기 제2챔버의 기판은 후속 공정을 위하여 외부로 이송시킨다. 또한, 상기 제1챔버에는 새로운 식각을 위한 기판을 이송시킨다. 이때, 상기 기판의 이송은 이송 챔버 및 윈도우를 통하여 이루어진다.Then, etching and ashing are performed in the in-situ, and then the substrate is transferred. At this time, the substrate of the first chamber is transferred to the second chamber for ashing, and the substrate of the second chamber is transferred to the outside for subsequent processing. In addition, the first chamber is transferred to a substrate for a new etching. At this time, the transfer of the substrate is made through the transfer chamber and the window.

이와 같이, 본 실시예에서는 상기 식각 및 에싱을 멀티-챔버를 사용하여 인-시튜로 수행할 수 있다.As such, in the present embodiment, the etching and ashing may be performed in-situ using a multi-chamber.

따라서, 본 발명에 의하면 단일의 구성을 갖는 멀티-챔버를 사용하여 식각 및 에싱을 인-시튜로 수행한다. 그리고, 상기 식각 및 에싱에서 기판의 이송이 상기 멀티-챔버 내부에서 수행됨으로서 상기 기판은 대기 중에 노출되지 않는다. 때문에, 대기 중에 존재하는 파티클이 상기 기판 상에 흡착되는 상황을 사전에 방지함으로서, 이로 인한 불량을 최소화할 수 있다. 따라서, 반도체 장치의 제조에 따른 신뢰도가 향상되는 효과를 기대할 수 있다.Therefore, according to the present invention, etching and ashing are performed in-situ using a multi-chamber having a single configuration. In addition, the transfer of the substrate in the etching and ashing is performed inside the multi-chamber so that the substrate is not exposed to the atmosphere. Therefore, by preventing in advance a situation in which particles present in the atmosphere are adsorbed on the substrate, defects due to this can be minimized. Therefore, the effect of improving the reliability according to the manufacture of the semiconductor device can be expected.

그리고, 상기 멀티-챔버의 구성은 상기 이송에 소요되는 시간을 단축시킬 수 있다. 따라서, 반도체 장치의 제조에 따른 생산성이 향상되는 효과를 기대할 수 있다.And, the configuration of the multi-chamber can shorten the time required for the transfer. Therefore, the effect which improves productivity by manufacture of a semiconductor device can be anticipated.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (6)

기판이 놓여지는 적어도 하나의 척들을 포함하고, 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정을 수행하기 위한 제1챔버; 및A first chamber including at least one chuck on which the substrate is placed, and performing an etching process using the photoresist pattern as an etching mask; And 상기 식각 공정이 수행된 기판이 전달되어 놓여지는 적어도 하나의 척들을 포함하고, 상기 식각 공정과 인시튜로 상기 포토레지스트 패턴을 에싱하기 위한 제2챔버를 포함하는 것을 특징으로 하는 반도체 제조를 위한 멀티-챔버.And at least one chuck to which the substrate on which the etching process is performed is transferred and placed, and including a second chamber for ashing the photoresist pattern in situ with the etching process. -chamber. 제1항에 있어서, 상기 멀티-챔버는 상기 기판을 상기 멀티-챔버 외부로 또는 상기 멀티 챔버 내부로 이송시키는 이송 챔버를 더 포함하는 것을 특징으로 하는 반도체 제조를 위한 멀티-챔버.2. The multi-chamber of claim 1 wherein the multi-chamber further comprises a transfer chamber for transferring the substrate out of the multi-chamber or into the multi-chamber. 제1항에 있어서, 상기 제1챔버는 2개의 척을 포함하는 것을 특징으로 하는 반도체 제조를 위한 멀티-챔버.10. The multi-chamber of claim 1 wherein the first chamber comprises two chucks. 제3항에 있어서, 상기 제1챔버는 20 내지 100℃ 온도에서 NF3 가스를 사용하여 실리콘 웨이퍼를 식각하기 위한 챔버를 포함하는 것을 특징으로 하는 반도체 제조를 위한 멀티-챔버.4. The multi-chamber of claim 3 wherein the first chamber comprises a chamber for etching a silicon wafer using NF3 gas at a temperature of 20-100 ° C. 제3항에 있어서, 상기 제1챔버는 20 내지 100℃ 온도에서 CF4 가스를 사용하여 금속 물질을 식각하기 위한 챔버를 포함하는 것을 특징으로 하는 반도체 제조를 위한 멀티-챔버.The multi-chamber of claim 3, wherein the first chamber comprises a chamber for etching a metal material using CF 4 gas at a temperature of 20 to 100 ° C. 5. 제1항에 있어서, 상기 제2챔버는 4개의 척을 포함하고, 200 내지 350℃ 온도에서 O2 가스를 사용하여 포토레지스트 패턴을 에싱하는 것을 특징으로 하는 반도체 제조를 위한 멀티-챔버.The multi-chamber of claim 1, wherein the second chamber comprises four chucks, and the photoresist pattern is ashed using O 2 gas at a temperature of 200 to 350 ° C. 7.
KR1020010008196A 2001-02-19 2001-02-19 Multi-chamber for semiconductor fabricating KR20020067829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010008196A KR20020067829A (en) 2001-02-19 2001-02-19 Multi-chamber for semiconductor fabricating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010008196A KR20020067829A (en) 2001-02-19 2001-02-19 Multi-chamber for semiconductor fabricating

Publications (1)

Publication Number Publication Date
KR20020067829A true KR20020067829A (en) 2002-08-24

Family

ID=27694816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010008196A KR20020067829A (en) 2001-02-19 2001-02-19 Multi-chamber for semiconductor fabricating

Country Status (1)

Country Link
KR (1) KR20020067829A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781444B1 (en) * 2006-08-31 2007-12-03 동부일렉트로닉스 주식회사 Method for fabricating a dual damascene pattern
US7622725B2 (en) 2005-03-30 2009-11-24 Panaosnic Corporation Impurity introducing apparatus and impurity introducing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622725B2 (en) 2005-03-30 2009-11-24 Panaosnic Corporation Impurity introducing apparatus and impurity introducing method
US7626184B2 (en) 2005-03-30 2009-12-01 Panasonic Corporation Impurity introducing apparatus and impurity introducing method
KR100781444B1 (en) * 2006-08-31 2007-12-03 동부일렉트로닉스 주식회사 Method for fabricating a dual damascene pattern

Similar Documents

Publication Publication Date Title
US6849556B2 (en) Etching method, gate etching method, and method of manufacturing semiconductor devices
US6299722B1 (en) Etching equipment including a post processing apparatus for removing a resist film, polymer, and impurity layer from an object
KR100415088B1 (en) method for fabricating semiconductor device
US5160404A (en) Method of removing a patterned multilevel resist from a surface layer on a substrate
US6218084B1 (en) Method for removing photoresist layer
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
JP2003173951A (en) Method for manufacturing electron beam lithography mask and mask blanks for electron beam lithography
US7208326B2 (en) Edge protection process for semiconductor device fabrication
KR20020067829A (en) Multi-chamber for semiconductor fabricating
US20070272270A1 (en) Single-wafer cleaning procedure
KR100523839B1 (en) Dry lithography process and method of forming gate pattern using the same
JP2799471B2 (en) Decompression processing equipment
US20020137331A1 (en) Method of forming contact holes of reduced dimensions by using reverse-transcription process
KR100386453B1 (en) Method for removing edge bead of semiconductor device
KR100551336B1 (en) Method for forming salicide of semiconductor device
JP2000114247A (en) Method of processing in etching dielectric layer
KR100418121B1 (en) Method For Fabricating Semiconductor Devices
KR20010093006A (en) Method of processing wafer edge
KR100802307B1 (en) Method of etching metal layer
EP0542481A2 (en) Method for reducing dielectric contamination in integrated circuits
KR20020083621A (en) Method for Fabricaing Semiconductor Device
KR20010035947A (en) Multi-chamber system
KR20040036454A (en) apparatus for baking a substrate in a semiconductor fabricating
JPS607728A (en) Manufacture of semiconductor device
KR19990051892A (en) Method of removing resist of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination