KR20020065602A - Organic flip chip packages with an array of through hole pins - Google Patents

Organic flip chip packages with an array of through hole pins Download PDF

Info

Publication number
KR20020065602A
KR20020065602A KR1020027008124A KR20027008124A KR20020065602A KR 20020065602 A KR20020065602 A KR 20020065602A KR 1020027008124 A KR1020027008124 A KR 1020027008124A KR 20027008124 A KR20027008124 A KR 20027008124A KR 20020065602 A KR20020065602 A KR 20020065602A
Authority
KR
South Korea
Prior art keywords
carrier member
solder
organic substrate
solder alloy
conductive layer
Prior art date
Application number
KR1020027008124A
Other languages
Korean (ko)
Inventor
매스터라지엔.
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20020065602A publication Critical patent/KR20020065602A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the PCB or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Abstract

내부 도전층에 의해서 도전성 패드에 연결되는 다수의 핀 리드를 구비한 반도체 소자 장착용 유기 캐리어 부재가 제공된다. 핀 리드는 유기 캐리어 부재에 내장되며, 재유동 온도가 반도체 소자를 부착하는 데 필요한 온도 이상인 솔더 합금에 의해서 도전층에 연결된다. 실시예에는 재유동 온도가 약 220 ℃ 내지 약 270 ℃인 솔더 합금에 의해서 캐리어 부재에 연결되는 핀 배열을 구비한 비스말레이미드-트리아진 에폭시 라미네이트 캐리어 부재가 포함된다.An organic carrier member for mounting a semiconductor device having a plurality of pin leads connected to a conductive pad by an inner conductive layer is provided. The fin leads are embedded in the organic carrier member and are connected to the conductive layer by a solder alloy whose reflow temperature is above the temperature required to attach the semiconductor device. Examples include bismaleimide-triazine epoxy laminate carrier members having a fin arrangement connected to the carrier member by a solder alloy having a reflow temperature of about 220 ° C to about 270 ° C.

Description

스루 홀 핀이 배열된 유기 플립 칩 패키지{ORGANIC FLIP CHIP PACKAGES WITH AN ARRAY OF THROUGH HOLE PINS}ORGANIC FLIP CHIP PACKAGES WITH AN ARRAY OF THROUGH HOLE PINS}

초고집적 반도체 기술과 관련하여 고밀도 및 고효율에 대한 점증하는 필요성으로 인해서 회로 성분과 외부 전기 회로 사이에서의 전기적인 접속에서의 설계 및 구현에 심각한 도전이 되고 있다.The increasing need for high density and high efficiency in connection with ultra-high density semiconductor technology poses a serious challenge to the design and implementation of electrical connections between circuit components and external electrical circuits.

집적 회로(IC: integrated circuit) 소자는 개별적인 능동 소자이거나, 개별적인 수동 소자이거나, 단일 칩 내에 있는 다수의 능동 소자이거나 단일 칩 내에 있는 다수의 수동 및 능동 소자이거나 간에, 이들과 다른 회로 요소 또는 구조 사이에서의 적절한 입출력(I/O: input/output) 접속을 필요로 한다. 이들 소자는 통상적으로 매우 작으며, 파손되기 쉽다. 이들의 크기 및 파손 가능성 때문에, 이들은 일반적으로 지지하기 위해서 기판, 즉 캐리어 부재 상에 지지된다.An integrated circuit (IC) element is a separate active element, an individual passive element, multiple active elements within a single chip, or multiple passive and active elements within a single chip, between these and other circuit elements or structures. Requires proper input / output (I / O) connectivity at These devices are typically very small and susceptible to breakage. Because of their size and the possibility of breakage, they are generally supported on a substrate, i.

소자의 소형화 및 반도체 소자 밀도의 지속적인 증가는 I/O 터미널의 숫자를 점점 더 증가시키고 접속부를 더 단축시키고 캐리어 부재의 전기적인 접속과 발열 및 절연성에서 개선될 필요가 있었다. 이 문제 때문에 디자인 룰(design rule)이약 0.18 마이크론 및 그 이하인 반도체 소자의 제조가 곤란하였다.The miniaturization of devices and the continual increase in semiconductor device density needed to increase the number of I / O terminals increasingly, shorten the connections, and improve the electrical connection, heat generation and insulation of the carrier members. This problem makes it difficult to manufacture semiconductor devices with design rules of about 0.18 microns and below.

밀도가 증가된 소자를 지지하는 한 가지 기술로는 주변부 와이어 본딩 기술에서 광역 배열 칩 상호 접속 기술로의 전환이다. 광역 배열 칩 상호 접속 기술은 IC 칩 또는 다이를 캐리어 부재에 직접 연결하는 범프(bump) 또는 솔더 조인트를 사용한다. 이 기술은 증가된 숫자의 I/O 터미널을 수용하고 칩 바로 아래에서 전기적인 신호를 제공하며, 전압 노이즈 마진 및 신호 속도를 개선시킨다. 광역 배열 칩 상호 접속 기술 중의 한 가지 형태는 캐리어 부재 상의 플립 칩(FC: flip chip) 솔더 상호 접속 기술이다.One technique for supporting devices of increased density is the transition from peripheral wire bonding technology to wide array chip interconnect technology. Wide-area chip interconnect technology uses bumps or solder joints that directly connect an IC chip or die to a carrier member. This technology accommodates increased numbers of I / O terminals, provides electrical signals directly under the chip, and improves voltage noise margins and signal speed. One form of wide array chip interconnect technology is a flip chip (FC) solder interconnect technology on a carrier member.

플립 칩 조립체 또는 패키지에 있어서, IC 다이 및 다른 소자는 다이 표면의 금속 접점에 형성된 솔더 범프나 볼, 즉 다수의 불연속적인 솔더 범프와 "접촉(bump)"한다. 이후에 칩을 뒤집거나 "돌려서(flip)" IC 다이의 소자 측면 또는 정면을 캐리어 부재에 결합시키는데, 이는 예를 들어서 볼, 핀 또는 랜드 그리드 어레이(LGA: land grid array)를 구비하는 세라믹 또는 플라스틱 패키지 부재에서 볼 수 있는 바와 같다. 이후에 소자의 솔더 범프를 캐리어 부재에 부착시켜서 전기적이고 기계적인 접속부를 형성한다.In a flip chip assembly or package, IC dies and other devices "bump" with solder bumps or balls, ie, multiple discontinuous solder bumps, formed at the metal contacts on the die surface. The chip is then flipped or "flip" to couple the device side or front of the IC die to the carrier member, for example a ceramic or plastic with a ball, pin or land grid array (LGA). As can be seen in the package member. The solder bumps of the device are then attached to the carrier member to form electrical and mechanical connections.

종래의 스루 홀 유기 캐리어 부재는 다수의 라미네이트 유전층 및 도전층으로 구성된 다층 기판을 채택하였으며, 개별적인 IC 칩은 기판의 상부층에 장착되었다. 도전층은 기판 내에서 유전층 사이에 삽입된 소정의 금속화 패턴으로 형성되었다. 특정층에서의 금속화 패턴은 전압 기준면으로도 작용하였고, 또한 개별적인 칩에 전원을 공급하였다. 각각의 칩 및/또는 독립적인 층 사이에서의 개별적인 터미널로의 전기적인 접속은 비아("vias")로 불리는 공지된 수직 상호 접속부를 통해서 제공되었다. 입/출력(I/O: input/output) 핀은 기판 내에 내장되어 있으며, 기판 내에 존재하는 적절한 금속화 패턴에 전기적으로 연결되어 다중 칩 집적 회로 패키지와 외부 소자 사이에서의 전기적인 신호를 전달하게 된다.Conventional through-hole organic carrier members employ a multilayer substrate consisting of a plurality of laminate dielectric layers and conductive layers, with individual IC chips mounted on top layers of the substrate. The conductive layer was formed with a predetermined metallization pattern inserted between the dielectric layers in the substrate. The metallization pattern in certain layers also acted as a voltage reference plane and also powered individual chips. Electrical connections to individual terminals between each chip and / or independent layer have been provided through known vertical interconnects called " vias ". Input / output (I / O) pins are embedded within the substrate and electrically connected to the appropriate metallization pattern present in the substrate to transfer electrical signals between the multichip integrated circuit package and external devices. do.

도 1에 도시된 바와 같이, 종래의 플립 칩 조립체(8)는 기판(16) 상의 솔더 패드(14)에 연결된 다수의 솔더 범프(12)에 의해서 기판(16)에 기계적으로 및 전기적으로 부착된 소자 또는 다이(10)를 포함하고 있다. 솔더 패드(14)는 기판(16)을 관통하는 내부 배선(도시의 편의를 위해서 생략함)에 의해서 핀 리드(18)의 배열에 전기적으로 연결되어 있다. 핀 리드(18)는 외부 회로로의 전기적인 접속부를 제공하는데 사용된다. 따라서 조립체는 다이(10)로부터 솔더/패드 접속부(12/14)를 통하고 내부 배선에 의해서 기판(16)을 통해서 I/O 핀 리드(18)에 의해서 외부 접속부로 전기 신호 경로를 제공하게 된다.As shown in FIG. 1, a conventional flip chip assembly 8 is mechanically and electrically attached to a substrate 16 by a plurality of solder bumps 12 connected to solder pads 14 on the substrate 16. An element or die 10 is included. The solder pads 14 are electrically connected to the array of pin leads 18 by internal wirings (not shown for convenience of illustration) passing through the substrate 16. Pin leads 18 are used to provide electrical connections to external circuits. The assembly thus provides an electrical signal path from the die 10 through the solder / pad contacts 12/14 and through the substrate 16 by internal wiring to the external connections by the I / O pin leads 18. .

도시한 바와 같이, 기판(16)은 일반적으로 기판 상에 솔더 코팅을 스크린 인쇄하여 형성된 다수의 솔더 패드(14)를 구비한다. 다이(10) 상의 솔더 볼(12)은 일반적으로 공지의 솔더 범핑 기술로 형성되며, 통상적으로는 고함량의 납(Pb) 솔더, 예를 들어서 용융점이 대략 323 ℃이고 97 내지 95 중량%(wt%)의 납과 3 - 5 wt%의 주석을 포함하는 솔더로 형성된다.As shown, the substrate 16 generally includes a plurality of solder pads 14 formed by screen printing a solder coating on the substrate. The solder balls 12 on the die 10 are generally formed by known solder bumping techniques, and typically contain a high content of lead (Pb) solder, for example a melting point of about 323 ° C. and 97 to 95 weight percent (wt %) Lead and 3-5 wt% tin.

핀 리드를 유기 기판에 결합시키는 공지된 기술은 다층 기판에 미리 형성한 스루 홀에 핀을 삽입하는 것이다. 삽입된 핀은 10 wt% 납/10 wt% 주석 솔더로 코팅되며, 기판을 가열하게 되면 핀의 솔더가 재유동하여 핀과 다층 기판의 내부 금속화층 사이에 연결부가 형성된다.A known technique for joining pin leads to an organic substrate is to insert the pins into through holes previously formed in the multilayer substrate. The inserted pins are coated with 10 wt% lead / 10 wt% tin solder, and when the substrate is heated, the solder reflows to form a connection between the pin and the internal metallization layer of the multilayer substrate.

핀 리드를 유기 기판 내의 내부 금속화 층에 부착하는 것과 관련한 문제점 중의 하나는, 기판의 기계적인 일체성과 절충하지 않고는 납땜 온도가 다층 기판을 제조할 때 사용한 중합체 재료의 분해 온도 보다 높아서는 안 된다는 것이다. 또한 핀 리드를 금속화 층에 연결하기 위해 채택한 솔더는 잡아 당기고, 설치하고, 조립체를 검사하고, 즉 소켓에 부착할 때 전기 신호가 양호하면서도 충분한 강한 기계적인 연결부를 형성해야만 한다. I/O 터미널의 증가에 대한 수요가 증가하게 되고 경량이고 소형인 패키지에 대한 수요가 증가함에 따라서, 장착 다이와 커패시터와 관련된 문제점은 핀 그리드 어레이(pin-grid-array) 패키지의 제조에 있어서 새로운 도전 과제가 되었다.One of the problems associated with attaching fin leads to an internal metallization layer in an organic substrate is that the soldering temperature should not be higher than the decomposition temperature of the polymer material used to manufacture the multilayer substrate without compromising the mechanical integrity of the substrate. will be. In addition, the solder employed to connect the pin leads to the metallization layer must form a strong mechanical connection that is good enough for the electrical signal to pull, install, inspect the assembly, ie attach it to the socket. As the demand for increased I / O terminals increases and the demand for lightweight, compact packages increases, the problems associated with mounting dies and capacitors present new challenges in the manufacture of pin-grid-array packages. It became a task.

따라서, 본 기술 분야에서 강력하고, 신뢰성이 있으며, 핀 리드와 금속화 층 사이에서 납땜 연결부의 저항이 최소인 개선된 핀 그리드 어레이 패키지에 대한 수요가 있었다.Thus, there is a need in the art for an improved pin grid array package that is robust, reliable, and has minimal resistance to soldered connections between the pin leads and the metallization layer.

본 발명은 반도체 소자를 장착하는 유기 부재에 관한 것이며, 보다 상세하게는 내장되어 배열된 스루 홀 핀을 구비한 유기 캐리어 부재에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic member on which a semiconductor element is mounted, and more particularly, to an organic carrier member having through hole pins arranged therein.

도 1은 종래의 플립 칩 조립체의 개략도.1 is a schematic diagram of a conventional flip chip assembly.

도 2a 및 도 2b는 본 발명의 내부 도전층에 연결되고 유기 기판에 내장된 핀 리드의 개략 단면도.2A and 2B are schematic cross-sectional views of a fin lead connected to an inner conductive layer of the present invention and embedded in an organic substrate.

본 발명의 한 가지 장점은 고신뢰성의 핀 리드를 구비한 소자를 장착하기에 적합한 유기 캐리어 부재이다.One advantage of the present invention is an organic carrier member suitable for mounting devices with high reliability pin leads.

본 발명의 또 다른 장점은 작업 중에 전기적인 접속을 신뢰성있게 유지하는 소자 조립체이다.Another advantage of the present invention is a device assembly that reliably maintains electrical connections during operation.

본 발명의 또 다른 장점 및 특징은 일부는 후술하는 발명의 상세한 설명에서 또 일부는 본 기술 분야에서 통상의 지식을 가진 자에게는 명백하겠지만 후술하는내용의 심사에 의해서 또는 본 발명의 실시로부터 알 수 있게 된다. 본 발명의 장점은 특히 첨부된 특허 청구 범위에서 지정한 바와 같이 실현되고 획득될 수 있다.Still other advantages and features of the present invention will be apparent to those skilled in the art, in part from the following detailed description of the invention, but may be learned by examination of the following or from the practice of the invention. do. The advantages of the invention can be realized and attained in particular as specified in the appended claims.

본 발명에 따르면, 상술한 장점 및 다른 장점은 부분적으로는 소자를 장착하기 위한 캐리어 부재에 의해서 달성된다. 본 발명의 캐리어 부재는 내부 도전층을 구비한 유기 기판과, 내부 도전층과 전기적으로 연결되어 있고, 장착될 소자를 수용하기 위한 유기 기판 상의 다수의 도전성 접점과, 유기 기판으로부터 멀리 연장되어 있고, 각각의 상단부가 유기 기판에 내장되고 각각의 상단부의 재유동 온도가 약 300 ℃ 이하인, 예를 들어 솔더 합금의 재유동 온도가 약 220 ℃ 내지 약 270 ℃인 솔더 합금으로 내부 도전층에 연결되는 다수의 핀을 포함한다.According to the invention, the above and other advantages are at least partly achieved by a carrier member for mounting the device. The carrier member of the present invention is an organic substrate having an inner conductive layer, electrically connected to the inner conductive layer, a plurality of conductive contacts on the organic substrate for accommodating the element to be mounted, and extending away from the organic substrate, A plurality of top ends embedded in the organic substrate and connected to the inner conductive layer with a solder alloy having a reflow temperature of about 300 ° C. or less, for example, a solder alloy having a reflow temperature of about 220 ° C. to about 270 ° C. It includes a pin.

본 발명의 일 실시예에 있어서, 도전성 접점은 솔더 패드를 포함하며, 핀의 상단부와 연결되는 솔더 합금의 재유동 온도는 솔더 패드의 재유동 온도 보다 높은, 즉 솔더 패드와 핀과 연결되는 솔더 합금 간의 재유동에서의 온도 차이는 대략 10 ℃ 이상이다.In one embodiment of the present invention, the conductive contact comprises a solder pad, and the reflow temperature of the solder alloy connected to the upper end of the pin is higher than the reflow temperature of the solder pad, that is, the solder alloy connected to the solder pad and the pin. The temperature difference in reflow of the liver is approximately 10 ° C. or more.

본 발명의 솔더 합금은 약 85 wt% 내지 약 82 wt%의 납과, 약 12 wt% 내지 약 8 wt%의 안티몬과, 약 10 wt% 내지 약 3 wt%의 주석과 최대 약 5 wt%의 은을 포함한다. 본 발명의 다른 솔더 합금은 약 95 wt% 내지 약 80 wt%의 주석과, 약 15 wt% 내지 약 3 wt%의 안티몬과, 최대 약 50 wt%의 인듐과 최대 약 5 wt%의 은을 포함한다. 본 발명의 또 다른 솔더 합금은 약 80 wt% 내지 약 50 wt%의 납과 약 50 wt% 내지 약 20 wt%의 인듐을 포함한다.The solder alloy of the present invention comprises about 85 wt% to about 82 wt% lead, about 12 wt% to about 8 wt% antimony, about 10 wt% to about 3 wt% tin, and up to about 5 wt% Contains silver. Other solder alloys of the present invention include from about 95 wt% to about 80 wt% tin, from about 15 wt% to about 3 wt% antimony, up to about 50 wt% indium and up to about 5 wt% silver. do. Another solder alloy of the present invention comprises about 80 wt% to about 50 wt% lead and about 50 wt% to about 20 wt% indium.

유기 기판은 유기 기판 하부의 리드(lead)와 솔더 패드를 접속하는 내부 배선을 구비한 라미네이트 구조를 제조하기 위해서 폴리페닐렌 설파이드, 폴리술폰, 폴리에테르술폰, 폴리아리술폰, 페놀, 폴리아미드, 비스말레이미드-트리아진, 에폭시 또는 이들의 혼합물과 선택적으로 예를 들어 유리 섬유와 같은 섬유질 재료를 포함할 수도 있다. 다르게는, 유기 기판은 상술한 레진 또는 이들의 혼합물의 어떠한 것으로도, 예를 들어서 내부 배선을 구비한 성형 플라스틱 부품과 같은 라미네이트 구조가 아닌 구조로도 제조할 수 있다.The organic substrate is made of polyphenylene sulfide, polysulfone, polyethersulfone, polyarisulfone, phenol, polyamide, bis to manufacture a laminate structure having internal wiring connecting the leads and solder pads under the organic substrate. It may also comprise maleimide-triazine, epoxy or mixtures thereof and optionally a fibrous material, for example glass fibers. Alternatively, the organic substrate may be made of any of the above-described resins or mixtures thereof, but also in a non-laminate structure such as, for example, molded plastic parts with internal wiring.

본 발명의 다른 특징은 소자 조립체가 소자와 내부에 내장된 핀 리드의 배열을 구비하는 유기 캐리어 부재 지지부를 포함하는 것이다. 상기 조립체는 표면에 다수의 납땜 가능한 접점을 구비하는 소자를 포함하며, 상기 소자의 납땜 가능한 접점은 본 발명의 캐리어 부재 상의 도전성 접점에 연결된다. 소자는 다수의 솔더 범프, 예를 들어서 범프를 형성한 IC 다이 또는 범프를 형성한 커패시터를 구비하는 캐리어 부재 지지부에 장착되는 집적 회로 다이일 수도 있다.Another feature of the invention is that the device assembly comprises an organic carrier member support having an arrangement of devices and pin leads embedded therein. The assembly includes a device having a plurality of solderable contacts on its surface, the solderable contacts of the device being connected to conductive contacts on the carrier member of the present invention. The device may be an integrated circuit die mounted to a carrier member support having a plurality of solder bumps, for example bumped IC die or bumped capacitors.

본 발명의 다른 특징은 소자 조립체를 제조하는 방법이다. 이 방법은, 내부 도전층을 구비하는 유기 기판과, 내부 도전층과 전기적으로 연결되어 있고 장착될 소자를 수용하기 위한 유기 기판 상의 다수의 솔더 패드와, 유기 기판으로부터 멀리 연장되어 있고 각각의 상단부가 유기 기판에 내장되고 또한 각각의 상단부의 재유동 온도가 약 300 ℃ 이하인 솔더 합금으로 내부 도전층에 전기적으로 연결되는 다수의 핀을 포함하는 소자를 장착하는 캐리어 부재를 제공하는 단계와, 캐리어 부재에 다수의 납땜 가능한 접점을 구비한 소자를 장착시켜서 소자의 납땜 가능한 접점이 유기 기판 상의 솔더 패드와 정렬되도록 하는 단계와, 솔더 합금의 재유동 온도 이하의 온도에서 유기 기판 상의 솔더 패드를 재유동시켜서 유기 기판 상의 솔더 패드와 소자의 납땜 가능한 접점 사이에서 전기적인 접속부를 형성하도록 핀을 연결하는 단계를 포함한다.Another feature of the invention is a method of manufacturing a device assembly. The method includes an organic substrate having an inner conductive layer, a plurality of solder pads on the organic substrate for receiving the device to be mounted and electrically connected to the inner conductive layer, and extending from the organic substrate and having a respective top end thereof. Providing a carrier member for mounting an element comprising a plurality of fins embedded in an organic substrate and electrically connected to the inner conductive layer with a solder alloy having a reflow temperature of about 300 ° C. or less at each upper end; Mounting the device with a plurality of solderable contacts so that the solderable contacts of the device are aligned with the solder pads on the organic substrate, and reflowing the solder pads on the organic substrate at temperatures below the reflow temperature of the solder alloy To form electrical connections between the solder pads on the substrate and the solderable contacts of the device. A and a step of connection.

본 발명에 따르면, 약 205 ℃ 이상의 온도에서 솔더 합금을 재유동시켜서 솔더 합금의 재유동에 의해서 내장된 핀이 내부 도전층에 연결되어 캐리어 부재를 제공하기 전에 내부 도전층과 핀 사이에서의 기계적이고 전기적인 연결부를 제공한다. 본 발명의 일 실시예에 있어서, 솔더 합금은 약 85 wt% 내지 약 82 wt%의 납과, 약 12 wt% 내지 약 8 wt%의 안티몬과, 약 10 wt% 내지 약 3 wt%의 주석과 최대 약 5 wt%의 은을 포함한다.According to the present invention, before the solder pin is reflowed at a temperature of about 205 ° C. or higher so that the pins embedded by the reflow of the solder alloy are connected to the inner conductive layer to provide a carrier member, Provide electrical connections. In one embodiment of the invention, the solder alloy comprises from about 85 wt% to about 82 wt% lead, from about 12 wt% to about 8 wt% antimony, from about 10 wt% to about 3 wt% tin; At most about 5 wt% of silver.

본 발명의 추가적인 장점은 이하에서 단지 본 발명을 수행하는데 최적의 방법이라고 간주되는 예시에 의해서 본 발명의 바람직한 실시예만을 나타내고 설명한 발명의 상세한 설명으로부터 본 기술 분야에서 통상의 지식을 가진 자에게는 즉각적으로 명백해질 것이다. 명백한 바와 같이, 본 발명은 본 발명으로부터 이탈하지 않고도 다른 실시예가 가능하며, 또한 몇 가지 상세한 부분에어 다양하고 명백한 특징을 가진 변경이 가능하다. 따라서 도면 및 발명의 상세한 설명은 사실상 예시적인 것으로만 간주되며 제한하는 것이 아니다.Additional advantages of the present invention will be readily apparent to those of ordinary skill in the art from the following detailed description of the invention, which is shown only by way of example and by way of illustration only what is considered an optimal method of carrying out the invention. Will be obvious. As should be apparent, the invention is capable of other embodiments without departing from the invention, and modifications of various and obvious features are possible in some detail. Accordingly, the drawings and detailed description of the invention are to be regarded as illustrative in nature, and not as restrictive.

본 발명은 용이하게 용융되는 온도 또는 재유동 온도에서 내부 도전층을 내장된 핀 리드에 연결하여 내장된 핀의 기계적인 일체성을 개선하고 또한 소자 조립체를 제조하는 후속 가공 단계에서 연결부가 분리되는 것을 방지한다는 발견에 기초하고 있다. 특히, 유기 캐리어 부재 내에서 핀 리드와 연결할 때 채택된 종래 기술의 저융점 솔더 합금이 다이 부착 공정 중에 내부적으로 용융되어 체적을 팽창시키고 이미 형성된 연결부에 왜곡을 가하고 궁극적으로 파손된다는 사실을 알 수 있었다.The present invention improves the mechanical integrity of embedded pins by connecting the inner conductive layer to embedded pin leads at easily melted or reflowed temperatures and also prevents the connection from being separated in subsequent processing steps to fabricate the device assembly. It is based on the discovery that it prevents. In particular, it has been found that the prior art low melting solder alloys employed when connecting with the pin leads in the organic carrier member melt internally during the die attach process to expand the volume, distort the joints already formed and ultimately break them. .

본 발명은 내부 도전층과 유기 캐리어 부재에 내장된 핀 사이에 연결부를 형성하는데 고온 솔더 합금을 사용하여 내부 솔더 합금의 바람직하지 못한 재유동을 극복하였다. 본 발명의 솔더 합금의 재유동 온도는 유기 캐리어의 분해 전이 온도 이하이고, 한편으로는 후속하는 열 처리에서의 재유동 온도 보다는 높으며, 그럼에도 불구하고 소자의 유효 수명에 걸쳐서 중단되지 않고 다양한 온도 사이클을 감당할 수 있는 강력한 기계적이고 전기적인 연결부를 형성한다.The present invention overcomes the undesirable reflow of the internal solder alloy by using a high temperature solder alloy to form a connection between the internal conductive layer and the fin embedded in the organic carrier member. The reflow temperature of the solder alloy of the present invention is below the decomposition transition temperature of the organic carrier, on the one hand higher than the reflow temperature in subsequent heat treatments, and nevertheless does not stop over the useful life of the device and can undergo various temperature cycles Form a strong mechanical and electrical connection that can be handled.

도 2a 및 도 2b는 본 발명의 유기 캐리어 부재를 도시한 도면이다. 도시한 바와 같이, 캐리어 부재(20)는 내부 도전층(24)을 구비한 유기 기판(22)을 포함하고 있다. 도전성 접점(26), 예를 들면 솔더 패드의 배열은 소자(도시하지 않음)를 수용하도록 유기 기판(26) 상에 형성되어 있다. 솔더 패드(26)의 배열은 장착될 유연한 소자의 금속화 패턴에 대응하는 패턴이 형성되어 있다. 유기 캐리어 부재는 다수의 핀 리드(28)를 추가적으로 포함한다. 도 2b에 도시한 바와 같이, 핀 리드는유기 기판(22)으로부터 연장되어 있으며, 이 때 각각의 핀은 그 상단부(30)가 유기 기판에 내장되어 있고, 각각의 상단부(30)는 솔더 합금(32)에 의해서 내부 도전층(24)에 전기적으로 및 기계적으로 연결되어 있다.2A and 2B are views showing the organic carrier member of the present invention. As shown, the carrier member 20 includes an organic substrate 22 having an internal conductive layer 24. An array of conductive contacts 26, for example solder pads, is formed on the organic substrate 26 to accommodate elements (not shown). The array of solder pads 26 is formed with a pattern corresponding to the metallization pattern of the flexible element to be mounted. The organic carrier member further includes a plurality of pin leads 28. As shown in FIG. 2B, the fin leads extend from the organic substrate 22, wherein each fin has an upper end 30 embedded in the organic substrate, and each upper end 30 is formed of a solder alloy ( 32 is electrically and mechanically connected to the inner conductive layer 24.

핀은 어떠한 소정의 풋프린트(footprint)로도 구성할 수 있다. 추가적으로, 유기 캐리어 부재는 또한 도금된 스루 홀 열 비아 및/또는 금속 슬러그를 포함하여 부착된 소자가 생성하는 열을 방출할 수도 있다. 내부 도전층은 라미네이트 구조를 제조하는데 사용되는 유전층에 금속층을 증착시켜서 제조할 수도 있다. 도전층을 형성하는데 유용한 금속으로는 알루미늄, 니켈, 철, 구리, 금 또는 이들의 합금이 포함되며, 두께는 약 5 미크론 내지 약 40 미크론이다. 핀 리드는 코발트, 니켈, 철의 층 또는 합금으로 형성되며, 하나 또는 그 이상의 니켈 또는 금의 층으로 도금되어 있다. 본 발명의 개시에 있어서의 지침 및 목적을 고려하면, 특정 캐리어 부재에 대해서 최적의 솔더 조성 및 유기 기판을 반드시 결정할 수 있게 된다.The pin can consist of any desired footprint. Additionally, the organic carrier member may also include plated through hole thermal vias and / or metal slugs to release the heat generated by the attached device. The inner conductive layer may also be prepared by depositing a metal layer on a dielectric layer used to produce the laminate structure. Metals useful for forming the conductive layer include aluminum, nickel, iron, copper, gold, or alloys thereof, with a thickness of about 5 microns to about 40 microns. The pin lead is formed of a layer or alloy of cobalt, nickel, iron, and plated with one or more layers of nickel or gold. Considering the guidelines and objectives in the disclosure of the present invention, it is possible to necessarily determine the optimum solder composition and organic substrate for a particular carrier member.

본 발명에 따르면, 이렇게 형성된 솔더 합금의 재유동 온도, 즉 솔더가 전기적인 접속부를 형성하는데 충분한 유동성을 나타내는 온도는 높다. 본 발명의 일 실시예에 있어서, 이렇게 형성된 솔더의 재유동 온도는 약 220 ℃ 내지 약 270 ℃이었다. 본 발명의 솔더 합금은 약 85 wt% 내지 약 82 wt%의 납과, 약 12 wt% 내지 약 8 wt%의 안티몬과, 약 10 wt% 내지 약 3 wt%의 주석과 최대 약 5 wt%의 은을 포함한다. 본 발명에서 유용한 다른 솔더 합금은 약 95 wt% 내지 약 80 wt%의 주석과, 약 15 wt% 내지 약 3 wt%의 안티몬과, 최대 약 50 wt%의 인듐과 최대 약 5 wt%의 은을 포함한다. 본 발명에서 유용한 또 다른 솔더 합금은 약 80 wt% 내지 약 50wt%의 납과 약 50 wt% 내지 약 20 wt%의 인듐을 포함한다.According to the invention, the reflow temperature of the thus formed solder alloy, i.e., the temperature at which the solder exhibits sufficient fluidity to form an electrical connection, is high. In one embodiment of the invention, the reflow temperature of the thus formed solder was about 220 ° C to about 270 ° C. The solder alloy of the present invention comprises about 85 wt% to about 82 wt% lead, about 12 wt% to about 8 wt% antimony, about 10 wt% to about 3 wt% tin, and up to about 5 wt% Contains silver. Other solder alloys useful in the present invention include from about 95 wt% to about 80 wt% tin, from about 15 wt% to about 3 wt% antimony, up to about 50 wt% indium and up to about 5 wt% silver. Include. Another solder alloy useful in the present invention includes about 80 wt% to about 50 wt% lead and about 50 wt% to about 20 wt% indium.

본 발명에 따라서 유기 기판의 내부 도전층에 핀 리드를 연결하기에 적합한 솔더 합금과 이들의 용융 특성을 표 1에 나타내었다.Table 1 shows the solder alloys suitable for connecting the pin leads to the inner conductive layer of the organic substrate and their melting characteristics according to the present invention.

합 금 (wt%)Alloy (wt%) 고상선 (℃)Solid State Ship (℃) 액상선 (℃)Liquid line (℃) 대versus 소small 95 Sn / 5 Sb95 Sn / 5 Sb 237237 243243 ------ 90 Sn / 10 Sb90 Sn / 10 Sb 241241 247247 263263 82 Pb / 10 Sn / 8 Sb82 Pb / 10 Sn / 8 Sb 244244 245245 257257 83 Pb / 10 Sb / 5 Sn / 2 Ag83 Pb / 10 Sb / 5 Sn / 2 Ag 237237 239239 248248 85 Pb / 11.5 Sb / 3.5 Sn85 Pb / 11.5 Sb / 3.5 Sn 240240 245245 248248 85 Pb / 10 Sb / 5 Sn85 Pb / 10 Sb / 5 Sn 240240 245245 253253 82 Pb / 10 Sb / 8 Sn82 Pb / 10 Sb / 8 Sn 244244 245245 257257 81 Pb / 19 In81 Pb / 19 In 260260 275275 75 Pb / 25 In75 Pb / 25 In 240240 ------ 260260 50 Pb / 50 In50 Pb / 50 In 184184 ------ 210210

본 발명의 솔더 합금은 유리하게 또한 유기 기판의 일체성과 절충하지 않는 재유동 온도를 구비한다. 본 발명의 일 실시예에 있어서, 유기 기판은 고온에서 안정한 폴리머 재료, 예를 들어서, 술폰, 페놀, 폴리아미드, 비스말레이미드-트리아진, 에폭시 또는 이들의 혼합물을 포함한다. 폴리이미드는 내방사성의 고온에서도 안정한 재료로 유기 기판으로 적합한 라미네이트로 형성될 수도 있다. 예를 들어서, 폴리이미드 자체의 열 분해 온도는 300 ℃ 이상이다.The solder alloy of the present invention advantageously also has a reflow temperature that does not compromise the integrity of the organic substrate. In one embodiment of the invention, the organic substrate comprises a polymer material which is stable at high temperatures, such as sulfones, phenols, polyamides, bismaleimide-triazines, epoxies or mixtures thereof. The polyimide may be formed of a laminate suitable as an organic substrate with a material which is stable even at high temperatures of radiation resistance. For example, the thermal decomposition temperature of polyimide itself is 300 degreeC or more.

또한 폴리이미드는 하나 또는 그 이상의 이미드로 치환된 모노머로 혼성 중합체로 되어 유전 특성 및/또는 열 특성을 개선시킨다. 폴리이미드와 혼성 중합되는 통상적인 모노머에는, 상응하는 폴리이미드 코폴리머를 형성하는 아미드, 페놀, 비스말레이미드, 에폭시 및 에스테르가 포함된다.Polyimides are also copolymers of monomers substituted with one or more imides to improve dielectric and / or thermal properties. Typical monomers which hybridize with the polyimide include amides, phenols, bismaleimides, epoxies and esters which form the corresponding polyimide copolymers.

본 발명의 유기 기판은 성형 부품 또는 라미네이트 구조의 형태로 제조할 수도 있다. 선택적인 섬유상 재료, 예를 들어 유리 섬유와 같은 재료를 사용하여 하나 또는 그 이상의 도전층과 절연 폴리머층을 구비한 핀 리드가 내장되어 있는 내부 도전층과 함께 라미네이트 구조를 제조할 수 있다. 예를 들어서, 유기 기판은 유기 에폭시-글래스 레진에 기초한 재료, 이를테면 비스말레이미드-트리아진(BT) 레진 또는 열 분해 온도가 높은 FR-4 기판 라미네이트로 제조할 수도 있다.The organic substrate of the present invention can also be produced in the form of molded parts or laminate structures. An optional fibrous material, for example a material such as glass fiber, can be used to produce a laminate structure with an internal conductive layer embedded with a pin lead with one or more conductive layers and an insulating polymer layer. For example, organic substrates may be made of materials based on organic epoxy-glass resins, such as bismaleimide-triazine (BT) resins or high thermal decomposition temperature FR-4 substrate laminates.

본 발명의 일 실시예에 있어서, 유기 기판은 구리층과 같은 내부 금속층을 구비하는 비스말레이미드-트리아진 에폭시 라미네이트 구조를 포함한다. 기판의 표면에는 반도체 소자를 수용하기 위한 다수의 솔더 패드가 패턴으로 형성되어 있다. 핀 리드는 내부 금속층과 전기적으로 연결되어 있다. 각각의 상단부는 재유동 온도가 약 300 ℃ 이상인 솔더 합금에 의해서 내부 금속층에 전기적으로 및 기계적으로 연결되면서 니켈 및/또는 금으로 코팅된 다수의 Co-Ni-Fe 핀 리드는 라미네이트에 내장된다.In one embodiment of the invention, the organic substrate comprises a bismaleimide-triazine epoxy laminate structure having an internal metal layer, such as a copper layer. On the surface of the substrate, a plurality of solder pads for accommodating a semiconductor element are formed in a pattern. The pin lead is electrically connected to the inner metal layer. Each top end is embedded in a laminate with a number of Co—Ni—Fe pin leads coated with nickel and / or gold while electrically and mechanically connected to the inner metal layer by a solder alloy having a reflow temperature of about 300 ° C. or more.

본 발명의 실시에 있어서, 미리 코팅한 핀 리드를 유기 캐리어 부재에 미리 형성한 스루 홀 내로 삽입시켜서 내부 도전층에 핀 리드를 연결한다. 약 210 ℃ 이상의 온도에서 본 발명의 솔더 합금을 재유동시켜서 내부 도전층에 핀 리드를 연결하며 이들 사이에 견고한 기계적이고 전기적인 접합을 형성한다.In the practice of the present invention, the pin lead coated in advance is inserted into a through hole previously formed in the organic carrier member to connect the pin lead to the inner conductive layer. The solder alloy of the present invention is reflowed at a temperature of about 210 ° C. or higher to connect the pin leads to the inner conductive layer and form a solid mechanical and electrical bond therebetween.

본 발명에 따르면, 소자 조립체는 본 발명의 캐리어 부재를 제공하고 표면에 다수의 납땜 가능한 접점을 구비한 소자를 캐리어 부재에 장착하여 형성되며, 이에 따라서 소자의 납땜 가능한 접점이 부재 상의 솔더 패드와 정렬된다. 소자는 표면에 납땜 가능한 도전성 접점을 구비한 어떠한 소자라도 가능하다. 예를 들어서, 소자는 납 함량이 높은 솔더 범프와 IC, 또는 범프가 형성된 커패시터 사이에서 크롬, 구리, 금, 티타늄, 니켈 등의 합금 또는 하나 또는 그 이상의 층을 포함하는 범프 하부 금속부를 구비하는 납 함량이 높은, 예를 들어 97 내지 95 wt%의 Pb와 3 - 5의 wt%의 Sn의 소자일 수도 있으며, 납땜 가능한 도전성 접점을 구비한 다른 소자일 수도 있다.According to the invention, the device assembly is formed by providing a carrier member of the invention and mounting a device with a plurality of solderable contacts on its surface to the carrier member, whereby the solderable contacts of the device align with the solder pads on the member. do. The device may be any device having a conductive contact solderable to the surface. For example, a device may include a lead having a bump bottom metal portion comprising an alloy of chromium, copper, gold, titanium, nickel or the like, or one or more layers, between a high lead content solder bump and an IC, or a bumped capacitor. It may be a device having a high content, for example 97 to 95 wt% of Pb and 3 to 5 wt% of Sn, or another device having a solderable conductive contact.

일단 본 발명의 캐리어 부재를 소자와 정렬시키고 나서, 벨트 노 내에서와 같이 적외선을 방사하거나 건조 가열 가스를 흘려서 부재 상의 솔더 패드를 재유동시키고 소자와 캐리어 부재를 상호 접속하여 본 발명의 캐리어 부재와 소자 사이에 전기적인 상호 접속부를 형성한다. 본 발명의 한 실시예에 있어서, 캐리어 부재 상의 솔더 패드는 적외선/대류 방식의 히터를 조합한 공정에 의해서 약 240 ℃로부터 약 260 ℃까지, 예를 들면 캐리어 부재를 약 250 ℃까지 가열하는 것과 같은, 유기 캐리어 부재를 가열하는 공정에 의해서 재유동된다. 본 발명의 일 실시예에 있어서, 솔더 패드와 핀을 연결하고 있는 솔더 합금의 재유동 온도 차이는 대략 10 ℃ 이상이며, 예를 들어서 약 5 ℃ 이상이다.Once the carrier member of the present invention is aligned with the device, the solder pads on the member are reflowed by radiating infrared radiation or flowing dry heating gas, such as in a belt furnace, and the device and the carrier member are interconnected to interconnect the carrier member of the present invention. An electrical interconnect is formed between the devices. In one embodiment of the invention, the solder pads on the carrier member may be heated from about 240 ° C. to about 260 ° C., for example to about 250 ° C., by a process combining an infrared / convection heater. It is reflowed by the process of heating an organic carrier member. In one embodiment of the present invention, the reflow temperature difference of the solder alloy connecting the solder pad and the pin is about 10 ° C or more, for example, about 5 ° C or more.

상술한 공정 단계와 구조는 소자 조립체를 제조하는 완전한 공정 흐름 또는 집적 반도체 장치의 패키징을 형성하지는 않는다. 본 발명은 본 기술 분야에서 현재 사용되는 전자 패키지 제조 기술과 함께 실시되어야 하며, 본 발명을 이해하는데 있어서 필수적인 통상적으로 실시되는 공정 단계 정도는 포함되어야 한다. 전자 패키지 제조의 일부를 나타내고 있는 단면도로 된 도면은 축적을 고려하여 도시한 것이 아니라, 본 발명의 특징을 도시한 것이다.The process steps and structures described above do not form the complete process flow or packaging of integrated semiconductor devices for fabricating device assemblies. The invention should be practiced in conjunction with electronic package fabrication techniques currently used in the art, and should include the extent of commonly practiced process steps essential to understanding the invention. The cross-sectional view showing a part of the electronic package manufacture is not illustrated in consideration of accumulation, but illustrates the features of the present invention.

현 시점에서 가장 실제적이고 가장 바람직한 실시예와 관련하여 본 발명을 설명하였지만, 본 발명은 개시된 실시예로 제한되는 것이 아니라, 오히려 반대로 첨부된 특허 청구 범위의 정신 및 범위 내에 포함되는 다양한 변형 및 동등한 장치를 포괄하는 것임을 알아야 한다.While the present invention has been described in connection with the most practical and most preferred embodiments at this point in time, the invention is not limited to the disclosed embodiments, but rather various modifications and equivalent arrangements included within the spirit and scope of the appended claims. It should be understood that it encompasses.

Claims (20)

소자를 장착하는 캐리어 부재에 있어서,In the carrier member for mounting the element, 내부 도전층을 구비한 유기 기판과,An organic substrate having an internal conductive layer, 내부 도전층과 전기적으로 연결되어 있고, 장착될 소자를 수용하기 위한 유기 기판 상의 다수의 도전성 접점과,A plurality of conductive contacts on the organic substrate that are electrically connected with the inner conductive layer and for receiving the device to be mounted; 유기 기판으로부터 멀리 연장되어 있고, 각각의 상단부가 유기 기판에 내장되고 각각의 상단부의 재유동 온도가 약 300 ℃ 이하인 솔더 합금으로 내부 도전층에 연결되는 다수의 핀을 포함하는 것을 특징으로 하는 캐리어 부재.A carrier member comprising a plurality of fins extending away from the organic substrate, each upper end being embedded in the organic substrate and connected to the inner conductive layer with a solder alloy having a reflow temperature of about 300 ° C. or less. . 제 1 항에 있어서, 솔더 합금의 재유동 온도는 약 220 내지 약 270 ℃인 것을 특징으로 하는 캐리어 부재.The carrier member of claim 1 wherein the reflow temperature of the solder alloy is between about 220 and about 270 ° C. 제 1 항에 있어서, 도전성 접점은 솔더 패드를 포함하며, 핀의 상단부와 연결되는 솔더 합금의 재유동 온도는 솔더 패드의 재유동 온도 보다 높은 것을 특징으로 하는 캐리어 부재.The carrier member of claim 1, wherein the conductive contact comprises a solder pad, wherein a reflow temperature of the solder alloy connected to the top of the pin is higher than a reflow temperature of the solder pad. 제 3 항에 있어서, 솔더 패드와 핀과 연결되는 솔더 합금 간의 재유동에서의 온도 차이는 약 5 ℃ 이상인 것을 특징으로 하는 캐리어 부재.4. The carrier member of claim 3 wherein the temperature difference in reflow between the solder pad and the solder alloy connected to the pin is at least about 5 [deg.] C. 제 1 항에 있어서, 솔더 합금은 약 85 wt% 내지 약 82 wt%의 납과, 약 12 wt% 내지 약 8 wt%의 안티몬과, 약 10 wt% 내지 약 3 wt%의 주석과 최대 약 5 wt%의 은을 포함하는 것을 특징으로 하는 캐리어 부재.The solder alloy of claim 1, wherein the solder alloy comprises from about 85 wt% to about 82 wt% lead, from about 12 wt% to about 8 wt% antimony, from about 10 wt% to about 3 wt% tin and up to about 5 and a wt% silver. 제 1 항에 있어서, 솔더 합금은 약 95 wt% 내지 약 80 wt%의 주석과, 약 15 wt% 내지 약 3 wt%의 안티몬과, 최대 약 50 wt%의 인듐과 최대 약 5 wt%의 은을 포함하는 것을 특징으로 하는 캐리어 부재.The solder alloy of claim 1, wherein the solder alloy comprises from about 95 wt% to about 80 wt% tin, from about 15 wt% to about 3 wt% antimony, up to about 50 wt% indium and up to about 5 wt% silver Carrier member comprising a. 제 1 항에 있어서, 솔더 합금은 약 80 wt% 내지 약 50 wt%의 주석과 약 50 wt% 내지 약 20 wt%의 인듐을 포함하는 것을 특징으로 하는 캐리어 부재.The carrier member of claim 1, wherein the solder alloy comprises about 80 wt% to about 50 wt% tin and about 50 wt% to about 20 wt% indium. 제 1 항에 있어서, 솔더 합금의 재유동 온도는 약 240 ℃ 내지 약 260 ℃ 사이에 있는 것을 특징으로 하는 캐리어 부재.The carrier member of claim 1, wherein the reflow temperature of the solder alloy is between about 240 ° C. and about 260 ° C. 7. 제 1 항에 있어서, 유기 기판은 라미네이트 구조를 포함하는 것을 특징으로 하는 캐리어 부재.2. The carrier member according to claim 1, wherein the organic substrate comprises a laminate structure. 제 1 항에 있어서, 유기 기판은 비스말레이미드-트리아진 에폭시 라미네이트를 포함하는 것을 특징으로 하는 캐리어 부재.2. The carrier member of claim 1, wherein the organic substrate comprises a bismaleimide-triazine epoxy laminate. 제 1 항에 있어서, 유기 기판은 성형 플라스틱을 포함하는 것을 특징으로 하는 캐리어 부재.The carrier member according to claim 1, wherein the organic substrate comprises molded plastic. 소자를 장착하는 캐리어 부재에 있어서,In the carrier member for mounting the element, 내부 금속화층을 구비하는 비스말레이미드-트리아진 에폭시 라미네이트를 포함하는 기판과,A substrate comprising a bismaleimide-triazine epoxy laminate having an internal metallization layer, 내부 금속화층과 전기적으로 연결되어 있는 장착될 소자를 수용하는 라미네이트 상의 다수의 솔더 패드와,A plurality of solder pads on the laminate containing the devices to be mounted, which are in electrical connection with the internal metallization layer; 라미네이트로부터 멀리 연장되어 있으며, 각각의 상단부가 라미네이트에 내장되고 또한 각각의 상단부의 재유동 온도가 약 300 ℃ 이하인 솔더 합금으로 내부 금속화층에 연결되는 다수의 금으로 코팅된 핀을 포함하는 것을 특징으로 하는 캐리어 부재.A plurality of gold coated fins extending away from the laminate, each top end embedded in the laminate and connected to the inner metallization layer with a solder alloy having a reflow temperature of about 300 ° C. or less. Carrier member. 소자 조립체에 있어서,In the device assembly, 제 1 항의 캐리어 부재와,The carrier member of claim 1, 유기 기판의 도전성 접점에 연결되고, 표면에 다수의 납땜 가능한 접점을 구비하는 소자를 포함하는 것을 특징으로 하는 소자 조립체.And a device connected to the conductive contacts of the organic substrate, the device having a plurality of solderable contacts on a surface thereof. 제 13 항에 있어서, 납땜 가능한 접점은 솔더 범프와 전기적으로 연결되어 있는 크롬, 구리 및 금으로 된 층 또는 합금을 포함하는 것을 특징으로 하는 소자조립체.14. The device assembly of claim 13, wherein the solderable contacts comprise layers or alloys of chromium, copper, and gold in electrical connection with the solder bumps. 제 14 항에 있어서, 소자는 집적 회로 다이인 것을 특징으로 하는 소자 조립체.15. The device assembly of claim 14, wherein the device is an integrated circuit die. 소자 조립체의 제조 방법에 있어서,In the manufacturing method of the device assembly, 내부 도전층을 구비하는 유기 기판과, 내부 도전층과 전기적으로 연결되어 있고 장착될 소자를 수용하기 위한 유기 기판 상의 다수의 솔더 패드와, 유기 기판으로부터 멀리 연장되어 있고 각각의 상단부가 유기 기판에 내장되고 또한 각각의 상단부의 재유동 온도가 약 300 ℃ 이하인 솔더 합금으로 내부 도전층에 전기적으로 연결되는 다수의 핀을 포함하는 소자를 장착하는 캐리어 부재를 제공하는 단계와,An organic substrate having an inner conductive layer, a plurality of solder pads on the organic substrate that are electrically connected to the inner conductive layer and for receiving elements to be mounted thereon, extending away from the organic substrate and each upper end embedded in the organic substrate Providing a carrier member for mounting an element comprising a plurality of fins electrically connected to the inner conductive layer with a solder alloy having a reflow temperature of about 300 ° C. or less at each upper end, 캐리어 부재에 다수의 납땜 가능한 접점을 구비한 소자를 장착시켜서 소자의 납땜 가능한 접점이 유기 기판 상의 솔더 패드와 정렬되도록 하는 단계와,Mounting the device with a plurality of solderable contacts on the carrier member such that the solderable contacts of the device are aligned with the solder pads on the organic substrate, 솔더 합금의 재유동 온도 이하의 온도에서 유기 기판 상의 솔더 패드를 재유동시켜서 유기 기판 상의 솔더 패드와 소자의 납땜 가능한 접점 사이에서 전기적인 접속부를 형성하도록 핀을 연결하는 단계를 포함하는 것을 특징으로 하는 소자 조립체의 제조 방법.Reflowing the solder pad on the organic substrate at a temperature below the reflow temperature of the solder alloy to connect the pins to form an electrical connection between the solder pad on the organic substrate and the solderable contact of the device. Method of manufacturing the device assembly. 제 16 항에 있어서, 약 250 ℃까지 캐리어 부재를 가열하여 유기 기판 상의솔더 패드를 재유동시키는 단계를 포함하는 것을 특징으로 하는 소자 조립체의 제조 방법.17. The method of claim 16 including heating the carrier member to about 250 [deg.] C. to reflow the solder pad on the organic substrate. 제 16 항에 있어서, 캐리어 부재를 제공하기 전에 약 210 ℃ 이상의 온도에서 솔더 합금을 재유동시켜서 내부 도전층에 다수의 핀을 기계적이고 전기적으로 연결하는 단계를 포함하는 것을 특징으로 하는 소자 조립체의 제조 방법.17. The device assembly of claim 16, comprising reflowing the solder alloy at a temperature of about < RTI ID = 0.0 > 210 C < / RTI > prior to providing the carrier member to mechanically and electrically connect the plurality of pins to the inner conductive layer. Way. 제 18 항에 있어서, 솔더 합금은 약 85 wt% 내지 약 82 wt%의 납과, 약 12 wt% 내지 약 8 wt%의 안티몬과, 약 10 wt% 내지 약 3 wt%의 주석과 최대 약 5 wt%의 은을 포함하는 것을 특징으로 하는 소자 조립체의 제조 방법.19. The method of claim 18, wherein the solder alloy comprises from about 85 wt% to about 82 wt% lead, from about 12 wt% to about 8 wt% antimony, from about 10 wt% to about 3 wt% tin and up to about 5 A method for manufacturing a device assembly comprising wt% of silver. 제 18 항에 있어서, 솔더 합금은 약 95 wt% 내지 약 80 wt%의 주석과, 약 15 wt% 내지 약 3 wt%의 안티몬과, 최대 약 50 wt%의 인듐과 최대 약 5 wt%의 은을 포함하는 것을 특징으로 캐리어 부재.The solder alloy of claim 18 wherein the solder alloy comprises from about 95 wt% to about 80 wt% tin, from about 15 wt% to about 3 wt% antimony, up to about 50 wt% indium and up to about 5 wt% silver Carrier member comprising a.
KR1020027008124A 1999-12-21 2000-06-15 Organic flip chip packages with an array of through hole pins KR20020065602A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17129799P 1999-12-21 1999-12-21
US60/171,297 1999-12-21
US48210100A 2000-01-13 2000-01-13
US09/482,101 2000-01-13
PCT/US2000/016788 WO2001047014A1 (en) 1999-12-21 2000-06-15 Organic flip chip packages with an array of through hole pins

Publications (1)

Publication Number Publication Date
KR20020065602A true KR20020065602A (en) 2002-08-13

Family

ID=26866929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008124A KR20020065602A (en) 1999-12-21 2000-06-15 Organic flip chip packages with an array of through hole pins

Country Status (4)

Country Link
EP (1) EP1249041A1 (en)
JP (1) JP2003518744A (en)
KR (1) KR20020065602A (en)
WO (1) WO2001047014A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170472A (en) * 1977-04-19 1979-10-09 Motorola, Inc. Solder system
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5303862A (en) * 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
US5938862A (en) * 1998-04-03 1999-08-17 Delco Electronics Corporation Fatigue-resistant lead-free alloy

Also Published As

Publication number Publication date
EP1249041A1 (en) 2002-10-16
WO2001047014A1 (en) 2001-06-28
JP2003518744A (en) 2003-06-10

Similar Documents

Publication Publication Date Title
KR100788011B1 (en) Organic packages with solders for reliable flip chip connections
US6574113B2 (en) Electronic package with stacked connections and method for making same
US5956606A (en) Method for bumping and packaging semiconductor die
JP3352970B2 (en) How to assemble multiple interconnect boards
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
US6583515B1 (en) Ball grid array package for enhanced stress tolerance
US6847118B2 (en) Low temperature solder chip attach structure
US6657134B2 (en) Stacked ball grid array
US6683387B1 (en) Flip chip carrier package with adapted landing pads
US6229207B1 (en) Organic pin grid array flip chip carrier package
JP2002237568A (en) Chip-scale package stacked on interconnect body folded for vertical assembly on substrate
US7554039B2 (en) Electronic device
US6984792B2 (en) Dielectric interposer for chip to substrate soldering
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
TW200929467A (en) Packaging substrate structure
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
US20020170746A1 (en) Organic packages with solders for reliable flip chip connections
KR20020065602A (en) Organic flip chip packages with an array of through hole pins
KR100746365B1 (en) Method for Manufacturing substrate used to mount flip chip
JPH11261203A (en) Bump carrier and its using method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application