KR20020060521A - 디스플레이장치 및 그 제어방법 - Google Patents

디스플레이장치 및 그 제어방법 Download PDF

Info

Publication number
KR20020060521A
KR20020060521A KR1020010001648A KR20010001648A KR20020060521A KR 20020060521 A KR20020060521 A KR 20020060521A KR 1020010001648 A KR1020010001648 A KR 1020010001648A KR 20010001648 A KR20010001648 A KR 20010001648A KR 20020060521 A KR20020060521 A KR 20020060521A
Authority
KR
South Korea
Prior art keywords
signal
blank
value
digital
digital signal
Prior art date
Application number
KR1020010001648A
Other languages
English (en)
Other versions
KR100415998B1 (ko
Inventor
김영찬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2001-0001648A priority Critical patent/KR100415998B1/ko
Publication of KR20020060521A publication Critical patent/KR20020060521A/ko
Application granted granted Critical
Publication of KR100415998B1 publication Critical patent/KR100415998B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은, 아날로그 화상신호와 H/V동기신호가 입력되는 신호입력부와, 아날로그화상신호를 디지털신호로 변환하는 디지털변환부와, 상기 디지털변환부의 디지털신호로부터 소정의 문턱치 이상의 정상신호를 추출하는 스케일러를 갖는 디스플레이장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 디스플레이장치는 상기 디지털변환부에서 출력되는 디지털신호 중 상기 화상신호의 블랭크구간 내 디지털신호의 최대값을 감지하는 블랭크구간 최대값감지부와; 상기 블랭크구간내의 디지털신호최대값과 소정의 블랭크기준값을 비교하여 상기 디지털신호최대값이 상기 블랭크기준값보다 클 때 상기 블랭크기준값을 상기 디지털신호레벨로 재설정하며, 상기 재설정된 블랭크기준값이 상기 문턱치보다 클 때 상기 문턱치를 상기 블랭크기준치레벨로 재설정하는 제어부를 포함하는 것을 특징으로 한다. 이에 의하여, 블랭크구간의 노이즈신호를 추출하는 기준이 되는 문턱치(Threshold value)를 조정하여 신호특성이 다른 비디오카드에 관계없이 정상적인 화면을 디스플레이하는 디스플레이장치를 제공할 수 있다.

Description

디스플레이장치 및 그 제어방법{Display apparatus and control method thereof}
본 발명은 디스플레이장치 및 그 제어방법에 관한 것으로, 보다 상세하게는 블랭크범위에서 노이즈신호를 추출하는 기준이 되는 문턱치(Threshold value)를 조정하여 정상적인 화면을 표시하는 디스플레이장치 및 그 제어방법에 관한 것이다.
액정 디스플레이(Liquid Crystal Display : LCD)장치, 플라즈마(Plasma Display)장치 등은 일반적으로 평판 디스플레이장치라 한다. 평판디스플레이장치는 CRT(Cathod Ray Tube) 디스플레이장치와 달리 개인용 컴퓨터 시스템의 시스템장치로부터 입력되는 아날로그 비디오 신호를 디지털 비디오 신호로 변환하여 영상을 디스플레이한다.
도 3에 도시된 바와 같이, 아날로그 비디오 신호는 평판 디스플레이장치에 구비된 아날로그-디지털 컨버터(Analog-Digital Converter)(103)에 의해 디지털 비디오신호로 변환된다. 아날로그-디지털 컨버터(103)로 제공되는 샘플링 클럭(Sampling Clock)은 H/V동기신호의 특성(해상도 따라 다름)에 따라 그 주기가 결정된다. 변환된 디지털 신호는 디스플레이패널(Display Panel)(113)로 제공되어 화면상에 각기 대응되는 각각의 화소들(Pixels)(화소는 도트(Dot)라고 표현됨)이 구동되므로 영상이 디스플레이된다.
보통, 액정 디스플레이장치는 사용자의 외부입력에 의해 자동으로 LCD화면의 상태를 조정하는 자동조정(Auto adjustment) 기능을 갖는다. 자동조정(Autoadjustment) 기능은 도 5의 스케일러(Scaler)(107)내에 문턱치(Threshold value)를 기준으로 스케일러(107)로 입력되는 디지털신호가 블랭크구간(blank area)의 데이터인지 실제 화상정보의 데이터인지 구분하며, 입력되는 디지털신호를 이용하여 화상의 위치, 전체 클럭 수(Pixel Clock), 클럭의 위상(Phase) 등을 조정하는 것이다. 이때, 화상의 위치와 전체 클럭 수를 조정하기 위한 기능 수행시 가장 중요한 요소는 “동기펄스신호 발생 후 몇 번째 Clock에서 처음으로 실제 데이터가 입력되고, 몇 번째 Clock에 데이터가 마지막으로 입력되어지는가”이다. 여기서, 스케일러(107)는 입력되는 디지털화된 신호가 미리 설정된 문턱치(Threshold value)보다 클 경우 데이터로 인식하고, 그보다 작을 경우 노이즈신호로 인식하여 그 경계를 구분하는 에지감지(Edge Detection)방법을 사용한다.
그런데, 다양한 비디오카드의 신호 특성 및 회로의 특성에 따라 블랭크구간에 유기되는 노이즈신호 또는 블랭크레벨 자체가 문턱치(Threshold value)를 초과하면, 도 6 또는 도 7에 도시된 바와 같이, 노이즈신호가 에지감지(Edge detection)됨에 따라 자동조정(Auto adjustment)기능이 제대로 수행되지 않아 LCD에 비정상적인 화면이 표시되는 문제점이 있다.
따라서, 본 발명의 목적은, 신호특성이 다른 비디오카드에 관계없이 정상적인 화면을 디스플레이하는 디스플레이장치 및 그 제어방법을 제공하는 것이다.
도 1은 본 발명에 따른 LCD 모니터의 제어블럭도,
도 2는 본 발명에 따른 LCD 모니터의 블랭크구간 최대값설정순서도,
도 3은 본 발명에 따른 문턱치(Thresold value)의 재설정순서도,
도 4는 본 발명에 따른 LCD 모니터에서 문턱치(Thresold value) 재설정 후 에지감지(Edge Detection)하는 예시도,
도 5는 종래의 LCD 모니터의 제어블럭도,
도 6은 종래의 LCD 모니터에서 블랭크구간에 노이즈신호가 유기되어 비정상적 에지감지(Edge Detection)의 예시도,
도 7은 종래의 LCD 모니터에서 블랭크레벨이 문턱치(Thresold value)보다 큰 경우 비정상적 에지감지(Edge Detection)의 예시도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : I/O커넥터 3 : 디지털변환부
4 : 클럭발생부 5 : 블랭크구간 최대값 감지부
7 : 스케일러 9 : 제어부
11 : 패널구동부 13 : 패널
상기 목적은, 본 발명에 따라, 아날로그 화상신호와 H/V동기신호가 입력되는 신호입력부와, 아날로그화상신호를 디지털신호로 변환하는 디지털변환부와, 상기 디지털변환부의 디지털신호로부터 소정의 문턱치 이상의 정상신호를 추출하는 스케일러를 갖는 디스플레이장치에 있어서, 상기 디지털변환부에서 출력되는 디지털신호 중 상기 화상신호의 블랭크구간내 디지털신호의 최대값을 감지하는 블랭크구간 최대값감지부와; 상기 블랭크구간내의 디지털신호최대값과 소정의 블랭크기준값을 비교하여 상기 디지털신호최대값이 상기 블랭크기준값보다 클 때 상기 블랭크기준값을 상기 디지털신호레벨로 재설정하며, 상기 재설정된 블랭크기준값이 상기 문턱치보다 클 때 상기 문턱치를 상기 블랭크기준치레벨로 재설정하는 제어부를 포함하는 것에 의해 달성된다.
여기서, 상기 블랭크감지부는 상기 H/V동기신호의 입력시점으로부터 소정 시간동안 상기 디지털신호의 최대값을 감지하는 것이 바람직하다.
상기 디지털변환부는 클럭신호를 발생하는 클럭발생부를 더 포함하며, 상기 블랭크 최대값감지부는 상기 동기신호의 입력시점으로부터 소정 개수의 클럭이 발생되는 동안 디지털신호 최대값을 감지하는 것이 효과적이다.
한편, 본 발명의 다른 분야에 따르면, 상기 목적은 소정 시간동안 디지털신호 최대값을 감지하는 단계와, 상기 감지된 디지털신호 최대값과 블랭크신호기준치와 비교하는 단계와, 상기 디지털신호 최대값이 상기 블랭크신호기준치보다 클 경우, 상기 블랭크신호기준치를 상기 디지털신호 최대값의 레벨로 설정하는 단계와, 상기 설정된 블랭크신호기준치와 상기 문턱치를 비교하는 단계와, 상기 블랭크신호기준치가 상기 문턱치보다 클 경우, 상기 문턱치를 상기 블랭크신호레벨로 설정하는 단계와, 상기 설정된 문턱치를 기준으로 정상 디지털신호를 추출하는 단계를 포함하는 디스플레이장치의 제어방법에 의해서도 달성된다.
여기서, 상기 소정 시간은 블랭크구간내의 시간인 것이 바람직하다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 따른 LCD 모니터의 제어블럭도이다. 도면에 도시된 바와 같이, 본 발명에 따른 LCD 모니터는 컴퓨터와 연결된 I/O커넥터(1)로부터 입력되는 RGB아날로그신호와 H/V 동기신호를 디지털신호로 변환하는 디지털변환부(3)와, 상기 디지털변환부(3)내에 마련되어 클럭신호를 출력하는 클럭발생부(4)와, I/O커넥터(1)로부터 H/V동기신호의 주파수를 읽어들여 해상도와 타임모드 및 입력신호의 도트클럭(dot clock)을 인식하여 클럭발생부(4)에서 기준클럭신호가 발생되도록 제어하는 제어부(9)와, 디지털변환부(3)로부터 디지털화된 RGB신호와 클럭신호를 수령하여 데이터의 크기를 변환시키거나 데이터를 가공하는 스케일러(7)와, 스케일러(7)의 변환데이터를 패널(13)에 표시될 수 있는 형태로 포맷하는 패널구동부(11)에 의해 작동된다.
그리고, 본 발명에 의한 LCD 모니터는 I/O커넥터(1)로부터 H/V동기신호가 입력되면 디지털변환부(3)의 출력단을 검출하여 블랭크구간의 블랭크기준치를 설정하는 블랭크구간 최대값 감지부(5)를 더 포함하여 신호특성이 다른 비디오카드에 관계없이 정상적인 화면을 디스플레이할 수 있다.
여기서, 블랭크구간 최대값 감지부(5)에는 사용자가 사용하는 비디오카드로부터 입력된 블랭크구간의 기준레벨인 문턱치가 블랭크기준치로 설정되어 있다.
블랭크구간 최대값 감지부(5)는 H/V 동기신호 감지 후, 클럭발생부(4)의 N개의 클럭이 입력되는 동안에만 동작한다. 즉, 클럭수를 카운트하는 도시 않은 카운터가 내장되어, H/V동기신호 후 매 클럭마다 디지털변환부(3)에서 출력되는 디지털신호값을 검출하여 블랭크기준치와 비교하여 검출된 디지털신호값이 블랭크기준치보다 클 경우, 블랭크기준치를 디지털신호값으로 변환하여 재설정한다.
도 2는 본 발명에 따른 LCD모니터의 블랭크구간의 최대값설정 순서도이다. 도면에 도시된 바와 같이, H/V동기신호가 입력되었는지 판단하여 H/V동기신호가 입력되면(S1), 블랭크구간 최대값감지부(5)는 카운터를 초기화하고, 블랭크기준치를 임의의 값으로 설정한다(S3). 그리고, 블랭크구간의 임의의 N개의 클럭신호가 입력될 때까지 클럭수를 증가시키면서(S5,S7), 매 클럭마다 디지털변환부(3)에서 출력되는 현재의 디지털신호값과 블랭크기준치를 비교한다(S19). 이때, 블랭크기준치보다 디지털신호값이 크면 그 값을 블랭크기준치로 설정하는 과정을 반복한다(S11,S13). 이때, 카운터값이 블랭크구간의 임의의 클럭수 N이 되면, 현재의 블랭크기준치를 최대값으로 설정한다(S15).
도 3은 본 발명에 따른 문턱치(Thresold value)의 재설정순서도이다. 제어부(9)는 블랭크구간 최대값감지부(5)에서 최대값을 읽어들여(P1), 최대값에 임의의 여분값을 더한 값을 스케일러(7)에 저장된 문턱치와 비교하여(P2) 문턱치보다 크면, 스케일러(7)의 기존의 문턱치를 블랭크구간 최대값에 여분값을 더한 값으로 재설정한다(P4). 여기서, 블랭크구간 최대값에 여분값을 더하는 것은 블랭크구간을 나타내는 클럭수가 비디오카드마다 다르기 때문이다.
도 4는 본 발명에 따른 LCD 모니터에서 문턱치(Threshold value) 재설정 후 에지감지(Edge Detection)하는 예시도이다. 도면에 도시된 바와 같이, 블랭크구간(blank area)에서 스케일러(7)의 문턱치보다 큰 노이즈신호가 입력되면 스케일러(7)의 문턱치가 블랭크구간의 최대값으로 문턱치가 설정되어 정확한 에지감지(Edge detection)가 수행되는 것을 알 수 있다.
이러한 구성에 의하여, LCD 모니터의 자동조정기능 수행 전에, 블랭크구간에서 문턱치보다 큰 노이즈신호를 미리 감지하여 문턱치를 재설정할 수 있다. 이에 따라, 스케일러(7)는 정확한 에지감지(Edge Detection)를 하여 노이즈신호가 완전히 제거된 화면을 디스플레이할 수 있다.
여기서, 실시예에서는 디스플레이장치로서 LCD 모니터를 실시예로 들었으나, 본 발명은 평판디스플레이장치에도 적용가능하다.
이상 설명한 바와 같이, 본 발명에 따르면, 블랭크구간의 노이즈신호를 추출하는 기준이 되는 문턱치(Threshold value)를 조정하여 신호특성이 다른 비디오카드에 관계없이 정상적인 화면을 디스플레이하는 디스플레이장치 및 그 제어방법이 제공된다.

Claims (5)

  1. 아날로그 화상신호와 H/V동기신호가 입력되는 신호입력부와, 아날로그화상신호를 디지털신호로 변환하는 디지털변환부와, 상기 디지털변환부의 디지털신호로부터 소정의 문턱치 이상의 정상신호를 추출하는 스케일러를 갖는 디스플레이장치에 있어서,
    상기 디지털변환부에서 출력되는 디지털신호 중 상기 화상신호의 블랭크구간내 디지털신호의 최대값을 감지하는 블랭크구간 최대값감지부와,
    상기 블랭크구간내의 디지털신호최대값과 소정의 블랭크기준치를 비교하여 상기 디지털신호 최대값이 상기 블랭크기준치보다 클 때 상기 블랭크기준값을 상기 디지털신호레벨로 재설정하며, 상기 재설정된 블랭크기준치가 상기 문턱치보다 클 때 상기 문턱치를 상기 블랭크기준치레벨로 재설정하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 제1항에 있어서,
    상기 블랭크감지부는 상기 H/V동기신호의 입력시점으로부터 소정 시간동안 상기 디지털신호의 최대값을 감지하는 것을 특징으로 하는 디스플레이장치.
  3. 제1항에 있어서,
    상기 디지털변환부는 클럭신호를 발생하는 클럭발생부를 더 포함하며, 상기블랭크최대값감지부는 상기 동기신호의 입력시점으로부터 소정 개수의 클럭이 발생되는 동안 디지털신호최대값을 감지하는 것을 특징으로 하는 디스플레이장치.
  4. 아날로그 화상신호와 H/V동기신호가 입력되는 신호입력부와, 아날로그화상신호를 디지털신호로 변환하는 디지털변환부와, 상기 디지털변환부의 디지털신호로부터 소정의 문턱치 이상의 정상신호를 추출하는 스케일러를 갖는 디스플레이장치의 제어방법에 있어서,
    소정 시간동안 디지털신호 최대값을 감지하는 단계와,
    상기 감지된 디지털신호최대값과 블랭크신호기준치와 비교하는 단계와,
    상기 디지털신호최대값이 상기 블랭크신호기준치보다 클 경우, 상기 블랭크신호기준치를 상기 디지털신호최대값의 레벨로 설정하는 단계와,
    상기 설정된 블랭크신호기준치와 상기 문턱치를 비교하는 단계와,
    상기 블랭크신호기준치가 상기 문턱치보다 클 경우, 상기 문턱치를 상기 블랭크신호레벨로 설정하는 단계와,
    상기 설정된 문턱치를 기준으로 정상 디지털신호를 추출하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  5. 제4항에 있어서,
    상기 소정 시간은 블랭크구간내의 시간인 것을 특징으로 하는 디스플레이장치의 제어방법.
KR10-2001-0001648A 2001-01-11 2001-01-11 디스플레이장치 및 그 제어방법 KR100415998B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0001648A KR100415998B1 (ko) 2001-01-11 2001-01-11 디스플레이장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0001648A KR100415998B1 (ko) 2001-01-11 2001-01-11 디스플레이장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20020060521A true KR20020060521A (ko) 2002-07-18
KR100415998B1 KR100415998B1 (ko) 2004-01-24

Family

ID=27691446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0001648A KR100415998B1 (ko) 2001-01-11 2001-01-11 디스플레이장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100415998B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341026B1 (ko) * 2010-12-10 2013-12-13 엘지디스플레이 주식회사 디지털 표시 장치의 색온도 튜닝 방법 및 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2571973B2 (ja) * 1990-03-28 1997-01-16 株式会社高度映像技術研究所 駆動制御回路
JPH04109218A (ja) * 1990-08-30 1992-04-10 Sharp Corp アクティブマトリックス駆動方式の液晶表示素子
JP3225767B2 (ja) * 1994-11-17 2001-11-05 株式会社富士通ゼネラル 誤差拡散回路
JP3417154B2 (ja) * 1995-07-28 2003-06-16 株式会社富士通ゼネラル 表示装置
KR19990051842A (ko) * 1997-12-20 1999-07-05 김영환 액정표시소자의 수평주기신호 발생회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341026B1 (ko) * 2010-12-10 2013-12-13 엘지디스플레이 주식회사 디지털 표시 장치의 색온도 튜닝 방법 및 장치

Also Published As

Publication number Publication date
KR100415998B1 (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
US7286126B2 (en) Apparatus for and method of processing display signal
US6577322B1 (en) Method and apparatus for converting video signal resolution
US9582850B2 (en) Apparatus and method thereof
US6522365B1 (en) Method and system for pixel clock recovery
EP1256928A2 (en) Method and apparatus for adjusting contrast and sharpness for regions in a display device
US6333751B1 (en) Multiscanning type display apparatus
US6329981B1 (en) Intelligent video mode detection circuit
US20090295781A1 (en) Display apparatus
US20020047922A1 (en) Circuit for detecting valid range of video signal
KR100415998B1 (ko) 디스플레이장치 및 그 제어방법
JP2001083927A (ja) ディスプレイ装置及びその駆動方法
US20030052898A1 (en) Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
KR100805243B1 (ko) 디스플레이장치 및 그 제어방법
US7091996B2 (en) Method and apparatus for automatic clock synchronization of an analog signal to a digital display
TWI446335B (zh) 平板顯示器及其圖像訊號解析度偵測方法
KR100528478B1 (ko) 디스플레이 장치와 그것의 동기신호 판별장치 및 판별방법
KR100459186B1 (ko) 영상표시기기의 입력모드 인식장치 및 방법
KR100262650B1 (ko) 엘씨디(lcd) 모니터의 화면 자동 제어장치 및 그 방법
KR100357149B1 (ko) 모니터의 화면조정 장치 및 방법
KR100610364B1 (ko) 자동조정기능을 구비한 영상표시장치 및 자동조정방법
KR100265705B1 (ko) 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법
KR950010131Y1 (ko) 오에스디의 문자 보정시스템
JP2018072401A (ja) 表示装置
KR20050080526A (ko) 영상표시장치의 모드 변경 제어장치 및 그 제어방법
JPH11184425A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee