KR20020058609A - 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및이의 제조방법 - Google Patents

실리콘 기판에 매립된 마이크로채널 어레이 구조체 및이의 제조방법 Download PDF

Info

Publication number
KR20020058609A
KR20020058609A KR1020000086723A KR20000086723A KR20020058609A KR 20020058609 A KR20020058609 A KR 20020058609A KR 1020000086723 A KR1020000086723 A KR 1020000086723A KR 20000086723 A KR20000086723 A KR 20000086723A KR 20020058609 A KR20020058609 A KR 20020058609A
Authority
KR
South Korea
Prior art keywords
microchannel
silicon
film
microchannel array
silicon substrate
Prior art date
Application number
KR1020000086723A
Other languages
English (en)
Other versions
KR100445744B1 (ko
Inventor
전치훈
최창억
김윤태
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR10-2000-0086723A priority Critical patent/KR100445744B1/ko
Priority to US10/022,093 priority patent/US6582987B2/en
Publication of KR20020058609A publication Critical patent/KR20020058609A/ko
Application granted granted Critical
Publication of KR100445744B1 publication Critical patent/KR100445744B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00071—Channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00119—Arrangement of basic structures like cavities or channels, e.g. suitable for microfluidic systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/00698—Electrical characteristics, e.g. by doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/0338—Channels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Dispersion Chemistry (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 반도체 일관공정을 이용한 표면 미세가공 공정으로 실리콘 기판에 매립된 깊이가 깊은 고밀도의 극미세 마이크로채널 어레이(microchannel array)를 가지며, 표면이 평탄한 형상을 가지고, 더 나아가서는 그 평탄한 표면 상에 고효율의 마이크로 히터 또는 전극 구조를 가지는 마이크로채널 어레이 구조체 및 이의 제조방법을 제공한다. 본 발명의 마이크로채널 어레이 구조체는 깊이가 깊고 고밀도의 극미세 마이크로채널을 가질 뿐만 아니라 표면 미세가공 공정에 의하여 제조되므로 하부 실리콘 기판의 물리, 화학적 특성에 거의 영향을 미치지 않는다. 그리고 기판에 매립되어 마이크로채널 어레이 구조체 상부가 평탄화됨으로써 단차의 영향이 최소화되어 그 상부 영역에 반도체 일관공정으로 수동소자, 센서, 액츄에이터, 전자소자 등 부가적인 구조를 용이하게 집적화할 수 있다. 본 발명에 의한 마이크로채널 어레이 구조체는 바이오 칩(bio chip), 미세 유체부품 및 분석기기, 랩-온-칩(lab-on-a-chip), PCR(polymerase chain reaction) 증폭장치, 미세 반응기(micro reactor), 약물전달 장치(drug delivery system) 등의 유체 미세기전소자 (MEMS: microelectromechanical system) 소자와 전자부품 냉각장치의 초소형화, 고성능화 구현을 위한 기본적인 유체 플랫포옴(platform)으로 사용될 수 있다.

Description

실리콘 기판에 매립된 마이크로채널 어레이 구조체 및 이의 제조방법 {Microchannel Array Structure Embedded In Silicon Substrate And Its Fabrication Method}
본 발명은 실리콘 기판에 매립된 마이크로채널 어레이(microchannel array) 구조체 및 이의 제조방법에 관한 것으로서, 상세하게는 반도체 일관공정을 이용한 표면 미세가공 공정으로 실리콘 기판에 매립된 고밀도의 극미세 마이크로채널 어레이를 가지며, 표면이 평탄한 형상을 가지고, 더 나아가서는 그 평탄한 표면 상에 고효율의 마이크로 히터 또는 전극 구조를 가지는 마이크로채널 어레이 구조체 및 이의 제조방법을 제공한다. 본 발명에 의한 마이크로채널 어레이 구조체는 바이오 칩(bio chip), 미세 유체부품 및 분석기기, 랩-온-칩(lab-on-a-chip), PCR(polymerase chain reaction) 증폭장치, 미세 반응기(micro reactor), 약물전달 장치(drug delivery system) 등의 유체 미세기전소자(MEMS: microelectromechanical system) 소자와 전자부품 냉각장치의 초소형화, 고성능화 구현을 위한 기본적인 유체 플랫포옴(platform) 등으로 사용될 수 있다.
초소형의 물리, 화학 센서와 기계적 구동소자를 개발하기 위해 고안된 미세기전소자 기술은 초고집적 반도체 기술의 발전에 따라 RLC 수동부품, 고주파 소자, 평면 디스플레이(flat panel display), 광통신 네트워크용 핵심부품에의 적용에 이르기까지 그 응용범위가 나날이 확대되고 있다. 특히, 최근에는 생명과학, 유전공학, 의료진단, 신약개발 분야에서 DNA 시??싱(DNA sequencing), 단백질 기능연구, 생체대사 물질, 반응물질의 극미량 측정을 위해 기존의 분석기기들을 미세 유체기술(microfluidics)로써 초소형화, 고성능화하는 유체 MEMS 기술이 활발히 연구되고 있다. 이중 랩-온-칩(lab-on-a-chip)은 DNA 칩, 단백질 칩, 면역분석(immuno assay) 기기 등 바이오 칩의 집적화, 시스템화를 위한 유체 플랫포옴(platform)으로서 개발되고 있다. 이들 소자는 주로 마이크로 전극을 매개로 전기영동(electrophoresis)이나 유전영동(dielectrophoresis)의 원리를 이용하여 반응물이나 액체 및 미세입자의 분리, 추출, 여과, 혼합, 이송의 기능을 수행하므로 다수의 마이크로채널 구조체를 기본으로 한 유체 네트워크로 구성되어 있다. 한편, 초소형 PCR 증폭장치, 미세 반응기 등의 구현을 위해서는 반응물이나 기체 또는 액체의 급속한 가열을 위한 고효율 마이크로 히터가 부가적으로 요구된다. 그리고 마이크로채널 구조체는 미세유체 분석시스템(micro total analysis system), 약물전달 장치, HPLC(high performance liquid chromatography) 등에서 마이크로 펌프(micro pump), 마이크로 밸브(micro valve), 센서 등 미세 유체부품을 상호 연결하거나 분리 칼럼(column)으로서 사용되고, CPU, 적외선 소자, 고출력 반도체 레이저 등 전자부품의 냉각을 위한 히트 싱크(heat sink), 열교환기(heat exchanger) 부품으로 적용되고 있다.
이와 같은 다양한 용도를 가진 마이크로채널은 통상 MEMS 기술인, 기판 자체의 가공과 접합을 위주로 하는 벌크 미세가공 기술(bulk micromachining)이나 폴리머 미세가공기술(polymer micromachining), 기판 상부에 박막을 적층 및 식각하는 박막기술을 주로 하는 표면 미세가공 기술(surface micromachining)로써 제작되고 있다.
예를 들면, 실리콘, 유리, 석영 기판을 식각용액이나 건식 식각, 레이저 절단으로 국부적으로 가공하여 채널 패턴을 형성하고 그 상부에 양극, 용융, 확산접합, 솔더링(soldering) 등으로 다른 기판을 부착하여 마이크로채널을 밀봉한다. 또 다른 형태로는 기판상에 두꺼운 폴리머막을 도포하고 자외선을 조사하여 채널 패턴을 형성한 후 그 위에 다른 기판을 접착하거나, 다시 폴리머막을 도포하고 식각구멍을 패터닝하여 하부의 희생층 폴리머를 제거하여 마이크로채널을 형성한다. 그리고 실리콘 기판상에서 산화막 또는 감광막을 희생층으로 하여 채널이 형성될 부위를 채우고 그 위에 채널 외벽용의 박막을 증착하거나 전기도금한 후 식각액으로 희생층을 제거하여 마이크로채널을 완성하는 방법이 있다. 이외에 기판 상부에 얇은 마스킹 박막을 슬롯(slot) 형태로 패터닝하고 이를 통해 식각용액으로 기판을 이방성 식각하여 채널영역을 형성한 후 박막을 증착하여 입구부를 밀봉하는 방법이 있다.
상기에서 언급한 종래의 기술은 채널패턴이 식각된 기판위에 또는 두꺼운 폴리머 필름상에 또 다른 기판을 접합하여 마이크로채널을 형성하기 때문에 접합계면에서 미세기공이 발생하기 쉽고 채널 크기를 조절하기 어려워 폭이 수십 ㎛ 이하인극미세 마이크로채널 제작에는 적용하기 곤란한 단점이 있다. 또한, 기판을 2 매 사용하므로 제조공정이 복잡하고 채널 형성재료를 자유로이 선택하기 어려울 뿐만 아니라 마이크로채널 상부에 센서, 액츄에이터, 수동소자, 전자소자 등 부가적인 구조를 반도체 일관공정으로 형성하기 힘든 문제점이 있다. 또한, 실리콘 기판상에 증착 또는 도포된 희생층을 사용하는 경우는 반도체 공정에 의한 희생층 박막을 수 ㎛ 이상 증착하기 어려우므로 채널 깊이가 극히 얇고 채널패턴의 단차에 의해 추후의 노광공정이 영향을 받게 된다. 그리고 종래의 기판 내부에 채널을 형성하는 방법은 채널 형상이 기판의 결정에 따른 식각율 차이에 의해 결정되고 수십 ㎛ 폭의 비교적 큰 크기의 채널이 형성되는 단점이 있다.
상기 방법들은 모두 단일 또는 수 개의 마이크로채널 형성 자체에만 주안점을 둔 것으로 반도체 공정에 의한 극미세 마이크로 채널 어레이의 제조와 이를 이용한 추가적인 소자 구조의 집적화에는 적용된 바 없다.
본 발명의 목적은 폭 또는 직경이 수십 ㎛ 이하, 바람직하게는 수 ㎛ 이하의 극미세 마이크로채널을 고밀도로 가지는 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및 이의 제조방법을 제공하는 것이다.
또한, 본 발명의 목적은 제조공정이 간단한 반도체 일관공정으로 제조할 수 있고, 채널 형성 재료를 자유로이 선택할 수 있을 뿐만 아니라 마이크로채널 상부에 센서, 액츄에이터, 수동 소자, 전자소자 등의 부가적인 구조를 반도체 일관공정으로 형성할 수 있는 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및 이의 제조방법을 제공하는 것이다.
또한, 본 발명의 목적은 마이크로채널의 깊이가 깊고, 채널패턴의 상부 단차가 최소화되므로 이후의 공정에 영향을 받지 않는 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및 이의 제조방법을 제공하는 것이다.
본 발명은 상기의 목적을 달성하기 위하여, 반도체 일관공정을 이용한 표면 미세가공 공정으로 실리콘 기판에 매립되어 평탄한 형상을 가지는 고밀도의 극미세 마이크로채널 어레이 구조체 및 이의 형성방법을 제공하며, 또한, 마이크로채널 어레이 구조체 상부에 고효율의 마이크로 히터 또는 전극 구조가 집적화된 마이크로채널 어레이 구조체 및 이의 형성방법을 제공한다.
도 1a ~ 1d는 본 발명의 한 실시예에 따른 마이크로채널 어레이 구조체를 나타낸 것이다.
도 2a ~ 2i는 본 발명의 한 실시예에 따른 마이크로채널 어레이 구조체의 제조방법을 설명하기 위하여 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따라 제조된 마이크로채널 어레이 구조체의 단면구조를 나타낸 전자현미경 사진이다.
* 도면의 주요 부분에 대한 부호의 설명
101, 201, 301: 실리콘 기판 102, 202, 302: 마이크로채널 어레이
103, 203, 303: 채널 외벽막 (다결정 실리콘막)
104, 214: 히터 또는 전극 (n+, p+도핑부)
105, 215: 전기연결 패드 204: 실리콘 질화막
205: 실리콘 산화막 206, 213: 감광막
207: 미세 선폭부 208: 실리콘 트렌치
209: 트렌치 열산화막 210: 마이크로채널 어레이 형성영역
211: 미세 기공부 212: 마스킹용 절연막
본 발명의 마이크로채널 어레이 구조체를 제조하는 방법은 실리콘 기판을 식각하여 다수의 극미세 실리콘 트렌치 구조를 형성하는 단계, 상기 실리콘 트렌치 구조를 열산화하여 다수의 트렌치 열산화막과 미세 기공부를 형성하는 단계, 상기 트렌치 열산화막을 실리콘 계면까지 식각하는 단계, 상기 기판상에 증착막을 증착함으로써 상기 기판 전체 상에 평탄하게 증착되고 상기 다수의 미세 기공부에 매립된 마이크로채널 외벽막을 형성하는 단계, 및 상기 다수의 트렌치 열산화막을 제거하여 극미세 마이크로채널 어레이를 형성하는 단계를 포함한다.
또한, 본 발명의 마이크로채널 어레이 구조체의 제조방법은 상기 마이크로채널 외벽막을 형성한 후에 상기 마이크로채널 외벽막 상부를 국부적으로 도핑하거나 부가적인 박막을 증착 및 식각하여 히터 또는 전극을 형성하는 단계 및 상기 히터 또는 전극상에 금속막을 증착 및 식각하여 패드를 형성하는 단계를 더 포함할 수 있다.
상기 마이크로채널 어레이 구조체는, 그 평면 구조가 홈(slot) 내지 고립된 기둥(column) 모양이고, 그 단면 구조는 사각형, 원형, 반원형, 마름모형, 사다리꼴형, 삼각, 육각 등의 다각형 등 임의의 형상을 가진 다수의 마이크로채널이 모여서 형성될 수 있다.
상기 마이크로채널 어레이는 바람직하게, 수십 ㎛ 이하, 더욱 바람직하게는 10-1~100㎛ 단위의 단면 폭 또는 직경을 가지는 극미세 마이크로채널이 고밀도로 집적되어 형성된다. 상기 마이크로채널 어레이 영역은 바람직하게, 100~103㎛ 단위의 단면 폭 또는 직경을 가진다. 상기 마이크로채널 어레이는 바람직하게, 실리콘 기판 하부로 10-1~102㎛ 단위의 깊이에 걸쳐 형성된다.
상기 마이크로 채널 외벽막은 다결정, 비정질 또는 단결정 실리콘, 전도성 물질, 절연물질 또는 반도체 물질로 형성될 수 있다. 상기 히터 또는 전극은 다결정, 비정질, 또는 단결정 실리콘막, 전도성막 또는 반도체막으로 구성될 수 있다.
또한 본 발명은 상기와 같은 제조방법에 의하여 제조된 마이크로채널 어레이 구조체를 제공한다. 본 발명에 의하여 극미세의 폭 또는 직경, 깊은 깊이 및 그 상부가 평탄한 형상을 가지는 마이크로채널을 포함하는 마이크로채널 어레이 구조체를 얻을 수 있다. 또한, 본 발명의 마이크로채널 어레이 구조체는 상부에 높은 열전도도의 마이크로 히터 또는 전극을 포함하므로 채널 어레이 내부를 통과하는 반응물, 액체 또는 기체와 신속하게 열교환을 할 수 있어 대상물을 급속 가열 및 냉각할 수 있다.
이하에서는 본 발명을 도면을 참조하여 보다 상세하게 설명한다.
도 1a ~ 1d는 각각 본 발명의 제조방법에 따라 제조된 마이크로채널 어레이 구조체와 이 구조체에 마이크로 히터 또는 전극이 집적된 구조체의 개략도이다. 본 발명의 마이크로채널 어레이 구조체는 반도체 공정을 사용한 표면 미세가공 기술에 의해 제조되며, 크게는 실리콘 기판(101, 201, 301), 이 실리콘 기판에 매립되어 형성된 마이크로채널 어레이(102, 202, 302), 마이크로채널 외벽막(103, 203, 303), 히터 또는 전극(104, 214), 및 패드(105, 215)의 5 부분으로 구성된다.
도 2는 본 발명의 일 실시 예에 따른 마이크로채널 어레이 구조체의 제조방법을 도시한 단면도이다. 전체 공정은 1 장 또는 3 장의 패턴 마스크를 이용하여 실리콘 웨이퍼로부터 출발해 실리콘 트렌치 형성, 트렌치 열산화막 형성, 마이크로채널 외벽 형성, 히터 또는 전극 형성, 희생층 제거, 전기연결 패드 형성의 순서로 수행된다. 본 발명에 따른 실시예를 도 2를 참조하여 설명하면 다음과 같다.
도 2a에서 보는 바와 같이, 먼저 p형 5 인치 <100> 실리콘 웨이퍼(101, 201, 301)를 표준세정 절차를 거쳐 기본 시편으로 사용한다. 여기에 마스킹층 용도로 실리콘 질화막(Si3N4)(1000~2000Å)(204)과 실리콘 산화막(SiO2)(1000~8000Å)(205) 박막을 저압 화학기상증착(LPCVD: low pressure chemical vapor deposition)이나 플라즈마 화학기상증착(PECVD: plasma enhanced chemical vapor deposition)으로 순차적으로 성장시킨다. 그리고 감광막(PR: photoresist)(206)을 도포하고 첫번째 마스크로써 노광한 후 패터닝하여 다수의 미세 선폭부(207)를 정의한다.
다음으로, 도 2b를 참조하면, 실리콘 트렌치(208) 형성용 식각 마스킹 박막들인 SiO2(205)/Si3N4(204)층을 건식 식각(dry etching)한 후 PR(206)을 제거한다. 그 다음 노출된 실리콘 기판(101, 201, 301)을 10-1~102㎛ 단위의 깊이 방향으로 실리콘 트렌치(208) 구조를 이루도록 반응성 이온식각(RIE: reactive ion etching) 또는 깊은 RIE(deep-RIE) 방법으로 건식 식각한다. 이때 실리콘 트렌치(208)의 선폭부인 x:y의 치수 비율을 0.45:>0.55로 설정하는 것이 바람직하다. 이것은 이후에 실리콘 열산화로 생성되는 트렌치 열산화막(209) 사이에 다수의 미세 기공부(211)가 형성되도록 한다 (도 2c 참조). 여기에서 실리콘 기판에 형성되는 트렌치 형상은 선폭 형태에만 제한되는 것이 아니고 그 평면 구조가 홈 내지 고립된 기둥 모양이고 그 단면 구조는 사각형, 원형, 반원형, 마름모형, 사다리꼴형, 삼각, 육각 등의 다각형 등 임의의 형태로 식각할 수 있다. 그리고 전기로(furnace)에서 900℃, 30 분 동안 POCl3을 확산시켜 실리콘 기판(101, 201, 301)을 n형으로 도핑(doping)시키는데, 이것은 도 2c와 도 2f 또는 도 2i의 공정에서 각각 실리콘 트렌치 구조(208)의 열산화속도를 더욱 빨리 하고 P를 함유한 트렌치 열산화막(209)을 HF식각으로 용이하게 제거하기 위함이다.
도 2c에서 보는 바와 같이, BHF 용액으로 SiO2층(205)을 제거하고, Si3N4층(204)을 산화 마스크로서 사용하여 실리콘 기판(101, 201, 301)에 형성되어 n+도핑된 다수의 실리콘 트렌치(208)를 900~1000℃ 전기로의 O2또는 H2/O2분위기에서 열산화하여 트렌치 열산화막(209)으로 변환시킨다. 그럼으로써 100~103㎛ 단위 크기의 한 면 치수 또는 직경을 가지는 마이크로채널 어레이 형성영역(210)을 정의한다. 이때 희생층인 트렌치 열산화막(209) 사이 사이에 설계조건에 따라 폭이 0.2~1 ㎛인 다수의 규칙적인 미세 기공부(211)가 동시에 형성된다.
도 2d를 참조하면, Si3N4층(204)을 식각 마스크로 이용하여 미세 기공부(211) 바로 아래쪽의 트렌치 열산화막(209)을 건식 식각으로 제거함으로써 미세 기공부(211)가 실리콘 기판(101, 201, 301)과의 계면까지 형성되도록 한다. 그 다음에 H3PO4용액으로 Si3N4층(204)을 제거한다.
한편, 도 1b 및 도 1d의 개개의 마이크로채널 하부가 서로 도통된 마이크로채널 어레이 구조체를 형성하기 위해서는, 도 2c의 공정단계 다음에 도 2d의 공정단계를 수행하는 대신에 도 2e의 공정단계를 바로 수행한다. 그러나 이후의 각 공정단계의 그림은 편의상 도 2d의 공정단계를 거친 것을 기준으로 기술하기로 한다.
도 2e를 참조하면, LPCVD 또는 PECVD법으로 다결정 실리콘막을 설계조건에 따라 0.4 ㎛ 이상, 바람직하게는 2 ㎛ 이상의 두께로 증착한다. 이때 규칙적으로배열된 미세기공부(211)가 하부의 실리콘 기판(101, 201, 301) 계면으로부터 다결정 실리콘막에 의해 매립(filling)됨으로써 마이크로채널 외벽막(103, 203, 303)이 형성된다. 이후 전기로에서 1000℃, 2 시간, N2분위기로 열처리하여 다결정 실리콘막에 인가되는 압축응력을 완화시킨다. 여기에서 마이크로채널 외벽막(103, 203, 303) 물질은 다결정 실리콘막에 한정된 것이 아니고 전도성막, 절연막 또는 반도체막 등 다양한 박막이 사용될 수 있다.
도 2f에서 보는 바와 같이, HF 용액에 의한 습식 식각(wet etching) 또는 무수 HF(anhydrous HF) 기체를 이용한 기상 식각(gas phase etching)으로 마이크로채널 어레이 형성영역(210)내에 존재하는 트렌치 열산화막(209)을 제거한다. 이와 같은 희생층 식각에 의해 실리콘 기판(101, 201, 301)에 매립된 다수의 마이크로채널로 이루어진 어레이 구조체(102, 202, 302)가 형성되고 그 상부는 평탄한 구조를 가지게 된다.
한편, 마이크로채널 어레이(102, 202, 302) 구조체 상부에 부가적으로 히터 또는 전극 구조를 집적할 경우에는 도 2e의 공정단계 다음에 도 2f의 공정을 수행하는 대신에 도 2g ~도 2i의 공정단계를 수행한다.
도 2g에서 보는 바와 같이, 본 발명의 마이크로채널 어레이 상부에 히터 또는 전극을 형성하기 위하여 희생층 식각에 의하여 본 발명의 마이크로채널 어레이를 형성하기 전에, 마이크로채널 외벽막(103, 203, 303) 상에 마스킹용 절연막(212)으로 Si3N4층 또는 SiO2층을 LPCVD법 또는 PECVD법으로 증착한 다음PR(213)을 도포하고 두번째 마스크로 노광하여 패터닝한다.
도 2h를 참조하면, 마스킹용 절연막(212)의 건식 식각, PR(213) 제거 및 세정후 패터닝 영역을 이용하여 마이크로채널 외벽인 다결정 실리콘막(103, 203, 303)을 국부적으로 이온주입 또는 전기로 도핑한 후 열처리한다. 이때 n+또는 p+다결정 실리콘 도핑부(104, 214)는 확산저항(diffused resistor)을 형성함으로써 매립형 히터(104, 214)로 된다. 여기에서 히터 물질은 다결정 실리콘막에 한정된 것이 아니고 앞의 도 2g에서 절연막(212)을 증착후 패터닝하지 않고 그 위에 연속적으로 전도성막 또는 반도체막을 증착한 후 이를 패터닝하여 히터로 사용할 수 있으며, 이와 동일한 방법으로 전극 구조를 형성할 수 있다.
도 2i를 참조하면, HF 습식 식각 또는 기상 식각으로 마이크로채널 어레이 형성영역(210)내에 존재하는 다수의 트렌치 열산화막(209)을 제거하여 실리콘 기판(101, 201, 301)에 매립된 마이크로 채널 어레이(102, 202, 302)를 형성한다. 그 다음에, 금속막을 스퍼터링(sputtering) 또는 전자선(e-beam) 증착한 후 PR을 도포하고 세번째 마스크로 패터닝하여 전기적 연결을 위한 패드(105, 215) 영역을 정의한다. 이후에 PR 제거후 합금화 공정(alloying)을 거쳐 히터 또는 전극 구조(104, 214)가 집적된 마이크로채널 어레이(102, 202, 302) 구조체를 완성한다.
도 3은 상술한 공정에 의해 제작된 100 ×100 ㎛2크기의 마이크로채널 어레이(102, 202, 302) 구조체의 일부를 파단하여 나타낸 단면구조의 전자현미경 사진이다. 실리콘 기판(101, 201, 301) 내부에 피치 2.0 ㎛, 폭 1.6 ㎛, 종횡비 약 3인극미세 마이크로채널이 규칙적으로 형성되어 있는데 채널 외벽막(103, 203, 303)은 1.0 ㎛ 두께의 다결정 실리콘막을 증착하여 형성하였다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함으로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명의 제조방법에서는 실리콘 기판에 다수의 트렌치 선폭부를 형성한 후 이를 산화시켜 열산화막과 미세기공부를 형성함으로써 마이크로채널 어레이 구조체 형성영역을 정의한다. 이때 일반적인 반도체 열산화공정이 사용되므로 10-1~100㎛ 단위의 폭 또는 직경을 가진 극미세 마이크로 채널이 고밀도로 형성된다. 따라서 전체 마이크로채널 어레이의 단면 폭 또는 직경이 100~103㎛ 단위인 다양한 크기를 가지는 미세 구조체를 용이하게 제조할 수 있다. 그리고 실리콘 기판 하부로의 트렌치 형성시 RIE 또는 깊은 RIE(deep-RIE)법으로 10-1~102㎛ 단위 깊이에 걸쳐 식각할 수 있기 때문에 깊은 깊이로 마이크로채널 어레이를 형성할 수 있을 뿐만 아니라 마이크로 채널 어레이의 종횡비를 자유로이 조절할 수 있다. 또한, 실리콘 트렌치의 형상을 그 평면 구조가 홈 내지 고립된 기둥 모양이고 그 단면 구조는 사각형, 원형, 반원형, 마름모형, 사다리꼴형, 삼각, 육각 등 다각형의 형태로 식각할수 있기 때문에 마이크로채널의 모양을 임의로 형성할 수 있다.
본 발명의 마이크로채널 어레이 구조체의 제조방법은 실리콘 열산화막을 희생층으로 그리고 주로 다결정 실리콘막을 채널 외벽막으로 사용하는 표면 미세가공 기술을 이용하므로 하부 실리콘 기판의 물리, 화학적 특성에 거의 영향을 미치지 않는다. 그리고 기판에 매립되어 마이크로채널 어레이 구조체 상부가 평탄화됨으로써 단차 영향이 최소화되어 그 상부 영역에 반도체 연속공정으로 수동소자, 센서, 액츄에이터, 전자소자 등 부가적인 구조를 용이하게 집적화할 수 있다.
본 발명에서는 채널 외벽막의 상부면에 다결정 실리콘 확산저항 히터 또는 박막형 히터가 집적되는데, 히터에 전력 인가시 발생된 열량은 높은 열전도율의 예를 들면 다결정 실리콘막으로 구성된 방열핀(radiation fin) 구조의 다수의 마이크로채널 격벽을 통해 채널 어레이 내부를 통과하는 반응물이나 액체 또는 기체에 신속하게 공급될 수 있으며 냉각시에도 동일한 원리가 적용될 수 있다. 따라서 마이크로채널 어레이 내부의 유체 종류에 관계없이 대상물을 급속 가열 및 냉각할 수 있다.
본 발명에 의한 실리콘 기판에 매립된 마이크로채널 어레이 구조체는 최종적으로 도 1a ~ 1d의 형태로 사용되어 바이오 칩, 미세 유체부품 및 분석기기, 랩-온-칩(lab-on-a-chip), PCR 증폭장치, 미세 반응로, 약물전달 장치, HPLC 등 유체 MEMS 소자와 전자부품 냉각장치의 초소형화, 고성능화 구현을 위한 기본적인 유체 플랫포옴(platform)으로 사용될 수 있다.

Claims (15)

  1. 실리콘 기판;
    상기 실리콘 기판에 매립된, 다수의 극미세 마이크로채널이 고밀도로 집적되어 형성된 마이크로채널 어레이;
    상기 기판 및 상기 마이크로채널 어레이 상에 평탄하게 증착되고 또한 상기 극미세 마이크로채널들 사이에 개재되어 이들을 구획하는 마이크로채널 외벽막을 포함하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  2. 제1항에 있어서,
    상기 기판상에 증착된 상기 마이크로채널 외벽막 상부에 형성된 히터 또는 전극 및 전기연결 패드를 더 포함하는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  3. 제1항 또는 제2항에 있어서,
    상기 마이크로채널 어레이는 그 평면 구조가 홈 내지 고립된 기둥 모양이고, 그 단면 구조는 사각형, 원형, 반원형, 마름모형, 사다리꼴형, 삼각, 육각 등의 다각형 등 임의의 형상을 가진 다수의 마이크로채널이 모여서 형성된 것을 특징으로하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  4. 제1항 또는 제2항에 있어서,
    상기 마이크로채널 어레이는 10-1~100㎛ 단위의 단면 폭 또는 직경을 가지는 극미세 마이크로채널이 고밀도로 집적되어 형성된 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  5. 제1항 또는 제2항에 있어서,
    상기 마이크로채널 어레이 영역은 100~103㎛ 단위의 단면 폭 또는 직경을 가지는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  6. 제1항 또는 제2항에 있어서,
    상기 마이크로채널 어레이는 실리콘 기판 하부로 10-1~102㎛ 단위의 깊이에 걸쳐 형성된 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  7. 제1항 또는 제2항에 있어서,
    상기 마이크로 채널 외벽막은 다결정, 비정질 또는 단결정 실리콘, 전도성 물질, 절연물질 또는 반도체 물질로 형성되는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  8. 제1항 또는 제2항에 있어서,
    상기 히터는 다결정, 비정질, 또는 단결정 실리콘막, 전도성막 또는 반도체막으로 구성되는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  9. 제1항 또는 제2항에 있어서,
    상기 전극은 다결정, 비정질 또는 단결정 실리콘막, 전도성막 또는 반도체막으로 구성되는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체.
  10. 실리콘 기판을 식각하여 다수의 실리콘 트렌치 구조를 형성하는 단계;
    상기 실리콘 트렌치 구조를 산화하여 다수의 트렌치 열산화막과 미세 기공부를 형성하는 단계;
    상기 다수의 미세기공부 하부의 트렌치 열산화막을 실리콘 계면까지 식각하는 단계;
    상기 기판상에 증착막을 증착함으로써 상기 기판 전체상에 평탄하게 증착되고 상기 다수의 미세 기공부내에 매립된 마이크로채널 외벽막을 형성하는 단계; 및
    상기 다수의 트렌치 열산화막을 제거하여 마이크로채널 어레이를 형성하는 단계를 포함하는
    실리콘 기판에 매립된 마이크로채널 어레이 구조체의 제조방법.
  11. 제10항에 있어서,
    상기 마이크로채널 외벽막을 형성한 후에 상기 마이크로채널 외벽막 상부를 국부적으로 도핑하거나 부가적인 박막을 증착 및 식각하여 히터 또는 전극을 형성하는 단계, 및 상기 히터 또는 전극상에 금속막을 증착 및 식각하여 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체의 제조방법.
  12. 제10항 또는 제11항에 있어서,
    상기 다수의 실리콘 트렌치 구조에서 실리콘이 제거되지 않은 부분의 선폭과 트렌치의 선폭의 비는 0.45:>0.55 인 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체의 제조방법.
  13. 제10항 또는 제11항에 있어서,
    상기 실리콘 트렌치 구조를 산화하여 다수의 트렌치 열산화막과 미세 기공부를 형성하기 전에, 상기 실리콘 기판을 도핑하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체의 제조방법.
  14. 제10항 또는 제11항에 있어서,
    상기 마이크로채널 외벽막을 증착한 후에 열처리하여 상기 마이크로채널 외벽막에 인가되는 압축응력을 완화시키는 단계를 더 포함하는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체의 제조방법.
  15. 제10항 또는 제11항에 있어서,
    상기 다수의 트렌치 열산화막을 제거하여 마이크로채널 어레이를 형성하는 단계는 HF 용액에 의한 습식 식각 또는 무수 HF 기체에 의한 기상 식각에 의하여수행되는 것을 특징으로 하는 실리콘 기판에 매립된 마이크로채널 어레이 구조체의 제조방법.
KR10-2000-0086723A 2000-12-30 2000-12-30 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및이의 제조방법 KR100445744B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0086723A KR100445744B1 (ko) 2000-12-30 2000-12-30 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및이의 제조방법
US10/022,093 US6582987B2 (en) 2000-12-30 2001-12-14 Method of fabricating microchannel array structure embedded in silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086723A KR100445744B1 (ko) 2000-12-30 2000-12-30 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및이의 제조방법

Publications (2)

Publication Number Publication Date
KR20020058609A true KR20020058609A (ko) 2002-07-12
KR100445744B1 KR100445744B1 (ko) 2004-08-25

Family

ID=27689700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0086723A KR100445744B1 (ko) 2000-12-30 2000-12-30 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및이의 제조방법

Country Status (1)

Country Link
KR (1) KR100445744B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067256A (ko) * 2001-02-16 2002-08-22 (주)지노믹트리 챔버슬라이드로 바이오 폴리머를 구획화하여 집적시키는마이크로어레이 시스템
KR100483145B1 (ko) * 2002-11-08 2005-04-14 주식회사 대우일렉트로닉스 적외선 어레이 센서 패키지
KR100707171B1 (ko) * 2004-08-31 2007-04-13 삼성전자주식회사 Ｐｃｒ을 수행할 수 있는 잉크젯 방식의 ｄｎａ 어레이어및 이를 이용한 ｄｎａ 마이크로어레이의 제조방법
KR100860075B1 (ko) * 2006-12-04 2008-09-24 한국전자통신연구원 혈장 분리용 마이크로 필터 소자 및 그 제조방법
CN116487340A (zh) * 2023-04-27 2023-07-25 中国科学院上海微系统与信息技术研究所 具有微流道的异质集成氧化镓场效应晶体管及制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195769B1 (ko) * 2014-07-10 2020-12-30 주식회사 미코바이오메드 미세유체 칩, 이의 제조 방법 및 이를 이용한 분석 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067256A (ko) * 2001-02-16 2002-08-22 (주)지노믹트리 챔버슬라이드로 바이오 폴리머를 구획화하여 집적시키는마이크로어레이 시스템
KR100483145B1 (ko) * 2002-11-08 2005-04-14 주식회사 대우일렉트로닉스 적외선 어레이 센서 패키지
KR100707171B1 (ko) * 2004-08-31 2007-04-13 삼성전자주식회사 Ｐｃｒ을 수행할 수 있는 잉크젯 방식의 ｄｎａ 어레이어및 이를 이용한 ｄｎａ 마이크로어레이의 제조방법
KR100860075B1 (ko) * 2006-12-04 2008-09-24 한국전자통신연구원 혈장 분리용 마이크로 필터 소자 및 그 제조방법
CN116487340A (zh) * 2023-04-27 2023-07-25 中国科学院上海微系统与信息技术研究所 具有微流道的异质集成氧化镓场效应晶体管及制备方法

Also Published As

Publication number Publication date
KR100445744B1 (ko) 2004-08-25

Similar Documents

Publication Publication Date Title
US6582987B2 (en) Method of fabricating microchannel array structure embedded in silicon substrate
US7427526B2 (en) Deposited thin films and their use in separation and sacrificial layer applications
CN101445216B (zh) 分体式微机电系统及其制备方法
US6602791B2 (en) Manufacture of integrated fluidic devices
US6210986B1 (en) Microfluidic channel fabrication method
US5882496A (en) Porous silicon structures with high surface area/specific pore size
US5824204A (en) Micromachined capillary electrophoresis device
US7535692B2 (en) Multilevel structured surfaces
US6825127B2 (en) Micro-fluidic devices
EP1280617A2 (en) Deposited thin films and their use in separation and sarcrificial layer applications
US20070039920A1 (en) Method of fabricating nanochannels and nanochannels thus fabricated
US6649078B2 (en) Thin film capillary process and apparatus
WO2001033614A1 (en) Method for fabricating arrays of micro-needles
WO2013027393A1 (ja) マイクロ流体デバイス
TWI277600B (en) Single wafer fabrication of integrated micro-fluidic system
KR100445744B1 (ko) 실리콘 기판에 매립된 마이크로채널 어레이 구조체 및이의 제조방법
WO2019060042A1 (en) METHOD FOR SINGLE FLUID ADDRESSING OF A NANOPORE
Kaltsas et al. Planar CMOS compatible process for the fabrication of buried microchannels in silicon, using porous-silicon technology
CN110918144A (zh) 一种微流控芯片及基于微流控芯片的全血分离方法
CN111001451A (zh) 一种微流控芯片及基于微流控芯片的全血分离方法
US20140054261A1 (en) Micro-device on glass
KR101091988B1 (ko) 중합효소 연쇄반응 챔버 칩 및 그 제조방법
KR20050003944A (ko) 히터와 온도센서가 내장된 마이크로 챔버 구조체 및 제작방법
Kutchoukov et al. Fabrication of Biochemical Nanodevices with Self-Aligned Electrodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120809

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130717

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150723

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee