KR20020058004A

KR20020058004A - 전송 품질을 모니터하는 방법

Info

Publication number: KR20020058004A
Application number: KR1020027006008A
Authority: KR
Inventors: 첸타오; 링펀윤; 티에드만에드워드지주니어
Original assignee: 밀러 럿셀 비; 퀄컴 인코포레이티드
Priority date: 1999-11-12
Filing date: 2000-11-13
Publication date: 2002-07-12
Also published as: EP1881617A1; TW480846B; US7106791B2; AU1605001A; KR100776549B1; CA2389071A1; IL149454A; US7643546B2; ATE424660T1; BR0015437A; MXPA02004668A; JP4404512B2; KR20070042591A; EP1228580B1; CA2389071C; RU2281609C2; UA74167C2; US20060007989A1; ES2320192T3; WO2001035546A1

Abstract

무선 통신에서, 시스템 성능 및 동작을 유지하기 위하여 통신 채널들의 전송 품질을 모니터할 필요가 있다. 본 발명은 송신기에서 신호에 품질 모니터링 데이터를 삽입하여 채널 처리량을 감소시킴 없이, 수신기에서 채널들내의 비트 에러 레이트들을 측정하는 방법을 제공한다.

Description

전송 품질을 모니터하는 방법{METHOD FOR MONITORING TRANSMISSION QUALITY}

시스템 동작을 위해, 무선 통신 네트워크들의 통신 채널들의 전송 품질을 모니터할 필요가 있다. 시스템의 동작 및 성능은 정확한 실시간 전송 품질 피드백 정보없이 유지할 수 없다.

전송 품질은 BER (Bit Error Rate) 로 측정한다. 원격통신 전송시에, BER은 전송시에 수신되는 총 비트수에 대한 에러들을 가지는 비트들의 퍼센티지 (percentage) 이다. BER은 통상적으로 퍼센티지로 표현한다. 예를 들어, 전송이 4% 의 BER을 가지면, 이는 전송된 100 비트중에서 4 비트가 에러로서 수신되는 것을 의미한다.

현재, 무선 통신 시스템들의 전송 품질을 모니터하는 이상적인 방법은 존재하지 않는다. 공지된 모니터링 방법들은 모니터링 목적을 위하여 전송된 신호에 단독으로 정보를 부가하는 것을 포함한다. 전송 품질을 모니터하는 하나의 이러한 방법은 전송 신호에 기지의 비트 패턴을 삽입하고, 수신된 비트 패턴과 실제 전송한 패턴을 비교하여 BER을 계산함으로써 달성된다. 현재 사용중인 또다른 방법은 전송 신호에 CRC (Cyclic Redundancy Code) 를 부가하는 것이다. 순환 중복 검사 (Cyclic redundancy checking) 는 통신 링크를 통해 전송한 데이터내의 에러들을 검사하는 방법이다. 전송 장치는 전송할 데이터의 블록에 16 비트 또는 32 비트 다항식을 적용하고, 그 블록에 결과적인 CRC를 부가한다. 수신단은 그 데이터에 동일한 다항식을 적용하고, 그 결과를 전송장치에 의해 부가한 결과와 비교한다. CRC 가 일치하면, 데이터는 에러없이 수신한 것이다.

전송 신호에 기지의 비트 패턴들 또는 CRC 비트들을 부가하는 임의의 전송 품질 모니터링 방법은 채널의 트래픽 흐름 처리량을 감소시킨다. 또한, CRC 들은 정확한 BER 의 측정치가 아닌 블록 에러들의 존재만을 나타낸다.

본 발명은 무선 통신 네트워크에 관한 것이다. 특히, 본 발명은 무선 통신 채널들의 전송 품질을 모니터하는 신규하고 개선된 방법에 관한 것이다.

본 발명의 특징, 목적, 및 이점을 첨부된 도면을 통하여 보다 상세하게 설명하며, 도면 중 동일한 도면 부호는 동일한 구성요소를 나타낸다.

도 1 은 무선 통신 채널의 하이 레벨 다이어그램이다.

도 2 는 역방향 링크 전력 제어 서브-채널 구조의 다이어그램이다.

도 3 은 채널 품질을 모니터하기 위해 본 발명의 방법에 의해 사용되는 장치의 다이어그램이다.

도 4 는 전력 제어 비트 극성을 결정하기 위한, 본 발명의 방법의 하이 레벨 흐름도이다.

도 5 는 본 발명의 채널 품질 모니터링 방법의 하이 레벨 흐름도이다.

도 6 은 트래픽 채널의 에러 레이트를 서로 다른 레이트로 유지하면서 전력 제어 서브채널의 에러 레이트를 제어하기 위하여 본 발명에 의해 사용되는 장치의 블록도이다.

본 발명은 모니터링 정보의 삽입을 위해 이전에 사용된 시간, 에너지, 및 채널 처리량의 퍼센티지를 이용하지 않고 무선 통신 전송 채널 품질을 모니터링하는 신규하고 개선된 방법이다. 본 발명의 방법은 채널 처리량을 개선하고, 다른 목적들을 위하여 채널내에 이미 운반되는 정보를 재사용함으로써 실제 BER 들의 근사 측정을 제공한다. 파일롯 심볼들과 같은 기지의 정보를 이용하여 BER 들을 계산함으로써, 본 발명은 채널 품질 모니터링 목적을 위하여 채널 대역폭을 사용하지 않고 전송 품질을 모니터할 수 있다.

실제 에러 측정없이 채널들의 미지의 품질을 모니터하기 위하여, 본 발명은 기지의 채널 정보로부터 프락시 BER 들을 생성한다. 본 발명은 모니터링된 채널을 처리하는 방식과 동일한 방식으로 기지의 채널 정보를 처리함으로써 프락시BER 들을 생성한다.

도 1 은 기지국 (100) 과 액세스 터미널 (102) 사이의 무선 통신 링크의 하이 레벨 다이어그램을 나타낸다. 또한, 액세스 터미널 (102) 들은 무선 통신 시스템들에서 이동국으로 알려져 있다. 기지국 (100) 및 액세스 터미널 (102) 은 순방향 링크 (104) 및 역방향 링크 (106) 로서 공지된 2 개의 링크를 통하여 통신한다. 정보는 기지국 (100) 으로부터 액세스 터미널 (102) 로 순방향 링크(104) 를 통하여 이동한다. 순방향 링크 (104) 에서, 액세스 터미널 (102) 은 수신기이다. 정보는 액세스 터미널 (102) 로부터 기지국 (100) 으로 역방향 링크 (106) 를 통하여 이동한다. 역방향 링크 (106) 에서, 기지국은 수신기이다.

IS2000 시스템에 있어서, 역방향 링크 (106) 는 4 개의 채널들 (역방향 기본 채널, 역방향 전용 제어 채널, 역방향 파일롯 채널, 및 역방향 추가 채널) 을 가진다. 월시 채널화 및 PN 확산 이전에, 역방향 전력 제어 서브-채널을 역방향 파일롯 채널로 펑쳐링 (puncture) 한다. 비트들은 +1 또는 -1 의 값으로 펑쳐링한다. 전력 제어 서브-채널 비트들은, 액세스 터미널 (102) 에 대해 특정의 수신 FER (Frame Erasure Rate) 레벨을 달성하기 위하여, 액세스 터미널 (102) 에 기지국 (100) 으로 하여금 순방향 링크 (104) 상의 전송 전력을 상승 또는 하강시키도록 명령하는 메카니즘을 제공한다. 기지국 (100) 은 순방향 링크 (104) 에 대해 소망하는 FER 을 액세스 터미널 (102) 에 알려주며, 기지국 (100) 은 기지국이 역방향 링크 (106) 상에서 수신하는 전력 제어 명령들 또는 피드백을 통하여 그 레벨을 유지한다. 순방향 링크 (104) 에 대한 소망의 FER을 획득함으로써 허용가능한 통신 품질을 유지할 수 있을 정도로, 무선 통신 시스템이 기지국 전력을 거의 사용하지 않도록 하고, 네트워크 간섭이 거의 발생하지 않도록 한다. 기지국 전력 사용과 다른 액세스 터미널들과의 간섭이 감소되어, 시스템 용량이 증가된다.

기지국 (100) 은 액세스 터미널 (102) 에 의해 수신한 BER 이 기지국 (100) 에 의해 설정된 소망의 레이트 위 또는 아래에 있는지 여부에 따라, 액세스 터미널(102) 로부터의 전력 제어 명령들에 의해 순방향 링크 (104) 상의 전력을 증가 (+1) 시키거나 또는 전력을 감소 (-1) 시킨다. 선택적인 실시예에서, 전력 제어 명령 비트들은 요청된 전력 조정량을 포함하는 다중-비트 명령일 수 있다.

역방향 전력 제어 서브-채널은 어떠한 에러 검출도 수행하지 않는다. 상기 서브-채널은 순방향 링크 (104) 상의 전송 품질에 대한 정보를 피드백 또는 전력 제어 명령들의 형태로 정확하게 운반한다. 역방향 전력 제어 서브-채널은 사용자 트래픽 비트들을 운반하지 않는다. 상기 서브-채널의 목적은 순방향 링크 (104) 의 전력을 제어하는 것이다. 역방향 전력 제어 서브-채널의 품질은 얼마간의 모니터링을 수행하지 않으면 알 수 없다. 본 발명은 다음의 도면들에 의해 도시된 바와 같이, 프락시를 사용하거나 또는 외삽법에 의해 모니터링 정보를 삽입하지 않고 역방향 전력 제어 서브-채널의 품질을 모니터한다.

기지의 채널 정보로부터 미지의 채널 정보에 대한 프락시 BER을 생성하는 특성 때문에, 당업자라면 예시적인 실시예의 역방향 링크상에 이용되는 품질 모니터링 방법은 어떠한 무선 통신 채널에도 적용할 수 있음을 알 수 있다.

무선 통신 채널들은 여기에 참조된 "Physical Layer Standard for cdma2000 Spread Spectrum Systems"에 규정된 바와 같이 정의한다. 본 발명은 "Physical Layer Standard for cdma2000 Spread Spectrum Systems"에 규정된 IS 2000 물리층 성능을 테스트하는 메카니즘을 제공한다. 본 발명은 다른 통신 시스템들에 동일하게 적용할 수 있으며, 본 발명은 IS-2000 CDMA 시스템들의 범위에 한하지 않고 다른 무선 통신 시스템들에 적용할 수 있음을 알 수 있다.

도 2 는 예시적인 실시예의 역방향 링크 전력 제어 서브-채널 구조의 다이어그램을 나타낸다. 매 1.25 밀리초마다, PCG (Power Control Group)(204) 을 역방향 파일롯 채널상에 전송한다. 매 PCG (204) 에서, 신호의 3/4 은 역방향 파일롯 채널 (200) 이고, 신호의 1/4 은 역방향 전력 제어 서브-채널 (202) 이다. 파일롯 채널 (200) 은 어떤 정보도 운반하지 않는 일정한 +1 값 신호이다. 역방향 전력 제어 서브-채널 (202) 은 액세스 터미널 (102) 에 의해 생성된 순방향 전력 제어 비트 명령, +1 또는 -1 을 반복한다. CDMA 기술에서, 시간은 칩 단위로 종종 측정한다. IS-2000 시스템의 확산 레이트 1 에서, CDMA 칩 레이트는 초당 1.2288M 칩이며, 1 칩 = 1/(초당 1.2288M 칩) = 813.8 나노초이다. PCG (204) 는 384 개의 파일롯 신호 칩 (200) 들 및 128 개의 전력 제어 칩 (202) 들을 포함한다.

이 예시적인 실시예에서는, PCG 내의 역방향 파일롯 채널상에 전송된 모든 칩들을 동일한 공칭 전력 레벨로 전송하며, 이는 파일롯 신호 칩 (200) 들 및 전력 제어 칩 (202) 들이 3:1 의 전체 지속시간 비율로 동일한 진폭을 가진다는 것을 의미한다. 본 발명은 파일롯 심볼들과 전력 제어 비트들 사이에 다른 관계들이 존재하는 경우들로 확장할 수 있다. 본 발명은 이러한 기지의 채널 특성들을 이용한다. 기지의 파일롯 채널 신호를 모니터링함으로써, 본 발명은 역방향 전력 제어 서브-채널내의 미지의 정보의 실제 BER 과 유사한 프락시 BER을 생성한다.

본 발명은 CRC 비트들을 사용하거나 그 밖의 기지의 비트 패턴들을 비트 스트림으로 삽입하지 않고, 파일롯 심볼들 또는 파일롯 채널들과 같은 몇몇 공지된특성들을 가지는 채널들의 BER을 모니터하는 방법을 제공한다. 파일롯 채널과 같은 기지의 특성들로부터 생성된 사이드 정보를 조사함으로써, 역방향 전력 제어와 같은 미지의 정보에 대한 BER을 간접적으로 결정할 수 있다.

CDMA 통신 채널내의 다른 기지의 정보의 예는 파일롯 심볼들이다. 파일롯 심볼들을 파일롯 채널들과 동일하게 취급한다.

도 3 은 무선 통신 시스템들의 물리층의 성능을 테스트하고 채널 품질을 모니터하기 위하여 본 발명에 의해 사용된 장치의 예시적인 실시예의 다이어그램을 나타낸다. 도시된 장치는 합성된 수신 신호를 파일롯 채널과 전력 제어 채널들로 분리한다. 파일롯 채널상에 의사 (artificial) 비트 에러들을 발생시켜 전력 제어 비트들에 대한 BER의 프락시로서 사용하기 위하여, 칩들을 동기적으로 합산할 수 있도록 상기 칩들을 분리한다. 도 3 은 신호 품질을 모니터하기 위해, 본 발명에 의해 사용된 하드웨어를 통해서만 수신된 신호의 경로를 나타낸다.

안테나 (300) 는 RF (radio-frequency) 필드를 AC (alternating current) 로 또는 이와 반대로 변환하는 트랜스듀서이다. 수신 안테나는 RF 에너지를 인터셉트하고 전자장치로 AC를 전달한다. 수신된 아날로그 신호는 안테나 소자 (300) 에 도달하고, 수신 복조기 소자 (302) 에 의해 베이스밴드 아날로그 신호로 다운컨버팅된다.

수신 복조기 소자 (302) 에 의해 다운컨버팅된 후에, 역방향 전력 제어 서브-채널을 상기 신호의 다른 채널들로부터 분리할 수 있다.

수신된 신호를 곱셈기 (304a 및 304b) 에 의해 I (In phase) 및 Q(Quadrature) 성분들로 분리하여 각각 복소수 스트림을 생성한다.

역-확산기 소자 (306) 들은 PN (pseudorandom) 시퀀스들을 곱하거나 칩들을 분리시킨다. PN 시퀀스들은 기지국 수신기들내의 가입자 신호들을 분리하기 위하여 무선 통신에 사용되는 의사 난수이다. 역-확산기 (306) 들은 지금까지 합성된 원 (original) 신호내의 모든 채널들을 사용하여 원 신호의 I 및 Q 샘플들을 생성한다.

곱셈기 (308) 들 및 합산기 (310) 들에 의해 원 신호로부터 역방향 파일롯 채널 및 역방향 전력 제어 서브-채널을 분리한다. 곱셈기 (308) 들은 합성된 신호와 채널용 월시 코드를 곱함으로써 합성된 신호로부터 개별 채널들을 분리하며, 이는 월시 커버를 제거하는 것으로 또한 공지되어 있다. 월시 코드는 채널들을 분리하기 위하여 무선 통신에 사용되는 직교 시퀀스이다.

합산기 소자 (310) 들은 처리 시간에 분리된 채널들의 복소수로서 칩들 또는 칩들의 샘플들을 동기적으로 합성하거나 부가한다.

역방향 전력 제어 서브-채널 신호가 존재하는 1.25 밀리초 PCG 시간 주기의 1/4 동안에 그 분리된 채널 칩 스트림을 전력 제어 비트 벡터 합산기 소자 (314) 로 전환시킨다 (312). 전력 제어 비트 벡터 합산기 소자 (314) 의 출력은 수신된 전력 제어 비트 벡터이다.

역방향 파일롯 채널 신호가 존재하는 1.25 밀리초 PCG 시간 주기의 3/4 동안에, 파일롯 필터 합산기 소자 (316) 및 의사 비트 벡터 합산기 소자 (318) 로 그 분리된 채널 칩 스트림을 전환시킨다 (312). 파일롯 필터 합산기 소자 (314)의 출력은 파일롯 필터 기준 벡터를 생성하는 파일롯 채널 칩들의 슬라이딩 윈도우 합이다. 의사 비트 벡더 합산기 소자 (314) 는 본 발명에 있어 새로운 것이다. 의사 제어 비트 벡터 합산기 소자 (314) 의 출력은 의사 전력 제어 비트 벡터를 나타내는 파일롯 필터 기준 벡터의 추출된 세그먼트이다.

본 발명은 전력 제어 비트 극성을 결정하기 위하여 파일롯 필터 기준 벡터에 전력 제어 비트 벡터를 투영한다. 유사하게도, 미지의 전력 제어 비트들의 프락시 BER을 생성하기 위하여, 파일롯 필터 기준 벡터에 의사 전력 제어 비트 벡터를 투영한다.

(복소 합산으로서 복소수 또는 벡터들을 부가하여) 동기적으로 그 PCB 의 지속기간내에 모든 칩들을 합산함으로써 역방향 전력 제어 서브-채널의 파형으로부터 전력 제어 비트들 (+1/-1) 을 얻을 수 있다. 고속 및 저속 페이딩과 같은 서로 다른 채널 조건들에 대한 기준을 최적화하기 위하여, 선택된 소정의 지속시간내에 모든 칩들을 동기적으로 합산함으로써, 역방향 전력 제어 서브-채널의 파형으로부터 파일롯 채널 신호를 얻을 수 있다.

파일롯 채널 칩들의 동기 합산으로 생성된 벡터들을 사용함으로써, 본 발명은 직접적으로 측정할 수 없는 전력 제어 채널상의 에러 레이트의 간접 측정치를 외삽한다. 외삽법은 다음의 도면들에서 상세히 설명한다.

도 4 는 전력 제어 비트 극성을 결정하기 위한 본 발명의 방법의 하이 레벨 흐름도이다. 전력 제어 비트들은 전력 제어 비트들이 전송될 때 +1 또는 -1 로 평가된다. 수신기는 비트들의 극성 (+1 또는 -1) 을 결정해야 한다. 수신된 신호내의 잡음은 수신기가 비트를 플립 (flip) 하게 하거나 또는 수신된 전력 제어 비트의 부정확한 극성을 선택하게 할 수 있다. 전력 제어 비트들을 에러 검출 정보없이 전송하기 때문에, 수신기는 이들의 BER을 알 수 없다. 즉, 수신기는 부정확한 극성을 선택하는 주파수를 알 수 없다. 본 발명이 미지의 정보의 프락시 BER을 제공한다고 나타내도록 전력 제어 비트 극성 결정 방법을 제공한다.

비트 극성 결정은, 동기적으로 파일롯 채널 칩들을 합산하여 파일롯 신호의 공지된 값, +1 값을 가지는 칩들의 기준 벡터를 생성하는 블록 400 에서 시작한다. 벡터는 많은 파일롯 채널 칩들의 합이다. 합산되는 파일롯 채널칩들이 많으면 많을수록, 파일롯 채널 벡터는 그 채널이 정지상태로 될 때 까지 점점 길어지게 된다. 샘플들의 랜덤 잡음 성분들은 서로 상쇄되는 반면에 파일롯 벡터는 동일한 방향으로 더 길어지게 된다. 높은 신호 대 잡음비 (S/N) 로 안정한 +1 의 값을 가지는 기준 벡터를 생성하며, 이로써 전력 제어 비트의 극성을 수신기에 의해 판정할 수 있다.

블록 402 에서, 소정의 전력 제어 비트의 PCG 의 모든 전력 제어 칩들을 동기적으로 합산하여 PCB 벡터를 생성한다.

블록 404 에서, 2 개의 벡터들의 내적을 얻는다. 그 내적을 이용하여 파일롯 채널 기준 벡터에 전력 제어 비트 벡터를 투영한다. 내적 결과는 극성을 나타내는 부호화된 값을 산출한다.

내적 (또는 도트 프러덕트) 의 부호를 조사함으로써 블록 406 에서 전력 제어 비트의 극성을 결정한다. 부호가 양 이거나 각도가 90 도 보다 작은 경우에, 수신된 전력 제어 비트를 +1 로 결정하거나 공지된 +1 기준벡터로 정렬한다. 부호가 음이거나 각도가 90 도 보다 큰 경우에, 수신된 전력 제어 비트를 -1 로 결정하거나 공지된 +1 기준벡터에 대향정렬한다.

잡음에 의해 처리가 실패하는 BER 또는 주파수를 본 발명의 품질 모니터링 방법없이 수신기에 의해 알 수는 없다.

본 발명의 예시적인 실시예에서, 파일롯 채널상에 의사 비트 에러들을 발생시키고, 그 의사 비트들의 BER 을 전력 제어 서브-채널 BER의 프락시 BER 로서 이용한다. 양 채널들의 에러 레이트가 통계적으로 동일하므로, 프락시 BER을 이용할 수 있다.

블록 500 에서, 전력 제어 비트 극성을 결정하는데 사용되는 동일한 방식 (도 4 의 블록 400) 으로 파일롯 채널 기준 벡터를 생성한다. 본 발명은 파일롯 채널이 항상 동일한 극성을 가지며, 신호를 운반하지 않으며, 그리고 일정하다는 성질을 이용한다. 파일롯 채널이 일정하므로, 벡터의 세그먼트 (지속 시간) 를 추출하여 의사 비트를 나타낼 수 있다. 당업자라면 채널의 공지된 특성을 이용하여 임의의 파일롯 채널 또는 공지된 패턴을 가진 파일롯 심볼로 연장할 수 있음을 알 수 있다.

블록 502 에서, 파일롯 채널 벡터로부터 칩들을 추출하여 벡터의 세그먼트를 형성한다. 추출된 파일롯 채널 벡터 세그먼트의 칩들을 동기적으로 더하여 복소수 (벡터) 를 형성함으로써 피드백 비트로서 또한 공지되어 있는 의사 제어 비트를 나타낸다. 전력 제어 비트인 것 처럼 그 세그먼트를 사용한다. 전력 제어 비트를 역방향 링크상의 파일롯과 유사한 방식으로 전송하기 때문에, 극성이 정확한지 (+1) 또는 부정확한지 (-1) 를 테스트하기 위하여, 파일롯 벡터의 세그먼트를 추출하여 테스트 신호 (또는 의사 비트) 로서 취급한다.

PCG 벡터의 작은 세그먼트내의 신호를 나머지 파일롯 벡터와 동일한 방향으로 전송한다. 그러나, 그 신호는 제한된 지속기간을 가지므로, 신호를 플립시키는 그 지속기간 동안에 많은 잡음이 존재할 수 있다. 세그먼트를 합산하여 새로운 벡터 또는 의사 전력 제어 비트를 얻는다. 역방향 파일롯 채널 칩들을 이와 같이 전송하지 않더라도 이러한 의사 비트는 전력 제어 비트를 나타낼 수 있다. 의사 비트들의 극성을 결정함으로써 전력 제어 비트의 프락시 BER을 생성할 수 있다. 이는 의사 비트의 극성이 -1 로 얻어진 경우에, 그 결과가 부정확하다고 공지되어 있기 때문이다. -1 의 극성 결과를 비트 에러로서 규정하였다. 이는 이러한 부정확한 결과를 몇 번이나 계산하였는지를 결정할 수 있다. 이 계산으로 의사 비트상의 비트 에러 레이트를 측정하며, 상기 비트 에러 레이트는 통계적으로 전력 제어 비트들의 실제 BER 과 동등하다. 파일롯이 존재하는 시간의 3/4 동안과 같이 전력 제어 비트가 존재하는 시간의 1/4 동안에, 동일한 잡음 통계치가 존재하기 때문에 BER 들은 통계적으로 동등하다. 본 발명은 미지의 정보에 대한 BER을 외삽법에 의해 추정하기 위하여 미지의 신호와 동일한 S/N 비를 가지는 공지의 신호를 테스트하는 이러한 방법을 사용한다.

본 발명의 인공적으로 생성된 전력 제어 비트들을 모니터하는 동시에 역방향 링크상의 전력 제어 비트들을 복조하여 실시간 프락시 BER을 생성한다.

전송 품질을 유지하고, 전송 품질을 특정 레벨에 고정시키고, 개별 채널들이 개별 품질 레벨들을 가지도록 하며, 그리고 시스템의 물리층을 테스트하기 위하여, 무선 통신 시스템에 의해 본 발명의 프락시 BER을 사용한다.

블록 504 에서, 파일롯 벡터 및 의사 비트 벡터들의 내적을 얻는다. 내적을 이용하여 파일롯 채널 벡터에 의사 전력 제어 비트 벡터를 투영한다. 내적의 결과는 극성을 나타내는 부호화된 결과를 산출한다.

내적 [또는 도트 프러덕트 (dot product)] 의 부호를 조사함으로써 블록 506 에서 의사 전력 제어 비트의 극성을 결정한다. 만일 부호가 양이거나 또는 각도가 90 보다 작은 경우에, 의사 전력 제어 비트를 +1 로서 결정하거나 공지된 +1 파일롯 신호로 정렬한다. 이러한 결과를 규정에 의해 교정한다. 부호가 음이거나 또는 각도가 90 보다 큰 경우에, 의사 전력 제어 비트를 -1 로 결정하거나 공지된 +1 파일롯 벡터로 대향정렬한다. 의사 비트의 -1 극성은 규정에 의해 부정확한것이 된다.

블록 508 에서, 전력 제어 서브-채널의 프락시 BER을 의사 비트들의 BER 로부터 계산하고, 상기 비트들이 추출되는 파일롯 채널의 채널 특성들로 캘리브레이트(calibrate)한다.

본 발명은 길이 또는 합산 기간을 조정함으로써 채널 조건들의 변경사항을 보상하기 위하여 프락시 BER을 캘리브레이트한다. 채널이 정지상태인 경우에,신호 벡터는 동일한 방향으로 유지된다. 동기 (coherent) 합산은 항상 동일한 방향으로 더욱 긴 벡터를 생성한다. 이는 AWGN (Average Guassian White Noise) 에 의해 특성화된 채널이다. AWGN 채널에서, 채널 특성들은 시간에 따라 변화하지 않는다. 벡터에서부터 벡터로 나타나는 실제 잡음은 독립적이고, S/N 비는 높다. 더 많은 샘플들을 합산하면 더욱 안전한 기준 벡터를 생성한다.

그러나, 채널이 시간에 따라 변화하거나 또는 시간에 따라 페이딩하는 경우에, 서로 다른 각도들에서 더 길어지거나 더 짧게 됨으로써 기준 파일롯 벡터가 변화한다. 이 경우에, 너무 긴 기간 동안 합산하면 벡터들이 서로 상쇄될 수 있다.

긴 합산 기간동안에 더욱 안정한 기준벡터를 생성하지 않는 페이딩 채널들에 있어서, 본 발명은 파일롯 기준 벡터의 지속기간 동안에 합산하는 것을 캘리브레이트한다.

본 발명은 테스트 환경내의 채널 타입들을 분류하고, 저속 페이딩, 고속 페이딩, 페이딩 없음 (no fading) (AWGN) 등과 같은 각각의 카테고리내의 기지의 정보 패턴들을 수신기들에 전송하고, 그리고 테스터에 이용가능한 기지의 패턴들로부터 결정될 수 있는 실제 (true) BER과 프락시 BER 을 비교함으로써 캘리브레이션 테이블들을 생성한다. 수신기는 파일롯 신호내의 변경사항 및 로크된 수신기 핑거들의 개수와 같은 이러한 정보를 조사함으로써 채널 환경을 분류한다. 수신기는 채널 분류에 따라 캘리브레이션 테이블을 사용한다. 예를 들어, 예시적인 실시예의 캘리브레이션 테이블을 아래에 나타낸다.

수신기는 양호한 채널 분류 및 교정에 대한 테이블을 사용할 수 있거나 또는 더욱 일반적으로 분류할 수 있고, 평균적인 교정 값들을 사용할 수도 있다. 채널 타입들을 분류할 수 없는 경우들에 있어서, 본 발명은 캘리브레이션 테이블 평균치들을 이용하여 채널 조건들이 변경되는 것을 교정한다. 이러한 교정작업 후에 프락시 BER 계산을 수행한다.

순방향 링크 (104) 상의 채널 S/N 비는 역방향 링크 (106) 와 다르다. 순방향 링크 채널들상의 미지의 전력 비를 조정하는 특정 단계를 부가함으로써, 본 발명의 BER 외삽법을 순방향 링크 채널들 뿐만 아니라 역방향 링크 채널들에도 적용할 수 있다.

순방향 링크 상에서, 전력 제어 비트들은 파일롯과 동일한 전력 레벨의 순방향 링크 전력 제어 서브-채널로 펑쳐링되지 않는다. 순방향 링크 파일롯 전력 레벨은 전력 제어 비트들보다 더욱 더 강하다. 전력 제어 비트들과 순방향 파일롯 채널 사이의 전력비는 수신기에 의해 알려지지 않는다. 순방향 파일롯 채널 전력은 통상적으로 셀 전력의 고정된 퍼센티지 (대략 20%) 를 가진다. 또한, 순방향 전력 제어 서브-채널 전력 레벨을 순방향 기본 또는 군 채널로 제한한다. 본 발명은 순방향 링크상에 프락시 BER 들의 벡터들을 생성하는 경우에 전력 제어 비트들과 동일한 에너지 레벨을 생성하는 순방향 링크상의 파일롯 기준 윈도우에 대하여 더 짧은 합산기간을 선택한다.

상기 파일롯 기준으로부터 칩들의 적정량을 추출하여 양 채널 샘플들상의 에너지를 동일하게 하기 위하여, 본 발명은 파일롯 채널과 전력 제어 채널 샘플들의 수신된 S/N 비를 고찰하고, 채널 샘플들 사이의 진폭 차이를 측정하고, 그리고 계산에 의해 S/N 비를 결정하는 방법들을 사용한다. 이러한 계산들로부터 비교적 정확한 캘리브레이션 교정들을 수행한다. 또한, 본 발명은 기지국으로부터의 메시지들내에 포함된 S/N 비들에 대한 정보를 이용하여 순방향 링크상의 BER들을 캘리브레이트한다.

도 6 은 전력 제어 서브-채널의 에러 레이트를 제어하면서 트래픽 채널의 에러 레이트를 서로 다른 레이트로 유지하는 장치를 나타낸다. PN 역확산 데이터를 소정의 트래픽 월시 시퀀스 (Wt) 에 따라 역확산 데이터를 복조하는 트래픽 복조기 (600) 에 제공한다. 예시적인 실시예에서, 복조된 심볼들이 정확하게 수신되었는지 여부를 판정하는 CRC (cyclic redundancy check) 소자 (602) 로 그 복조된 심볼들을 제공한다. CRC 검사의 결과를 제어 프로세서 (604) 에 제공한다.

또한, 전력 제어 비트 벡터, 파일롯 기준 벡터, 및 의사 비트 벡터를 제어 프로세서 (604) 에 제공한다. 제어 프로세서 (604) 는 상술된 바와 같이 전력 제어 서브채널의 비트 에러 레이트를 계산한다. 제어 프로세서 (604) 는 트래픽채널 및 전력 제어 서브채널의 에러 레이트들을 계산한다.

예시적인 실시예에서, 기지국 (100) 은 파일롯 채널과 트래픽 채널의 전송 에너지들 사이의 전송 에너지 차이를 증가시키거나 감소시킬 것을 요청하는 메시지를 액세스 터미널 (102) 에 전송한다. 파일롯 채널 및 트래픽 채널의 전송 에너지들을 독립적으로 제어함으로써 이러한 동작을 선택적으로 수행할 수 있다.

예시적인 실시예에서, 메시지 발생기 (606) 는 일반적으로 액세스 터미널 (102) 의 전송 에너지를 제어하기 위하여 일반적인 업/다운 명령을 생성하고, 또한 파일롯 채널과 트래픽 채널의 전송 에너지들 사이의 에너지 관계의 변경사항을 나타내는 메시지도 생성한다.

전송을 위하여 그 메시지들을 변조기 (608) 로 제공하여 변조한다. 변조된 심볼들을 안테나 (612) 를 통해 전송하기 위하여 심볼들을 업 컨버트, 증폭, 및 필터링하는 전송기 (610) 로 제공한다.

이상, 당업자가 본 발명을 제조하거나 사용할 수 있도록 바람직한 실시예들을 설명하였다. 이러한 실시예들의 다양한 변경들은 당업자라면 쉽게 알 수 있으며, 여기에 규정된 일반 원리들은 본 발명의 창의력을 사용하지 않고도 다른 실시예들에 적용할 수 있다. 따라서, 본 발명은 여기에 나타낸 실시예들로 한정되는 것이 아니라 여기에 기술된 신규한 특징들 및 원리들과 일치하는 가장 넓은 범위와 부합한다.

Claims

무선 통신 채널내의 미지의 정보 품질을 모니터하는 방법에 있어서,

기지의 채널 정보로부터 프락시 비트 에러 레이트를 생성하는 단계; 및

미지의 채널 정보에 상기 프락시 비트 에러 레이트를 적용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

품질 모니터링 목적을 위하여 전송 신호에 어떠한 정보도 삽입하지 않는 것을 특징으로 하는 방법.
제 1 항에 있어서,

기지의 채널 정보로부터 의사 비트들을 생성하여 상기 프락시 비트 에러 레이트를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 3 항에 있어서,

상기 의사 비트들을 발생시키는 상기 단계는,

기지의 정보의 전송칩들을 합산하는 단계를 더 포함하며,

상기 의사 비트를 기지의 기준 벡터에 투영하여 상기 프락시 비트 에러 레이트를 생성하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 프락시 비트 에러 레이트를 생성하는 상기 단계는,

채널 특성들에 대하여 상기 비트 에러 레이트를 캘리브레이트하는 단계를 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 비트 에러 레이트는 정보 품질 모니터 목적으로 사용되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 비트 에러 레이트는 물리층 테스팅 목적을 위하여 사용되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 비트 에러 레이트는 전송 품질을 유지하기 위하여 사용되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 비트 에러 레이트는 전송 품질을 특정 레벨로 고정시키기 위하여 사용되는 것을 특징으로 하는 방법.
제 1 항에 있어서,

상기 비트 에러 레이트는 개별 채널 전송 품질 레벨들을 제공하기 위하여 사용되는 것을 특징으로 하는 방법.