KR20020057506A - Screen-brightness control circuits of display device - Google Patents

Screen-brightness control circuits of display device Download PDF

Info

Publication number
KR20020057506A
KR20020057506A KR1020010000570A KR20010000570A KR20020057506A KR 20020057506 A KR20020057506 A KR 20020057506A KR 1020010000570 A KR1020010000570 A KR 1020010000570A KR 20010000570 A KR20010000570 A KR 20010000570A KR 20020057506 A KR20020057506 A KR 20020057506A
Authority
KR
South Korea
Prior art keywords
current
screen
negative
control circuit
voltage
Prior art date
Application number
KR1020010000570A
Other languages
Korean (ko)
Inventor
윤강현
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020010000570A priority Critical patent/KR20020057506A/en
Publication of KR20020057506A publication Critical patent/KR20020057506A/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/002Intensity circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57Control of contrast or brightness
    • H04N5/59Control of contrast or brightness in dependence upon beam current of cathode ray tube
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

PURPOSE: A circuit for controlling screen brightness of a video display apparatus is provided to mount a simpler brightness control circuit and a mute circuit on a video apparatus, thereby reducing a defective proportion of the video apparatus and occupying a smaller PCB space. CONSTITUTION: An electron emission source(59) emits an electron reaching a screen to display R, G, B on a CDT front. A G1 voltage input unit(52) controls the amount of the electron with the size of a positive voltage. A vertical blanking generation circuit(53) adds a strong negative voltage to the G1 input unit by a vertical frequency, not to present a scanning line on the screen during a vertical blanking period. An input terminal(55) is applied with a negative 120 voltage inputted from an FBT(Fly Back Transformer). A microcomputer(56) outputs a mute signal and a brightness control signal for a brightness control and to control an abnormal state. Switches(Q1, Q2) are controlled by the mute signal and the brightness control signal.

Description

영상 표시 기기의 화면 휘도 제어 회로{SCREEN-BRIGHTNESS CONTROL CIRCUITS OF DISPLAY DEVICE}Screen brightness control circuit of video display device {SCREEN-BRIGHTNESS CONTROL CIRCUITS OF DISPLAY DEVICE}

본 발명은 영상 표시 기기의 전압 조절 회로에 관한 것으로, 좀 더 상세하게는 영상 표시 기기의 휘도 조절 및 과도기시 화면에 나타나는 동기 무너짐과 화면 사이즈 축소등의 이상 현상을 제거하고, 정상 동작시에도 수직 주파수로 귀선하는라스터(raster) 주사선을 보이지 않도록 하는 회로에 관한 것이다.The present invention relates to a voltage adjusting circuit of a video display device. More particularly, the present invention relates to a voltage control circuit of a video display device. The present invention relates to a circuit for suppressing a raster scan line returning at a frequency.

영상 표시 기기는 히터로부터 열을 받아 R/G/B 신호를 표시하는 전자가 방출되면, 이 전자들이 CDT전면에 도달하여 화면이 보이는 것이 일반적인 작동 원리이다. 이 때 화면의 밝기인 휘도를 조절하기 위해서는 CDT의 G1에 (-) 전압을 걸어주어 R/G/B 신호의 전자가 CDT 전면에 도달하는 양을 조절하여 주는데, 이 때 G1은 (-) 전압이므로 전자 방출원에서 튀어나온 전자가 화면을 향하는 힘을 반발력으로 상쇄시키는 작용을 하는 것이다. G1은, 또한 '파워 온/파워 오프' 등과 모드 변경 등의 과도기시에 화면의 동기 무너짐과 화면 사이즈 축소등의 이상 현상을 보이지 않도록 하기 위해서 전자 도달을 막아주는 역할을 하기도 한다.When an image display device receives heat from a heater and emits electrons displaying an R / G / B signal, the electrons reach the front of the CDT and the screen is visible. In this case, in order to adjust the brightness, the brightness of the screen, a negative voltage is applied to G1 of the CDT to control the amount of electrons of the R / G / B signal reaching the front of the CDT, where G1 is the negative voltage. Therefore, the electrons protruding from the electron emission source act to offset the force toward the screen by the repulsive force. G1 also plays a role of preventing electron arrival in order to prevent abnormal phenomena such as screen collapse and screen size reduction during transient periods such as 'power on / power off' and mode change.

도 1은 CDT의 상기 전압 조절 방식을 나타내는 종래의 회로 구성도이다.1 is a circuit diagram illustrating a conventional circuit for controlling the voltage of the CDT.

도 1에 나타난 종래 회로의 구성도는 CDT(11)와, 상기 CDT 전면에 R,G,B를 디스플레이하기 위해 화면에 도달하는 전자를 방출하는 전자 방출원(19)과, 이 전자의 양을 (-)전압의 크기로 제어하는 G1 전압 입력부(12)와, 수직 주기(Fv)로 강한 (-)전압을 상기 G1 입력부에 부가하여 주사선이 수직 귀선 동안 주사선을 화면에 나타나지 않도록 하는 수직 블랭킹(vertical blanking) 발생 회로(13)와, Vcc 전압 입력단(14)과, 마이콤으로부터 휘도 조절을 위해 출력되는 휘도 제어 신호(Vb)를 입력받는 입력단(15)과, FBT(Flyback Transformer)로부터 입력되는 -120V 전압을 인가받는 입력단(16)과, 과도기시 화면 이상 현상을 제어하기 위해서 마이콤으로부터 출력되는 뮤트 신호(Vc)를 입력받는 입력단(17)과, CDT의 과도기시 이상 현상을 제어하는 전압인 +15V의 전압이 입력되는 입력단(18)과, 상기 뮤트 신호와 휘도 제어 신호로 제어되는 스위치(Q1, Q6)를 포함하여 이루어진다.The schematic diagram of the conventional circuit shown in FIG. 1 shows a CDT 11, an electron emission source 19 that emits electrons reaching the screen for displaying R, G, and B on the front of the CDT, and an amount of the electrons. The G1 voltage input unit 12 controlling the magnitude of the negative voltage and a strong blanking voltage at the vertical period Fv are added to the G1 input unit so that the scanning line does not appear on the screen during the vertical return. vertical blanking) generating circuit 13, Vcc voltage input terminal 14, input terminal 15 for receiving brightness control signal Vb output for brightness control from a microcomputer, and input from FBT (Flyback Transformer)- An input terminal 16 receiving a 120V voltage, an input terminal 17 receiving a mute signal Vc output from the microcomputer to control a screen abnormal phenomenon during a transition, and a voltage controlling a transient phenomenon during a transient period of the CDT. Input terminal 18 to which a voltage of 15 V is inputted, and It comprises a switch (Q1, Q6) controlled by the mute signal to the brightness control signal.

상기 회로에 있어서 휘도 조절 작동 방식을 설명하면 다음과 같다. 먼저, 마이콤에서는 도 3과 같은 휘도 조절 신호를 출력한다. 이 Vb 신호는 입력단(15)을 통하여 입력되고, R1과 C1을 통하여 적분되고 직류로 변한 다음, Q6의 베이스 전위로 인가되는데, 이 직류 베이스 전위가 얼마만한 +V인지에 따라 Q6의 '온(on)' 정도가 결정된다. 한 편, FBT로부터 입력단(16)을 통해 -120V 전위가 인가되고, 이 전위는 R5 및 R6를 거쳐 Q4의 베이스 전위로 작용하여 Q4의 '온' 정도를 제어함과 동시에 R7을 통해서 G1에 작용하게 된다. 이 때 입력단(14)으로부터 Vcc도 입력되며, 이 Vcc는 R4를 거쳐 Q5를 통해서 상기 -120V와 함께 Q4의 '온' 정도를 제어하게 된다. 이 Vcc의 영향력은 Q5를 통과하는 컬렉터 전류량으로 결정되며, 이 컬렉터 전류량은 상기 Q6가 어느 정도로 '온' 되어 있느냐에 따라 영향을 받게 되므로, 결국 Q6 베이스 전위의 제어를 통해 Q4의 베이스 전위를 제어하게 되고, 나아가 (-)120V의 G1에 대한 영향력, 즉 G1에 걸리는 전압을 제어하여 화면 휘도 조절이 가능한 것이다.The operation of the brightness control in the circuit is as follows. First, the microcomputer outputs a brightness control signal as shown in FIG. 3. This Vb signal is input through the input terminal 15, integrated through R1 and C1, converted to direct current, and then applied to the base potential of Q6, depending on how much + V this DC base potential is. on) 'degree is determined. On the other hand, a -120V potential is applied from the FBT through the input terminal 16, which acts as the base potential of Q4 via R5 and R6 to control the degree of 'on' of Q4 and simultaneously acts on G1 through R7. Done. At this time, Vcc is also input from the input terminal 14, which controls the degree of 'on' of Q4 together with -120V through Q5 via R4. The influence of this Vcc is determined by the amount of collector current passing through Q5, and the amount of collector current is influenced by how much Q6 is 'on', so that the base potential of Q4 is controlled by controlling the Q6 base potential. Furthermore, the brightness of the screen can be adjusted by controlling the influence on G1 of (-) 120V, that is, the voltage applied to G1.

또 다른 방식인 과도기시 화면 이상 현상을 제어하기 위한 마이콤 뮤트 신호 처리 방법은 다음과 같다. 먼저 정상 작동시에는 입력단(17)에 마이콤으로부터 아무런 전압이 입력되지 않는다. 그러면, Q1은 '오프(off)' 상태이므로 입력단(18)을 통해 입력되는 +15V는 Q2의 컬렉터 전류로 R8을 통해 -120V에 상쇄적으로 작용하게 된다. 결국 두 전압의 합의 값이 G1에 입력되므로 화면에는 -120V의 영향 중 일부만 영향을 미쳐 화면은 정상적으로 보이게 된다. 하지만, 과도기시에는 도 4와 같은 +5V의 신호를 마이콤에서 출력하여 입력단(17)으로 입력된다. 그러면 Q1은 '온' 상태가 되고, 입력단(18)으로 입력된 +15V에 의한 전류는 R8로 흐르기보다는 R9를 거쳐 접지로 대부분 흐르게 된다. 결국 -120V에 의한 영향력 대부분은 아무런 방해 없이 G1에 걸리게 되므로 화면에 전자가 도달하지 못하는 것이다. 즉, 과도기시에 화면이 나타나지 않게 된다.Another method of processing the micom mute signal for controlling the screen abnormal phenomenon during the transient is as follows. First, in normal operation, no voltage is input from the microcomputer to the input terminal 17. Then, since Q1 is 'off', + 15V input through the input terminal 18 is offset by -120V through R8 with the collector current of Q2. Eventually, the sum of the two voltages is input to G1, so only some of the effects of -120V are affected on the screen, and the screen looks normal. However, during the transition period, a + 5V signal as shown in FIG. 4 is output from the microcomputer and input to the input terminal 17. Then, Q1 is turned 'on', and the current due to + 15V input to the input terminal 18 flows mostly through R9 to ground rather than to R8. After all, most of the influence of -120V will be on G1 without any interruption, so the electrons will not reach the screen. In other words, the screen does not appear during the transition period.

상기와 같은 회로들을 이용하면 비록 그 목적하는 바는 달성할 수 있지만, 회로 구성이 매우 복잡하다는 문제점이 있다. 회로 구성이 복잡하면, 일단 불량이 많아지고, 부품이 차지하는 면적이 넓어지는 단점뿐 아니라, 무엇보다도 부품 수가 많아지므로 그에 따른 제작 비용이 많아진다.Using such circuits, although their purpose can be achieved, there is a problem that the circuit configuration is very complicated. If the circuit configuration is complicated, not only the defects increase once and the area occupied by the components is wide, but also the manufacturing cost increases because of the large number of components.

본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로, 종래의 회로 구성보다 단순한 영상 기기의 휘도 제어 회로 및 뮤트 제어 회로를 제공하는 것을 그 목적으로 한다.The present invention has been made to solve the above problems, and an object thereof is to provide a luminance control circuit and a mute control circuit of a video device which is simpler than a conventional circuit configuration.

본 발명은 상기와 같은 회로들을 통하여 영상 기기의 불량률을 줄이고, 작은 PCB 면적을 차지하면서도 생산 단가가 낮은 영상 기기를 제공하는 것을 또 다른 목적으로 한다.Another object of the present invention is to reduce the defect rate of the imaging device through the circuits as described above, and to provide an imaging device having a small PCB area and low production cost.

도 1은 종래 영상 기기의 화면 제어 회로.1 is a screen control circuit of a conventional video device.

도 2는 G1에 걸리는 전압 Va의 한 실시예를 나타낸 모식도.2 is a schematic diagram showing an embodiment of the voltage Va applied to G1.

도 3은 휘도 제어 신호(Vb)의 한 실시예를 나타낸 모식도.3 is a schematic diagram showing an embodiment of a luminance control signal Vb.

도 4는 뮤트 제어 신호(Vc)의 한 실시예를 나타낸 모식도.4 is a schematic diagram showing an embodiment of a mute control signal Vc.

도 5는 본 발명인 영상 기기의 화면 제어 회로.5 is a screen control circuit of the imaging apparatus of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

51: CDT 52: G1 전압 입력부51: CDT 52: G1 voltage input

53: 수직 블랭킹 발생 회로 54: Vcc 전압 입력단53: vertical blanking generating circuit 54: Vcc voltage input stage

55: -120V 전압 입력단 56: 마이콤55: -120V voltage input 56: Micom

상기와 같은 목적을 달성하기 위한 본 발명의 휘도 제어 회로는, 영상 기기의 휘도 제어 신호를 출력하는 마이콤과, 상기 출력된 휘도 제어 신호를 베이스 전위로 입력받는 제1 트랜지스터와, 상기 제1 트랜지스터에 연결되면서 상기 베이스전위에 의해 제어되는 제1 컬렉터 전류를 발생시키는 양(+) 전압 입력단과, 상기 제어된 제1 컬렉터 전류와 서로 합해지는 음(-) 전류를 발생시키는 음(-) 전압 입력단과, 상기 합해진 제1 컬렉터 전류 및 음(-) 전류에 의한 최종 전압을 입력받아 상기 영상 기기의 화면으로 향하는 전자량을 제어하는 수단을 포함하는 것을 특징으로 한다. 여기서 전자량을 제어하는 수단은 전술한 G1과 동일한 작용 수단을 의미한다. 또한 본 발명의 뮤트 제어 회로는, 영상 기기의 뮤트 제어 신호를 출력하는 마이콤과, 상기 출력된 뮤트 제어 신호를 베이스 전위로 입력받는 트랜지스터와, 음(-) 전류를 발생시키는 음(-) 전압 입력단과, 상기 음(-) 전류와 합해지는 제1 양(+) 전류 및 상기 베이스 전위에 의해 제어되면서 상기 트랜지스터를 통과하여 접지로 흐르는 제2 양(+) 전류를 포함하는 양(+)전류를 발생시키는 양(+) 전압 입력단과, 상기 합해진 제1 양(+) 전류 및 상기 음(-) 전류에 의한 최종 전압을 입력받아 상기 영상 기기의 화면으로 향하는 전자량을 제어하는 수단을 포함하는 것을 특징으로 한다. 또한 주사선의 수직 주기로 음(-) 전압을 발생시켜 상기 합해진 컬렉터 전류 및 음(-) 전류에 의한 전압에 더함으로써 주사선의 귀선기간 동안 주사선이 화면에 나타나지 않도록 하는 수직 블랭킹 발생 회로를 추가로 포함하도록 구성할 수도 있다. 상기 음(-) 전압은 FBT로부터 입력되는 것일 수 있고, 상기 양(+) 전압은 Vcc로 입력되는 것일 수 있다.The luminance control circuit of the present invention for achieving the above object includes a microcomputer for outputting a luminance control signal of a video device, a first transistor for receiving the output luminance control signal at a base potential, and the first transistor. A positive voltage input terminal coupled to generate a first collector current controlled by the base potential, a negative voltage input terminal generating a negative current summed with the controlled first collector current; And means for controlling the amount of electrons directed to the screen of the imaging apparatus by receiving the final voltage by the sum of the first collector current and the negative current. The means for controlling the amount of electrons here means the same means of action as the above-described G1. In addition, the mute control circuit of the present invention includes a microcomputer for outputting a mute control signal of a video device, a transistor for receiving the output mute control signal at a base potential, and a negative voltage input terminal for generating a negative current. And a positive current comprising a first positive current summed with the negative current and a second positive current flowing through the transistor to ground while being controlled by the base potential. And a means for controlling the amount of electrons to be input to the screen of the imaging apparatus by receiving a positive voltage input terminal and a final voltage generated by the combined first positive current and the negative current. It features. And further comprising a vertical blanking generating circuit which generates a negative voltage at a vertical period of the scan line and adds the voltage to the sum of the collector current and the negative current to prevent the scan line from appearing on the screen during the retrace period of the scan line. It can also be configured. The negative voltage may be input from FBT, and the positive voltage may be input in Vcc.

이하 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 구성을 나타내는 회로도이다. 도 5에 나타난 본 발명의 회로 구성도는 CDT(51)와, 상기 CDT 전면에 R,G,B를 디스플레이하기 위해 화면에 도달하는 전자를 방출하는 전자 방출원(59)과, 이 전자의 양을 (-)전압의 크기로 제어하는 G1 전압 입력부(52)와, 수직 주기(Fv)로 강한 (-)전압을 상기 G1 입력부에 부가하여 주사선이 수직 귀선 동안 주사선을 화면에 나타나지 않도록 하는 수직 블랭킹 발생 회로(53)와, Vcc 전압 입력단(54)과, FBT(Flyback Transformer)로부터 입력되는 -120V 전압을 인가받는 입력단(55)과, 휘도 조절 및 이상 현상을 제어하기 위해서 뮤트 신호(Vc)와 휘도 제어 신호(Vb)를 출력하는 마이콤(56)과, 상기 뮤트 신호와 휘도 제어 신호로 제어되는 스위치(Q1, Q2)를 포함하여 이루어진다.5 is a circuit diagram showing the configuration of the present invention. The circuit diagram of the present invention shown in FIG. 5 includes a CDT 51, an electron emission source 59 that emits electrons reaching the screen for displaying R, G, and B on the front of the CDT, and the amount of these electrons. A vertical blanking which adds a strong voltage to the G1 input section at a vertical period (Fv) to prevent the scan line from appearing on the screen during the vertical return. The generator circuit 53, the Vcc voltage input terminal 54, the input terminal 55 to which the -120V voltage input from the flyback transformer (FBT) is applied, the mute signal Vc and The microcomputer 56 outputs the brightness control signal Vb, and switches Q1 and Q2 controlled by the mute signal and the brightness control signal.

상기 회로에 있어서 휘도 조절 작동 방식을 설명하면 다음과 같다. 마이콤(56)에서 Vb를 출력하면 도 3과 같은데, R6과 C1을 통해서 직류로 변한 Vb신호는 Q2의 베이스 전위로 인가된다. 이 베이스 전위는 Vcc에 의해 Q2에 인가되어 컬렉터 전류로 출력되는 전류를 제어한다. 즉, 인가되는 Q2의 베이스 전위가 높은 +V일 경우에는 Q2의 컬렉터 전류(Ic)가 거의 흐르지 않게 되고, 반대로 낮은 +V일 경우에는 상대적으로 컬렉터 전류(Ic)가 많이 흐르게 된다. 한편 입력단(55)으로는 -120V의 전위에 의해 입력되는 전류가 존재하므로, 결국 Q2의 컬렉터 전류(Ic)와 -120V의 전류가 서로 상대적인 상쇄를 겪게 되고 그 합 전류는 G1에 인가되어 CDT 표면에 부딪히는 전자의 양을 결정하게 된다. 이 전자의 양이 화면 휘도를 결정하는 것이다. 따라서 Q2의 베이스 전위에 의해 G1에 입력되는 전류의 양을 제어하여 화면의 휘도를 제어할 수 있게 되는 것이다.The operation of the brightness control in the circuit is as follows. When the microcomputer 56 outputs Vb, it is shown in FIG. 3, and the Vb signal changed into direct current through R6 and C1 is applied to the base potential of Q2. This base potential is applied to Q2 by Vcc to control the current output as the collector current. That is, when the base potential of Q2 is high + V, the collector current Ic of Q2 hardly flows. On the contrary, when the base potential of Q2 is low, the collector current Ic flows relatively much. On the other hand, since the current input by the potential of -120V exists at the input terminal 55, the collector current (Ic) of Q2 and the current of -120V experience a relative cancellation with each other, and the sum current is applied to G1 to the surface of the CDT. Determine the amount of electrons hit by. The amount of these electrons determines the screen brightness. Therefore, the brightness of the screen can be controlled by controlling the amount of current input to G1 by the base potential of Q2.

본 발명의 또 다른 목적인 과도기시 화면 이상 현상을 제거하기 위한 뮤트 조절 방식은 다음과 같이 작동한다. 먼저 과도기가 아닌 경우에는 마이콤이 0V의신호를 Q1의 베이스에 인가하므로 Q1은 '오프' 상태이고, 이 때 입력단(24)을 통해 입력되는 Vcc 전압은 R1 및 R2를 거쳐 Q2의 컬렉터 전류 Ic로 흐르게 되므로, 전술한 휘도 조절의 경우와 마찬가지로 Vcc가 -120V에 상쇄적으로 작용하여 화면에 전자가 도달되며 이 때는 정상 작동의 경우이다. 하지만 과도기시에는 마이콤은 도 4와 같은 뮤트 신호 Vc를 출력한다. 즉, 마이콤이 +5V 전압을 출력하면, 이 신호는 R10을 통해서 Q1의 베이스에 인가되고, 따라서 Q1은 이 기간동안 '온'이 된다. Q1이 '온' 되면 Vcc 전압에 의한 전류 즉, -120V에 대한 상쇄 전류는 전부 접지로 흐르므로 그 나머지인 Ic는 거의 0에 가까워지게 된다. 결국 Vcc에 의한 상쇄 영향은 거의 없으므로 -120V가 온전히 G1에 걸리게 되어 화면에 전자가 거의 도달하지 못한다. 즉, 과도기에서의 이상 현상이 보이지 않게 되어 목적하던 뮤트를 달성한 것이다.Another object of the present invention, the mute adjustment method for removing the screen abnormal phenomenon during the transition works as follows. First, if it is not a transient, the microcomputer applies a 0V signal to the base of Q1, so Q1 is in the 'off' state. At this time, the Vcc voltage input through the input terminal 24 passes through R1 and R2 to the collector current Ic of Q2. As in the case of the luminance adjustment described above, Vcc acts as a offset to -120V so that electrons reach the screen, which is the case of normal operation. However, during the transition period, the microcomputer outputs the mute signal Vc as shown in FIG. 4. That is, if the microcomputer outputs a + 5V voltage, this signal is applied to the base of Q1 through R10, so that Q1 is 'on' during this period. When Q1 is 'on', the current due to the Vcc voltage, i.e. the offset current to -120V, all flows to ground, so the rest of Ic is near zero. As a result, there is little offsetting effect by Vcc, so -120V is completely caught by G1, so that electrons hardly reach the screen. That is, the abnormal phenomenon in the transition period is not seen, thereby achieving the desired mute.

또한, 상기 두 개의 목적을 위한 G1 전압 구성에 더하여, 수직 블랭킹 발생회로(54)에서 수직 주기동안 -40V 정도의 파형을 추가로 발생시켜 원래의 G1에 더하면, 수직 귀선 기간 동안 라스터(raster)에 나타나는 주사선을 아예 보이지 않도록 만들어 줄 수도 있다. 도 2의 신호는 상기 회로들로 인해 G1에 걸리는 전압에 더하여 수직 블랭킹 발생 회로(54)에서 출력하는 (-) 전압의 펄스 파형을 추가한 것이다. -40V가 G1에 걸리는 간격이 주사선의 귀선 기간이며, 이 때는 화면에 아무것도 나타나지 않게 된다.Further, in addition to the G1 voltage configuration for the above two purposes, the vertical blanking generation circuit 54 further generates a waveform of about -40V during the vertical period and adds it to the original G1 to provide a raster during the vertical retrace period. You can also make the scan lines appear invisible. The signal of FIG. 2 adds the pulse waveform of the negative voltage output from the vertical blanking generation circuit 54 in addition to the voltage applied to G1 due to the circuits. The interval between -40V and G1 is the return period of the scanning line, in which case nothing appears on the screen.

참고로 본 발명에서 설명하고 도시한 수치들은 설명을 위한 하나의 예일 뿐, 본 발명이 이 수치들에 국한되는 것은 아님을 밝힌다.For reference, the figures described and illustrated in the present invention are only examples for explanation, and the present invention is not limited to these figures.

본 발명을 통하여 종래의 회로 구성보다 단순한 휘도 조절 회로 및 뮤트 회로를 영상 기기에 장착할 수 있다. 따라서, 이를 통하여 영상 기기의 불량률을 줄이고, 작은 PCB 면적을 차지하면서도 생산 단가가 낮은 영상 기기를 생산할 수 있는 장점을 가진다.According to the present invention, a luminance control circuit and a mute circuit, which are simpler than the conventional circuit configuration, can be attached to a video device. Therefore, this has the advantage of reducing the defect rate of the video device, and can produce a video device with a low production cost while occupying a small PCB area.

Claims (6)

영상 기기의 휘도 제어 회로에 있어서,In the luminance control circuit of the video device, 영상 기기의 휘도 제어 신호를 출력하는 마이콤과,A microcomputer for outputting a luminance control signal of a video device; 상기 출력된 휘도 제어 신호를 베이스 전위로 입력받는 제1 트랜지스터와,A first transistor receiving the output luminance control signal at a base potential; 상기 제1 트랜지스터에 연결되면서 상기 베이스 전위에 의해 제어되는 제1 컬렉터 전류를 발생시키는 양(+) 전압 입력단과,A positive voltage input terminal coupled to the first transistor to generate a first collector current controlled by the base potential; 상기 제어된 제1 컬렉터 전류와 서로 합해지는 음(-) 전류를 발생시키는 음(-) 전압 입력단과,A negative voltage input terminal for generating a negative current summed with the controlled first collector current; 상기 합해진 제1 컬렉터 전류 및 음(-) 전류에 의한 최종 전압을 입력받아 상기 영상 기기의 화면으로 향하는 전자량을 제어하는 수단을Means for controlling the amount of electrons received by the summed first collector current and the negative voltage by the negative current toward the screen of the imaging apparatus; 포함하는 것을 특징으로 하는 영상 기기의 휘도 제어 회로.A luminance control circuit of a video device comprising a. 영상 기기의 뮤트 제어 회로에 있어서,In the mute control circuit of the video device, 영상 기기의 뮤트 제어 신호를 출력하는 마이콤과,A microcomputer that outputs mute control signals of video equipment, 상기 출력된 뮤트 제어 신호를 베이스 전위로 입력받는 트랜지스터와,A transistor for receiving the output mute control signal at a base potential; 음(-) 전류를 발생시키는 음(-) 전압 입력단과,A negative voltage input terminal for generating a negative current, 상기 음(-) 전류와 합해지는 제1 양(+) 전류 및 상기 베이스 전위에 의해 제어되면서 상기 트랜지스터를 통과하여 접지로 흐르는 제2 양(+) 전류를 포함하는 양(+)전류를 발생시키는 양(+) 전압 입력단과,Generating a positive current comprising a first positive current summed with the negative current and a second positive current flowing through the transistor to ground while being controlled by the base potential Positive voltage input, 상기 합해진 제1 양(+) 전류 및 상기 음(-) 전류에 의한 최종 전압을 입력받아 상기 영상 기기의 화면으로 향하는 전자량을 제어하는 수단을Means for controlling the amount of electrons received by the summed first positive current and the negative voltage by the negative current toward the screen of the imaging apparatus; 포함하는 것을 특징으로 하는 영상 기기의 뮤트 제어 회로.Mute control circuit of a video device comprising a. 제1항 내지 제2항에 있어서, 주사선의 수직 주기로 음(-) 전압을 발생시켜 상기 합해진 컬렉터 전류 및 음(-) 전류에 의한 전압에 더함으로써 주사선의 귀선기간 동안 주사선이 화면에 나타나지 않도록 하는 수직 블랭킹 발생 회로를 추가로 포함하는 것을 특징으로 하는 영상 기기의 제어 회로The method according to claim 1 or 2, wherein a negative voltage is generated at a vertical period of the scan line and added to the sum of the combined collector current and the negative current to prevent the scan line from appearing on the screen during the retrace period of the scan line. The control circuit of the video device further comprises a vertical blanking generating circuit. 제1항에 있어서, 상기 음(-) 전압은 FBT로부터 입력되는 것을 특징으로 하는 영상 기기의 휘도 제어 회로.The brightness control circuit of claim 1, wherein the negative voltage is input from an FBT. 제1항에 있어서, 상기 양(+) 전압은 Vcc로 입력되는 것을 특징으로 하는 영상 기기의 휘도 제어 회로.The brightness control circuit of claim 1, wherein the positive voltage is input in Vcc. 제1항에 있어서,The method of claim 1, 상기 마이콤은 뮤트 제어 신호를 추가로 출력하고,The microcomputer further outputs a mute control signal, 상기 출력된 뮤트 제어 신호를 베이스 전위로 입력받는 제2 트랜지스터를 추가로 포함하고,And a second transistor configured to receive the output mute control signal at a base potential. 상기 양(+) 전압 입력단은 상기 제1 컬렉터 전류에 더하여 상기 제2 트랜지스터의 베이스 전위에 의해 제어되면서 상기 제2 트랜지스터를 통과하여 접지로 흐르는 제2 컬렉터 전류를The positive voltage input terminal receives a second collector current flowing through the second transistor to ground while being controlled by a base potential of the second transistor in addition to the first collector current. 추가로 출력하는 것을 특징으로 하는 영상 기기의 휘도 제어 회로.And further outputting the luminance control circuit of the video apparatus.
KR1020010000570A 2001-01-05 2001-01-05 Screen-brightness control circuits of display device KR20020057506A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000570A KR20020057506A (en) 2001-01-05 2001-01-05 Screen-brightness control circuits of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000570A KR20020057506A (en) 2001-01-05 2001-01-05 Screen-brightness control circuits of display device

Publications (1)

Publication Number Publication Date
KR20020057506A true KR20020057506A (en) 2002-07-11

Family

ID=27690863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000570A KR20020057506A (en) 2001-01-05 2001-01-05 Screen-brightness control circuits of display device

Country Status (1)

Country Link
KR (1) KR20020057506A (en)

Similar Documents

Publication Publication Date Title
KR20020057506A (en) Screen-brightness control circuits of display device
KR100688133B1 (en) Dynamic focus voltage amplitude controller
KR0138467B1 (en) Television receiver having caption displaying capability
JPH0312829B2 (en)
KR100218011B1 (en) Generating circuit of horizontal retrace time adjusting pulse in a display device
KR20020032319A (en) Display apparatus
US5648704A (en) Method and apparatus for digital control of raster shift in CRT displays
KR930000450Y1 (en) High voltage stabilization circuit for display device
KR100283561B1 (en) Automatic correction device for luminance uniformity of cathode ray tube
KR970007536B1 (en) Doming preventing system in image apparatus
KR930003485B1 (en) Blanking Pulse Control Circuit of TV
KR200168497Y1 (en) High voltage circuit with protection function
JP3660062B2 (en) Analog blanking pulse generator
KR19980030296A (en) Blanking circuit
KR0173269B1 (en) Generating device of synchronous signal
KR0178183B1 (en) Operation control method for clamp signal generation
KR19990003571U (en) Monitor&#39;s luminance equalization circuit
KR980013244A (en) A Deflection Apparatus
US6664747B2 (en) Dynamic focus regulation circuit of display apparatus
JP3102014B2 (en) Vertical deflection circuit
KR200148415Y1 (en) Brightness control apparatus of crt
KR100228390B1 (en) Circuit for selecting screen ratio of image display
KR100575167B1 (en) A circuit for compensating voltage of a horizontal drive transformer in a multi-mode video display system
KR20020020361A (en) A circuit for compensating a broad-band switching drive in a video display system
JPH09200562A (en) Image display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination