KR20020057280A - Sense amp overdrive circuit for increasing current efficiency and stability - Google Patents
Sense amp overdrive circuit for increasing current efficiency and stability Download PDFInfo
- Publication number
- KR20020057280A KR20020057280A KR1020000087583A KR20000087583A KR20020057280A KR 20020057280 A KR20020057280 A KR 20020057280A KR 1020000087583 A KR1020000087583 A KR 1020000087583A KR 20000087583 A KR20000087583 A KR 20000087583A KR 20020057280 A KR20020057280 A KR 20020057280A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- sense amplifier
- circuit
- line
- restore
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Dram (AREA)
Abstract
Description
본 발명은 메모리 소자내의 센스 앰프의 오버 드라이빙의 효율을 높이는 것에 관한 것으로, 특히 센스 앰프 드라이브시 발생되는 여분의 전원을 모아두었다가 다시 씀으로서, 효율과 안정성을 향상시킨 오버 드라이버에 관한 것이다.The present invention relates to improving the efficiency of overdriving a sense amplifier in a memory device. More particularly, the present invention relates to an over-driver that improves efficiency and stability by collecting and reusing an extra power source generated in a sense amplifier drive.
메모리 소자의 저 전력화를 위하여 낮은 구동전압을 사용하게 되면서, DRAM상의 센스 앰프의 동작을 돕기위한 여러가지 기술적 보완들이 있는데, 그중 하나가 센스 앰프의 오버 드라이빙이다.As low driving voltages are used to reduce the power of memory devices, there are various technical supplements to assist in the operation of the sense amplifiers on the DRAM. One of them is overdriving the sense amplifiers.
센스앰프가 데이터를 감지하고 증폭하여 데이터를 처리하는데 있어서, 구동전압이 낮아짐에 따라 비트라인 프리차지(Precharge)전압과 리스토어(Restore) 라인 을 풀업하는 전원(이하 CVDD)간의 차이가 줄어들어, 비트라인 프리차지 전압에서 CVDD로 풀업(Pull-up) 하는데 시간이 더 걸리는 문제점이 있었다.As the sense amplifier senses and amplifies the data and processes the data, as the driving voltage decreases, the difference between the bit line precharge voltage and the power supply pulling up the restore line (hereinafter referred to as CVDD) decreases. There was a problem that it takes more time to pull up from the precharge voltage to CVDD.
이를 위해 종래에는 오버드라이빙하는 기법을 사용하여 이 문제를 해결해 왔다.To this end, this problem has been conventionally solved by using an overdriving technique.
오버드라이빙이란 센스앰프가 활성화 될때, 센스앰프의 데이터 센싱속도를 높이기 위해 센스앰프의 리스토어 라인에 먼저 외부전압(VEXT)을 공급한후, 상기 외부전압을 유지시키기 위해 외부전압보다 낮은 내부전압(CVDD)을 공급하는 방법을 말한다.Overdriving means that when the sense amplifier is activated, the external voltage VEXT is first supplied to the restore line of the sense amplifier to increase the data sensing speed of the sense amplifier, and then the internal voltage lower than the external voltage (CVDD) to maintain the external voltage. ) Says how to feed.
그러나 종래의 오버드라이빙에 있어서, 오버드라이빙시 과도한 전류가 리스토어 라인(RTO)DP 유입됨으로서, CVDD전압이 상승하여 센스앰프의 동작이 불안정해지는 문제점이 있었으며, 상기의 문제를 해결하기 위해 CVDD전압이 과도하게 상승할때 VSS로 흘려버리는 경우에는 전류소모가 크다는 문제점이 있었다.However, in the conventional overdriving, excessive current flows into the restoring line (RTO) DP during overdriving, which causes a problem that the operation of the sense amplifier becomes unstable due to an increase in the CVDD voltage and an excessive CVDD voltage to solve the above problem. In case of flowing up to VSS, the current consumption is large.
상기한 종래의 오버드라이빙 기술의 문제점을 도 1을 참조하여 살펴보도록 한다.The problem of the conventional overdriving technique will be described with reference to FIG. 1.
도 1은 종래의 오버드라이빙의 구조를 도시한 것으로, 센스앰프와 연결된 리스토어 라인에 제1MOS와 제2MOS가 각각 외부전원(VEXT)와 내부전압(CVDD)에 연결된 형태를 가지고 있다.FIG. 1 illustrates a conventional overdriving structure in which a first MOS and a second MOS are connected to an external power supply VEXT and an internal voltage CVDD in a restore line connected to a sense amplifier.
제1MOS 트랜지스터는 외부전원 VEXT을 제어신호(SA_EN_1)의 제어에 의해서 리스토어라인에 인가하며, 제2MOS트랜지스터는 CVDD를 제어신호(SA_EN_2)신호의 제어에 의해 리스토어 라인(RTO)에 인가되도록 구성 되어있다.The first MOS transistor is configured to apply the external power supply VEXT to the restore line by the control of the control signal SA_EN_1, and the second MOS transistor is configured to apply the CVDD to the restore line RTO by the control of the control signal SA_EN_2 signal. .
도 1의 동작을 보면 워드라인에 의해 선택된 데이터가 센스앰프에 인가된후Referring to the operation of Figure 1 after the data selected by the word line is applied to the sense amplifier
제어신호(SA_EN_1)의 제어에 의해 제1MOS가 구동되어, CVDD보다 높은 전압이 리스토어 라인으로 급속히 유입되어, 리스토어 라인의 전압 레벨을 충분히 올려줌으로서 저 전력화에 따른 속도저하를 커버하고 있다.The first MOS is driven by the control of the control signal SA_EN_1, and a voltage higher than CVDD is rapidly introduced into the restore line, thereby sufficiently increasing the voltage level of the restore line to cover the speed reduction due to the lower power.
리스토어 라인이 어느정도 전압 레벨에 이르면 제1MOS 제어신호(SA_EN_1)를 끄고 전압 VEXT를 차단하여 리스토어 라인이 오버 드라이빙 된 상태가 되는데,이 과정에서 VEXT의 높은 전압이 CVDD로 유입되어 CVDD전압이 과도하게 올라가게 된다.When the restore line reaches a certain voltage level, the first MOS control signal SA_EN_1 is turned off and the voltage VEXT is cut off so that the restore line is overdried. In this process, the high voltage of VEXT flows into the CVDD and the CVDD voltage rises excessively. I will go.
따라서 리스토어 라인의 전위 레벨 또한 도 2에 나타난 바와 같이 과도하게상승하게 된다.Therefore, the potential level of the restore line also rises excessively as shown in FIG.
이런 현상을 해결하기 위해 종래에는 센스앰프가 동작하여 오버 드라이빙하는 중에 CVDD와 기준전압을 비교하여 CVDD값이 클경우 VSS로 흘려보내어 CVDD의 전압 레벨을 유지하여 왔다.In order to solve this problem, conventionally, the sense amplifier operates to compare the CVDD and the reference voltage during overdriving, and when the CVDD value is large, the voltage is flowed to VSS to maintain the voltage level of the CVDD.
그러나 이 방법은 동작속도를 높이기 위해서 비트라인간(BL, /BL)의 전압차가 작고 센스앰프 드라이버의 동작이 가장 작은 조건에 맞추어, 센스앰프 오버드라이버 제어신호(SA_EN_1)에 의해 제1MOS의 동작시간, 즉 펄스폭을 맞추는데, 이럴경우 비트라인간의 전압차가 크고 센스앰프 오버드라이버의 동작이 클 경우에는 과도하게 오버드라이빙되어 리스토어 라인의 전위가 올라가게 되고, 이를 방지하기 위해 CVDD 레벨 이상의 남는 부분을 모두 VSS로 흘려버림으로서 과도한 전류소모가 일어나게 된다.However, in this method, the operating time of the first MOS is controlled by the sense amplifier over-driver control signal SA_EN_1 according to a condition in which the voltage difference between the bit lines BL and / BL is small and the operation of the sense amplifier driver is small to increase the operation speed. In other words, if the voltage difference between the bit lines is large and the operation of the sense amplifier overdriver is large, the overvoltage is excessively overdriven and the potential of the restore line is raised. Spilling to VSS causes excessive current consumption.
또한 상기한 바와 같이 리스토어 라인에 있어서 전압 레벨의 변동이 심하게 되므로 센스앰프의 안정성을 떨어뜨린다.In addition, as described above, since the voltage level fluctuates in the restore line, the stability of the sense amplifier is reduced.
상기의 문제점을 해결하기 위하여 본 발명에서는 리스토어 라인의 전위를 안정화 시키고, 센스앰프 오버드라이빙시 발생되는 잉여 전원를 효율적으로 사용하고, 오버드라이빙의 안정성을 높이는 센스앰프용 오버드라이브 회로를 제공하고자 한다.In order to solve the above problems, the present invention is to provide an overdrive circuit for a sense amplifier to stabilize the potential of the restore line, to efficiently use the surplus power generated during the oversense of the sense amplifier, and to increase the stability of the overdrive.
[도 1]은 종래기술에 따른 센스 앰프 오버드라이버 회로 및 주변회로.1 is a sense amplifier overdriver circuit and a peripheral circuit according to the prior art.
[도 2]는 종래기술에 따른 시뮬레이션 결과.2 is a simulation result according to the prior art.
[도 3]은 본 발명에 대한 블럭 다이어그램.3 is a block diagram of the present invention.
[도 4]는 본 발명에 따른 캐패시터 충전회로.4 is a capacitor charging circuit according to the present invention.
[도 5]는 본 발명에 따른 캐패시터 방전회로.5 is a capacitor discharge circuit according to the present invention.
[도 6]은 본 발명에 따른 비트라인 프리차지 보상부의 회로.6 is a circuit of a bit line precharge compensation unit according to the present invention.
[도 7]은 본 발명에 따른 펄스폭 가변부의 회로.7 is a circuit diagram of a pulse width variable part according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 센스앰프 오버드라이버부 200 : 센스앰프 드라이버부100: sense amplifier over driver section 200: sense amplifier driver section
300 : 캐패시터 충방전부 400 : 펄스폭 가변부300: capacitor charge and discharge unit 400: pulse width variable portion
500 : 비트라인 프리차지 보상부500: bit line precharge compensation unit
본 발명은 메모리 소자내에 있는 센스앰프의 오버 드라이빙의 효율을 높이고 센스앰프의 안정성을 향상시키는 오버드라이브에 관한 것으로, 이를위해 본 발명은 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부; 및 비교기를 구비하여, 캐패시터의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호인 제1제어신호의 펄스폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부를 포함하여 이루어진다.The present invention relates to an overdrive that improves the efficiency of overdriving a sense amplifier in a memory device and improves the stability of the sense amplifier. To this end, the present invention provides an overdriver section for overdriving a restore line; A sense amplifier driver unit maintaining the overdriven voltage; A capacitor charge / discharge unit having a capacitor to charge and discharge surplus power generated in a restore line in the overdriving process; And a comparator to compare the voltage level of the capacitor with a reference voltage, and include an overdrive pulse generator to vary the pulse width of the first control signal, which is a sense amplifier control signal, in response to the output of the comparator. It comprises a pulse width variable portion for adjusting the supply amount of.
또한 본 발명의 다른 센스앰프 오버드라이브 회로는, 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지시키는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부; 및 PMOS와 NMOS로 구성된 다수의 인버터를 구비하여, 캐패시터의 전압레벨을 입력으로 하여 각각의 인버터의 딜레이를 이용하여 센스앰프의 제어신호인 제1제어신호의 펄프폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부를 포함하여 이루어진다.In addition, another sense amplifier overdrive circuit of the present invention includes an overdriver section for overdriving to a restore line; A sense amplifier driver to maintain the overdriven voltage; A capacitor charge / discharge unit having a capacitor to charge and discharge surplus power generated in a restore line in the overdriving process; And a plurality of inverters composed of PMOS and NMOS, and supplying the overdriving power by varying the pulp width of the first control signal, which is the control signal of the sense amplifier, by using the voltage level of the capacitor as an input and using the delay of each inverter. It comprises a pulse width variable portion for adjusting the amount.
또한 본 발명의 또 다른 센스앰프 오버드라이브 회로는, 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서발생한 잉여전원을 충전하는 제1회로와 방전시키는 제2회로로 이루어진 캐패시터 충방전부; 비교기를 구비하여, 캐패시터의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호인 제1제어신호의 펄스폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부; 및 제3 NMOS를 구비하여, 상기 제3 NMOS는 드레인에 캐패시터에 충전된 것을 전원으로 하고, 제5제어신호에 응답하여 소오스를 비트라인 프리차지 전압발생기의 입력전원으로 연결하도록 하며, 리스토어 풀업전원과 함께 비트라인 프리차지 전압발생기의 전원오버드라이빙때 충전된 전원을 비트라인 프리차지 전압을 보충하는데 사용토록한 비트라인 프리차지 보상부를 포함하여 이루어진 것을 특징으로 한다.Also Another sense amplifier overdrive circuit of the present invention comprises: an overdriver section for overdriving to a restore line; A sense amplifier driver unit maintaining the overdriven voltage; A capacitor charging and discharging unit including a first circuit for charging surplus power generated in a restore line during the overdriving process and a second circuit for discharging; A comparator is provided to compare the voltage level of the capacitor with a reference voltage, and an overdrive pulse generator is provided to vary the pulse width of the first control signal, which is a sense amplifier control signal, in response to the output of the comparator. A pulse width variable portion for adjusting a supply amount; And a third NMOS, wherein the third NMOS serves as a power source of a capacitor charged in a drain, and connects the source to an input power source of a bit line precharge voltage generator in response to a fifth control signal. And a bit line precharge compensation unit configured to use the charged power to supplement the bit line precharge voltage during power overdriving of the bit line precharge voltage generator.
또한 본 발명의 또 다른 센스앰프 오버드라이브 회로는, 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전하는 제1회로와 방전시키는 제2회로로 이루어진 캐패시터 충방전부; 비교기를 구비하여, 캐패시터의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호인 제1제어신호의 펄스폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부; 및 제1컨트롤 스위치를 구비하여, 상기 제3 NMOS가 제2제어신호에 응답하여 비트라인 프리차지 전압발생기로 보내는 전원과, 리스토어 풀업전원중에서 어느 하나를 선택하여 비트라인 프리차지 전압발생기의 전원으로 사용하도록 하는 프리차지 보상부를 포함하여 이루어진 것을 특징으로 한다.Also Another sense amplifier overdrive circuit of the present invention comprises: an overdriver section for overdriving to a restore line; A sense amplifier driver unit maintaining the overdriven voltage; A capacitor charging and discharging unit including a first circuit for charging surplus power generated in a restore line in the overdriving process and a second circuit for discharging the capacitor; A comparator is provided to compare the voltage level of the capacitor with a reference voltage, and an overdrive pulse generator is provided to vary the pulse width of the first control signal, which is a sense amplifier control signal, in response to the output of the comparator. A pulse width variable portion for adjusting a supply amount; And a first control switch, wherein the third NMOS selects one of a power supplied to the bit line precharge voltage generator in response to the second control signal and a restore pull-up power supply to the bit line precharge voltage generator. Characterized in that it comprises a precharge compensation to be used.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
도 3과 도 4a를 참조하면 본 발명의 오버드라이브 회로는 리스토어 라인(RTO)에 오버드라이빙 하는 오버드라이버부(100)와 상기 오버드라이버부에 의해 리스토어 라인(RTO)에 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부(200)와 캐패시터(C1)를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인(RTO)에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부(300)와, 비교기를 구비하여, 캐패시터(C1)의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호(SA_EN_1)의 펄스폭을 가변함으로서, 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부(400)를 포함하여 이루어진 것을 특징으로 한다.Referring to FIGS. 3 and 4A, the overdrive circuit of the present invention maintains an overdriver portion 100 overdriving on a restore line RTO and a voltage overdriven on a restore line RTO by the overdriver portion. A capacitor charging and discharging unit 300 including a sense amplifier driver unit 200 and a capacitor C1 to charge and discharge surplus power generated in a restore line RTO during the overdriving process, and a comparator are provided. The voltage level of C1) is compared with the reference voltage, and an overdrive pulse generator is provided, and the pulse width of the sense amplifier control signal SA_EN_1 is varied in response to the output of the comparator, thereby adjusting the supply amount of the overdriving power supply. Characterized in that it comprises a pulse width variable portion 400.
구체적으로, 상기 오버드라이버부(100)는, CVDD보다 높은 레벨의 외부전원 VEXT를 리스토어 라인(RTO)에 인가하는 NMOS(M1)를 제어하는 제어신호 SA_EN_1으로 실시 구성되어 있으며, 센스앰프 드라이버부(200)는 NMOS(M2)를 구비하여 리스토어(RTO)라인을 풀업하는 전원 CVDD를 제어신호(SA_EN_2)에 응답하여 리스토어 라인을 풀업하도록 한다.Specifically, the overdriver unit 100 is configured by the control signal SA_EN_1 for controlling the NMOS M1 for applying the external power supply VEXT having a level higher than CVDD to the restore line RTO, and the sense amplifier driver unit ( 200 includes an NMOS M2 to pull up the restore line in response to the control signal SA_EN_2 with the power supply CVDD pulling up the restore RTO line.
캐패시터 충방전부(300)는, 오버드라이빙시 여분의 전원을 충전 및 방전하는캐패시터(C1)와, 오버드라이빙시 발생하는 여분의 전원을 캐패시터(C1)로 충전시키기 위한 회로1과 상기 회로1을 제어하는 신호(SA_CTRL_1)로 구성되며, 리스토어 라인의 전위가 낮아질때 리스토어 라인으로 방전 하기 위한 회로2 와 상기 회로2를 제어하는 제어신호(SA_CTRL_2)로 실시 구성되어 있다.The capacitor charge / discharge unit 300 controls the capacitor C1 for charging and discharging extra power when overdriving and the circuit 1 for charging the extra power generated during overdriving with the capacitor C1 and the circuit 1. And a control signal SA_CTRL_2 for controlling the circuit 2 and a circuit 2 for discharging to the restore line when the potential of the restore line becomes low.
상기 캐패시터 충방전부(300)에 있어서, 회로 1은 도 4a, 4b, 4c에 도시된 바와 같이 NMOS,또는 PMOS, 또는 NMOS와 LVT NMOS를 같이 써서 전류의 방향이 리스토어 라인(RTO)에서 캐패시터(C1)로 향하도록 하며, 캐패시터(C1)의 전위라인(CVDDTMP)이 리스토어 라인(RTO)에 연결되도록 실시 구성되어 있으며, 회로 2는 도 5a, 5b, 5c에 도시된바와 같이 NMOS,또는 PMOS, 또는 NMOS와 LVT NMOS를 써서 캐패시터의 양(+)단자와 리스토어 라인을 연결하는 것은 상기 회로1과 동일하나 전류의 방향이 캐패시터 전위라인(CVDDTMP)에서 리스토어(RTO)라인으로 흐르도록 방향이 설정된 것이 다르다.In the capacitor charge / discharge unit 300, the circuit 1 uses NMOS, PMOS, or NMOS and LVT NMOS together as shown in FIGS. 4A, 4B, and 4C, and the direction of the current is changed from the capacitor C1 to the restore line RTO. And the potential line CVDDTMP of the capacitor C1 is connected to the restore line RTO, and circuit 2 is an NMOS or PMOS as shown in FIGS. 5A, 5B, and 5C, or Connecting the positive terminal and the restore line of the capacitor using NMOS and LVT NMOS is the same as the circuit 1, but the direction is set so that the current flows from the capacitor potential line (CVDDTMP) to the restore (RTO) line. .
펄스폭 가변부(400)는 도 7a에서와 같이 비교기를 구비하여, 메모리 내부 기준전압과 상기 캐패시터(C1)전위 라인과의 전위레벨을 비교하고, 그 출력을 오버드라이브 펄스 발생기로 인가하도록 구성되어 있다.The pulse width variable unit 400 includes a comparator as shown in FIG. 7A, and compares a potential level between a memory internal reference voltage and the capacitor C1 potential line and applies the output to an overdrive pulse generator. have.
도 3을 통해 본 발명의 동작과정을 설명하면 다음과 같다.Referring to Figure 3 describes the operation of the present invention.
먼저 오버드라이브부(100)에 있는 컨트롤신호(SA_EN_1)에 의해 NMOS(M1)가 구동되어 외부전원 VEXT가 리스토어 라인(RTO)으로 인가되며, 오버드라이빙이 끝나면 컨트롤 신호(SA_EN_1)를 오프시켜 NMOS(M1)의 동작을 중지시킨다.First, the NMOS M1 is driven by the control signal SA_EN_1 in the overdrive unit 100 so that the external power supply VEXT is applied to the restore line RTO. After overdriving, the control signal SA_EN_1 is turned off to turn off the NMOS (NMOS). The operation of M1) is stopped.
이때 인가된 전원은 리스토어 라인상에 플로팅(Floating)된다.The applied power is then floated on the restore line.
다음으로서 센스앰프구동부의 컨트롤신호(SA_EN_2)에 의해 NMOS(M2)를 구동시켜 CVDD를 리스토어 라인에 인가한다.Next, the NMOS M2 is driven by the control signal SA_EN_2 of the sense amplifier driver to apply CVDD to the restore line.
이때 리스토어 라인의 전압이 CVDD이상이면 캐패시터 충방전부의 회로 1을 통하여 캐패시터(C1)에 여분의 전원이 충전된다.At this time, when the voltage of the restore line is greater than or equal to CVDD, extra power is charged to the capacitor C1 through the circuit 1 of the capacitor charge / discharge unit.
여기서 회로 1을 구성할수 있는 다양한 실시예가 도 4a, 4b, 4c에 나와있는데 이중 어느 회로를 쓰더라도 동일한 동작을 수행한다.Here, various embodiments in which circuit 1 can be configured are shown in FIGS. 4A, 4B, and 4C, and any of the circuits performs the same operation.
도 4a는 NMOS를 이용한 방법이고, 도 4b는 NMOS와 LVT NMOS를 같이 이용한 방식이며, 도 4c는 PMOS를 이용한 방법이다.4A illustrates a method using NMOS, FIG. 4B illustrates a method using NMOS and LVT NMOS, and FIG. 4C illustrates a method using PMOS.
NMOS인경우 게이트 컨트롤신호(SA_CTRL_1)를 하이(HIGH)로 하고, PMOS인경우 로우(LOW)로 하며, 4b의 도면의 경우에는 LVT NMOS를 게이트와 드레인을 묶어 다이오드와 같이 동작하도록 만들어 회로 1에서의 전류방향이 리스토어 라인에서 CVDDTMP 방향으로만 흐르도록 한 것이다.In the case of NMOS, the gate control signal SA_CTRL_1 is set high and in the case of PMOS, it is set low. In the case of FIG. 4b, the LVT NMOS is combined with the gate and drain to operate like a diode. The current direction of flows only in the CVDDTMP direction from the restore line.
이후 센스앰프가 CVDD 전원에 의해서만 동작할 때에는 회로 1의 컨트롤신호(SA_CTRL_1)를 오프하고 회로 2를 컨트롤신호(SA_CTRL_2)를 써서 구동시켜 CVDD전원이 부족할때 이를 보충하도록 한다.Thereafter, when the sense amplifier operates only by the CVDD power supply, the control signal SA_CTRL_1 of the circuit 1 is turned off and the circuit 2 is driven using the control signal SA_CTRL_2 to compensate for the lack of the CVDD power supply.
여기서 회로 2를 구성할수 있는 다양한 실시예가 도 5a, 도 5b, 도 5c에 나와있는데 동작방법은 상기 회로 1과 작동방식이 동일하다.Here, various embodiments in which circuit 2 may be configured are shown in FIGS. 5A, 5B, and 5C, and the operation method is the same as that of circuit 1.
도 7a 에서는 기준전압과 캐패시터에 충전된 전압을 비교하여 충전된 전압의 크기에 따라 오버드라이버부의 NMOS(M1)를 구동시키는 제어신호(SA_EN_1)의 펄스폭을 가변하는 펄스폭 가변회로(400)에 관한 것이다.In FIG. 7A, a pulse width variable circuit 400 which compares a reference voltage and a voltage charged in a capacitor and varies the pulse width of a control signal SA_EN_1 for driving the NMOS M1 of the overdriver part according to the magnitude of the charged voltage. It is about.
제어신호(SA_EN_1)의 펄스폭이 커지면 오버드라이빙 되는 전류가 많아지고, 반대로 펄스폭이 작아지면 오버드라이빙 되는 전류가 작아지게 된다.If the pulse width of the control signal SA_EN_1 is increased, the overdriven current is increased. On the contrary, if the pulse width is decreased, the overdriven current is decreased.
캐패시터 충전전원이 CVDD보다 큰경우 펄스 딜레이(DELAY)를 짧게 하고, CVDD보다 작은경우 펄스 딜레이를 길게하여 오버드라이빙으로 인한 CVDD의 상승을 막는다.If the capacitor charging power is greater than CVDD, the pulse delay (DELAY) is shortened. If it is less than CVDD, the pulse delay is extended to prevent the CVDD from rising due to overdriving.
또한 도 3과 도 4b를 참조하여 본 발명의 또다른 실시예를 살펴보면,In addition, referring to Figures 3 and 4b another embodiment of the present invention,
리스토어 라인에 오버드라이빙 하는 오버드라이버부(100)와, 상기 오버드라이빙된 전압을 유지시키는 센스앰프 드라이버부(200)와, 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부(300), 및 PMOS와 NMOS로 구성된 다수의 인버터를 구비하여, 캐패시터(C1)의 전압레벨을 입력으로 하여 각각의 인버터의 딜레이를 이용하여 센스앰프의 제어신호인 제1제어신호의 펄프폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부를 포함하여 이루어진다.An over-driver 100 for overdriving a restore line, a sense amplifier driver 200 for maintaining the overdriven voltage, and a capacitor are used to charge surplus power generated in the restore line during the overdriving process. A capacitor charge / discharge unit 300 for discharging, and a plurality of inverters composed of PMOS and NMOS, the first control being a control signal of a sense amplifier using the delay of each inverter as input of the voltage level of the capacitor C1; And a pulse width varying portion for varying the pulp width of the signal to adjust the amount of supply of overdriving power.
또한 도 3과 도 7b를 참조하여, 본 발명에 따른 다른 실시예의 회로는 상기 가장 바람직한 실시예와 유사하되, 펄스폭 가변부(420)의 구성이 다르다.3 and 7B, the circuit of another embodiment according to the present invention is similar to the most preferred embodiment, but the configuration of the pulse width variable portion 420 is different.
펄스폭 가변부(420)는 제1인버터(421)의 출력단과 제2인버터(422)의 입력단이 연결되고, 제2인버터의 출력단이 제3인버터(423)의 입력단과 연결되고, 제3인버터의 출력이 제4인버터(424)의 입력단에 연결되어 실시 구성된다.The pulse width variable part 420 is connected to the output terminal of the first inverter 421 and the input terminal of the second inverter 422, the output terminal of the second inverter is connected to the input terminal of the third inverter 423, the third inverter The output of is connected to the input terminal of the fourth inverter 424 is configured.
상기와 같이 제1인버터 내지 제4인버터의 프로퍼게이션(propergation) 딜레이를 이용하여 제1인버터에 입력된 NMOS(M1)를 구동시키는 제어신호(SA_EN_1)의 펄스폭을 가변하게 된다.As described above, the pulse width of the control signal SA_EN_1 for driving the NMOS M1 input to the first inverter is varied by using the propagation delay of the first to fourth inverters.
또한 도 3과 도 6a를 참조하여, 본 발명에 따른 또다른 실시예의 회로는 상기 가장 바람직한 실시예와 유사하되, 프리차지 보상부(510)를 더 포함하여 구성되는 것이 다르다.3 and 6A, the circuit of another embodiment according to the present invention is similar to the most preferred embodiment except that the circuit further includes a precharge compensation unit 510.
프리차지 보상부(510)는 제어신호(BLEQ_CTR)에 응답하여 캐패시터 전위라인(CVDDTMP)의 전원을 비트라인 프리차지 전압 발생기로 전달하는 NMOS와, 비트라인 프리차지 전압 발생기에 전원을 공급하는 내부전원(CVDD)으로 구성된다.The precharge compensation unit 510 In response to the control signal BLEQ_CTR, an NMOS for transmitting the power of the capacitor potential line CVDDTMP to the bit line precharge voltage generator and an internal power supply CVDD for supplying power to the bit line precharge voltage generator.
도 6a에 도시된 바와 같이 비트라인을 비트라인 프리차지 레벨(VCC/2)로 이퀄라이즈 하는 비트라인 이퀄라이징을 할때에 적당한 시간간격동안 NMOS를 구동하여 CVDD와 캐패시터(C1)에 충전된 전원을 비트라인 프리차지 전압소스로 사용할수 있다.As shown in FIG. 6A, when the bit line is equalized to equalize the bit line to the bit line precharge level (VCC / 2), the NMOS is driven for an appropriate time interval to supply the power charged to the CVDD and the capacitor C1. Can be used as a bit line precharge voltage source have.
또한 도3과 도 6b를 참조하여, 본 발명에 따른 또다른 실시예의 회로는 상기 가장 바람직한 실시예와 유사하되, 프리차지 보상부(520)를 더 포함하여 구성되는 것이 다르다.3 and 6B, the circuit of another embodiment according to the present invention is similar to the most preferred embodiment except that it further includes a precharge compensation unit 520.
프리차지 보상부(520)는 제어신호(BLEQ_CTR)에 응답하여 캐패시터 전위라인(CVDDTMP)의 전원을 비트라인 프리차지 전압 발생기로 전달하는 NMOS(M4)와, 비트라인 프리차지 전압 발생기에 전원을 공급하는 내부전원(CVDD)과 상기 전위라인의 전원과 내부전원중에서 어느 하나를 선택하여 비트라인 프리차지 전압발생기로 인가하는 컨트롤 스위치를 포함하여 구성된다.The precharge compensation unit 520 supplies power to the NMOS M4 which transfers the power of the capacitor potential line CVDDTMP to the bit line precharge voltage generator in response to the control signal BLEQ_CTR. And a control switch for selecting any one of an internal power source (CVDD), a power source of the potential line, and an internal power source to be applied to the bit line precharge voltage generator.
상기 실시예는 도 6b에 도시된 바와 같이 컨트롤 스위치(SW1)을 삽입하여CVDD와 캐패시터(C1)에 충전된 충전전원중 하나를 택일하여 사용할수 있게 한 경우이다.In the above embodiment, as shown in FIG. 6B, the control switch SW1 is inserted to enable one of the CVDD and the charging power charged in the capacitor C1 to be used alternatively.
종래에도 센스앰프 오버드라이버를 온, 오프시키는 예가 있었으나 이경우 리스토어 라인의 상태를 피드백 받는 회로의 응답특성에 의해 오버드라이빙이 과도하게 되거나 작아지는 문제점이 있었다.Conventionally, there has been an example of turning on and off the sense amplifier overdriver, but in this case, there is a problem in that the overdriving becomes excessive or small due to the response characteristic of the circuit which receives the state of the restore line.
본 발명에서는 오버드라이빙때 작동하는 리스토어 라인 대신에 충전된 다른 캐패시터(C1)의 상태를 감지하므로 응답특성이 극히 좋을 필요는 없다.In the present invention, the response characteristic does not need to be extremely good because it senses the state of another charged capacitor C1 instead of the restoring line operating during overdriving.
상기에 기술한 바와 같이 본 발명은 센스앰프 오버드라이빙시 발생되는 여분의 전원을 캐패시터(C1)에 저장해 두었다가 센스앰프와 관련된 회로에 공급함으로서 CVDD전압의 과도한 상승을 막아 오버드라이빙시 전류의 소모를 극소화 하고 센스앰프가 안정하게 동작하도록 했음을 알수있다.As described above, the present invention stores the excess power generated in the sense amplifier overdriving in the capacitor C1 and supplies it to a circuit related to the sense amplifier, thereby preventing excessive rise of the CVDD voltage, thereby minimizing current consumption during overdriving. You can see that the sense amplifier is stable.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
본 발명은 오버드라이빙시 발생하는 CVDD의 과대상승을 막고, 종래에 CVDD과대상승분을 VSS로 흘려보내던 것을 센스앰프 회로에 이용함으로서 전류소모를 극소화 하였으며 리스토어 라인의 상태를 감지하는 별도의 회로를 쓰는 대신 응답특성이 예민하지 않아도 되는 캐패시터회로를 감지하도록 함으로서 과도한 응답특성에 따른 종래의 CVDD전원의 상승을 막는 효과가 있다.The present invention minimizes current consumption by using the sense amplifier circuit that prevents CVDD over-driving caused by overdriving and conventionally sends CVDD and target multiplier to VSS, instead of using a separate circuit to sense the state of the restore line. By detecting the capacitor circuit that the response characteristic does not have to be sensitive, there is an effect of preventing the rise of the conventional CVDD power supply due to excessive response characteristics.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087583A KR100551070B1 (en) | 2000-12-30 | 2000-12-30 | Sense amp overdrive circuit for increasing current efficiency and stability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000087583A KR100551070B1 (en) | 2000-12-30 | 2000-12-30 | Sense amp overdrive circuit for increasing current efficiency and stability |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020057280A true KR20020057280A (en) | 2002-07-11 |
| KR100551070B1 KR100551070B1 (en) | 2006-02-10 |
Family
ID=27690418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000087583A KR100551070B1 (en) | 2000-12-30 | 2000-12-30 | Sense amp overdrive circuit for increasing current efficiency and stability |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100551070B1 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714897B1 (en) * | 2004-06-22 | 2007-05-04 | 삼성전자주식회사 | Semiconductor memory device and array internal power voltage generating method thereof |
| KR100733473B1 (en) * | 2005-09-28 | 2007-06-29 | 주식회사 하이닉스반도체 | Semiconductor memory device having bit line over driving scheme and driving method thereof |
| KR100746615B1 (en) * | 2006-02-20 | 2007-08-06 | 주식회사 하이닉스반도체 | Sense amplifier control circuit and semiconductor device |
| KR100772701B1 (en) * | 2006-09-28 | 2007-11-02 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100825026B1 (en) * | 2006-06-29 | 2008-04-24 | 주식회사 하이닉스반도체 | Over Driving Pulse Generator and Memory device which include Pulse Generator |
| KR100852000B1 (en) * | 2007-04-11 | 2008-08-13 | 주식회사 하이닉스반도체 | Sense amplifer driving signal generating circuit |
| KR100851993B1 (en) * | 2007-02-09 | 2008-08-13 | 주식회사 하이닉스반도체 | Apparatus for supplying overdriving signal |
| KR100866146B1 (en) * | 2007-10-11 | 2008-10-31 | 주식회사 하이닉스반도체 | Sense amplifier control circuit |
| KR100915066B1 (en) * | 2008-03-13 | 2009-09-02 | 주식회사 하이닉스반도체 | Overdriving sense amplifier |
| US7599243B2 (en) | 2005-09-28 | 2009-10-06 | Hynix Semiconductor, Inc. | Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device |
| KR101442174B1 (en) * | 2008-02-15 | 2014-09-18 | 삼성전자주식회사 | Semiconductor memory device and internal voltage generating method of the semiconductor memory device |
| US9030900B2 (en) | 2011-04-27 | 2015-05-12 | Hynix Semiconductor Inc. | Semiconductor device, semiconductor memory device and operation method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10418981B2 (en) | 2017-04-12 | 2019-09-17 | Samsung Electronics Co., Ltd. | System and method for calibrating pulse width and delay |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3810160B2 (en) * | 1996-01-26 | 2006-08-16 | 株式会社日立製作所 | Semiconductor circuit |
| JPH10275473A (en) * | 1997-04-01 | 1998-10-13 | Hitachi Ltd | Semiconductor memory |
| JPH1186553A (en) * | 1997-09-08 | 1999-03-30 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2000243082A (en) * | 1999-02-17 | 2000-09-08 | Mitsubishi Electric Corp | Semiconductor memory |
-
2000
- 2000-12-30 KR KR1020000087583A patent/KR100551070B1/en not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714897B1 (en) * | 2004-06-22 | 2007-05-04 | 삼성전자주식회사 | Semiconductor memory device and array internal power voltage generating method thereof |
| US7599243B2 (en) | 2005-09-28 | 2009-10-06 | Hynix Semiconductor, Inc. | Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device |
| KR100733473B1 (en) * | 2005-09-28 | 2007-06-29 | 주식회사 하이닉스반도체 | Semiconductor memory device having bit line over driving scheme and driving method thereof |
| KR100746615B1 (en) * | 2006-02-20 | 2007-08-06 | 주식회사 하이닉스반도체 | Sense amplifier control circuit and semiconductor device |
| US7675798B2 (en) | 2006-02-20 | 2010-03-09 | Hynix Semiconductor Inc. | Sense amplifier control circuit and semiconductor device using the same |
| KR100825026B1 (en) * | 2006-06-29 | 2008-04-24 | 주식회사 하이닉스반도체 | Over Driving Pulse Generator and Memory device which include Pulse Generator |
| US7567469B2 (en) | 2006-06-29 | 2009-07-28 | Hynix Semiconductor Inc. | Over driving pulse generator |
| US7515492B2 (en) | 2006-09-28 | 2009-04-07 | Hynix Semiconductor Inc. | Semiconductor memory device |
| KR100772701B1 (en) * | 2006-09-28 | 2007-11-02 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100851993B1 (en) * | 2007-02-09 | 2008-08-13 | 주식회사 하이닉스반도체 | Apparatus for supplying overdriving signal |
| US7800424B2 (en) | 2007-02-09 | 2010-09-21 | Hynix Semiconductor Inc. | Apparatus for supplying overdriving signal |
| KR100852000B1 (en) * | 2007-04-11 | 2008-08-13 | 주식회사 하이닉스반도체 | Sense amplifer driving signal generating circuit |
| KR100866146B1 (en) * | 2007-10-11 | 2008-10-31 | 주식회사 하이닉스반도체 | Sense amplifier control circuit |
| US7679415B2 (en) | 2007-10-11 | 2010-03-16 | Hynix Semiconductor Inc. | Sense amplifier control circuit |
| KR101442174B1 (en) * | 2008-02-15 | 2014-09-18 | 삼성전자주식회사 | Semiconductor memory device and internal voltage generating method of the semiconductor memory device |
| KR100915066B1 (en) * | 2008-03-13 | 2009-09-02 | 주식회사 하이닉스반도체 | Overdriving sense amplifier |
| US9030900B2 (en) | 2011-04-27 | 2015-05-12 | Hynix Semiconductor Inc. | Semiconductor device, semiconductor memory device and operation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100551070B1 (en) | 2006-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158423B2 (en) | Semiconductor memory device and array internal power voltage generating method thereof | |
| US6157586A (en) | Memory device having potential control for increasing the operating margin at the start of a sensing cycle | |
| KR100562654B1 (en) | Bleq driving circuit and semiconductor memory device using it | |
| KR100551070B1 (en) | Sense amp overdrive circuit for increasing current efficiency and stability | |
| KR101559908B1 (en) | Internal voltage generator of semiconductor memory device | |
| KR20040110669A (en) | Ative driver for generating internal voltage | |
| KR100406539B1 (en) | Semiconductor Memory Device for reducing Current in Sense Amplifier Over Driver Scheme and its method | |
| US5973484A (en) | Voltage regulator circuit for semiconductor memory device | |
| KR100567916B1 (en) | Apparatus and method for supplying power in a semiconductor memory device | |
| US5901055A (en) | Internal boosted voltage generator of semiconductor memory device | |
| KR100271644B1 (en) | Sense amplifier over-driving voltage control circuit | |
| KR20030063818A (en) | Method for discharging a word line and semiconductor memory device using the same | |
| US7016250B2 (en) | Voltage regulator and data path for a memory device | |
| KR20040091973A (en) | Driving voltage controller of sense amplifiers for memory device | |
| KR100621771B1 (en) | Voltage equalizing and precharging circuit for signal lines and method thereof | |
| US20040032776A1 (en) | Semiconductor memory device comprising circuit for precharging data line | |
| US6535443B1 (en) | Reduction of standby current | |
| KR20020076073A (en) | Semiconductor memory device and voltage generating method thereof | |
| US8106686B2 (en) | Integrated circuit | |
| KR20050099308A (en) | Internal voltage down converter and semiconductor using it | |
| KR100607168B1 (en) | Half supply voltage generator and semiconductor memory device using this circuit | |
| JP2623257B2 (en) | Dynamic semiconductor memory device | |
| US11830557B2 (en) | Memory apparatus | |
| KR100668497B1 (en) | A semiconductor memory apparatus having a bit-line senser amplifier driver | |
| KR940009249B1 (en) | Boosting compensation circuit of the semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |