KR20020053491A - Circuit for control driving of sense amplifier - Google Patents
Circuit for control driving of sense amplifier Download PDFInfo
- Publication number
- KR20020053491A KR20020053491A KR1020000083137A KR20000083137A KR20020053491A KR 20020053491 A KR20020053491 A KR 20020053491A KR 1020000083137 A KR1020000083137 A KR 1020000083137A KR 20000083137 A KR20000083137 A KR 20000083137A KR 20020053491 A KR20020053491 A KR 20020053491A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- supply voltage
- sense amplifier
- pull
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Abstract
Description
본 발명은 반도체 메모리 장치의 센스 앰프 오버드라이빙 제어회로에 관한 것으로, 특히 전원 전압의 크기에 따라 센스 앰프의 오버드라이빙(overdriving) 동작 시간을 다르게 구현함으로써, 전류 소모를 줄인 센스 앰프 오버드라이빙 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sense amplifier overdriving control circuit of a semiconductor memory device. In particular, the present invention relates to a sense amplifier overdriving control circuit which reduces current consumption by implementing an overdriving operation time of a sense amplifier according to the magnitude of a power supply voltage. It is about.
도 1은 일반적인 센스 앰프의 구성도이다.1 is a block diagram of a general sense amplifier.
도 1을 참조하면, 센스 앰프(10) 동작시 센스 앰프의 풀업 바이어스 전위(SP)로 전원 전압(Vcc)을 공급하여 주는 제1 풀업 드라이버단(P1)과, 상기 센스 앰프(10)의 초기 동작시 센스 앰프의 풀업 바이어스 전위(SP)로 전원 전압(Vcc)을 공급하여 주는 제2 풀업 드라이버단(P2)과, 상기 센스 앰프(10)의 동작시 센스 앰프의 풀다운 바이어스 전위(SNB)로 접지 전압(Vss)을 공급하여 주는 풀다운 드라이버단(N1)으로 구성된다.Referring to FIG. 1, a first pull-up driver stage P1 for supplying a power supply voltage Vcc to a pull-up bias potential SP of a sense amplifier during operation of the sense amplifier 10, and an initial state of the sense amplifier 10. The second pull-up driver stage P2 for supplying the power supply voltage Vcc to the pull-up bias potential SP of the sense amplifier during operation, and the pull-down bias potential SNB of the sense amplifier during operation of the sense amplifier 10. It is composed of a pull-down driver stage N1 for supplying the ground voltage Vss.
상기 센스 앰프(10)는 전력 소모가 많은 초기 동작시 오버 드라이빙(overdriving)을 하게 되는데, 이 구간에서는 상기 제1 풀업 드라이버단(P1)을 동작시키는 제어 신호(SP1)와 상기 제2 풀업 드라이버단(P2)을 동작시키는 제어 신호(SP2)가 모두 '로우' 상태를 갖는다. 따라서, 센스 앰프(10)의 초기 동작시에는 상기 제1 풀업 드라이버단(P1)과 제2 풀업 드라이버단(P2)이 모두 동작하게 되며, 센스 앰프 풀업 바이어스 전위(SP)가 목표값이 도달하게 되면, 상기 제2 풀업 드라이버단(P2)은 턴오프되게 된다. 그리고, 상기 풀다운 드라이버단(N1)을 동작시키는 제어 신호(SN)는 상기 센스 앰프(10)가 동작하는 동안 계속 '하이'를 유지한다.The sense amplifier 10 performs overdriving during an initial operation in which power consumption is high. In this section, the control signal SP1 and the second pullup driver stage for operating the first pullup driver stage P1 are provided. All of the control signals SP2 for operating P2 have a 'low' state. Therefore, during the initial operation of the sense amplifier 10, both the first pull-up driver stage P1 and the second pull-up driver stage P2 operate, so that the sense amplifier pull-up bias potential SP reaches a target value. If so, the second pull-up driver stage P2 is turned off. In addition, the control signal SN for operating the pull-down driver stage N1 remains 'high' while the sense amplifier 10 is operating.
이와 같이, 상기 제2 풀업 드라이버단(P2)은 센스 앰프(10)의 동작 초기시 오버드라이빙을 하기 위해 구성된 것이다. 오버드라이빙 동작은 디램(DRAM)에서 센스 앰프 동작에 의한 비트 라인(Bit Line)/비트바 라인(Bit Bar Line)의 디베러프(Develop)를 빠르게 일으키기 위해 사용되고 있다.In this way, the second pull-up driver stage P2 is configured to overdrive the initial operation of the sense amplifier 10. The overdriving operation is used to rapidly generate a develpment of a bit line / bit bar line by a sense amplifier operation in a DRAM.
도 2는 종래의 센스앰프 오버드라이빙 제어회로의 블록도이다.2 is a block diagram of a conventional sense amplifier overdriving control circuit.
종래의 센스앰프 오버드라이빙 제어회로는 전원 전압(Vcc)의 레벨에 상관없이 항상 일정한 오버드라이빙 구간을 갖는 제어 신호(SP2)를 발생한다.The conventional sense amplifier overdriving control circuit always generates a control signal SP2 having a constant overdriving period regardless of the level of the power supply voltage Vcc.
그러나, 상기 구성을 갖는 종래의 센스 앰프 오버드라이빙 제어회로는 전원 전압에 관계없이 항상 일정한 오버 드라이빙 구간을 갖는 제어 신호(SP2)를 발생하기 때문에 전류 소모가 많이 발생한다. 즉, 저 전원 전압을 위해 오버드라이빙 구간을 넓게 고정시키면, 고 전원 전압 또는 번인 동작시 셀 회로부에 과도한 전압을 인가시켜 소자에 브레이크 다운(Break Down) 현상을 유발하여 신뢰성 문제를 야기시킨다. 또한, 고 전원 전압을 위해 오버드라이빙 구간을 짧게 고정시키면, 저 전원전압의 경우 센스 앰프의 풀업 바이어스 전압(SP)이 충분한 전압을 얻지 못하여 센싱 속도가 저하되거나 오동작을 유발시키는 문제점이 있었다.However, the conventional sense amplifier overdriving control circuit having the above configuration generates a lot of current consumption because it generates a control signal SP2 having a constant overdriving interval regardless of the power supply voltage. In other words, if the overdriving period is widened for the low power supply voltage, excessive voltage is applied to the cell circuit part during the high power supply voltage or burn-in operation, causing breakdown to the device, causing reliability problems. In addition, if the overdriving period is fixed to be short for the high power supply voltage, the pull-up bias voltage SP of the sense amplifier fails to obtain a sufficient voltage in the case of the low power supply voltage, thereby causing a decrease in sensing speed or a malfunction.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 저전원 전압(Low Vcc), 중간 전원 전압(Medium Vcc), 고전원 전압(High Vcc), 번인 전압(Burn-in Vcc) 등의 4단계로 나누어 센스 앰프의 오버드라이빙 시간을 조절함으로써, 전류 소모를 줄인 센스 앰프 오버드라이빙 제어회로를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is a low power supply voltage (Low Vcc), a medium power supply voltage (Medium Vcc), a high power supply voltage (High Vcc), burn-in voltage (Burn-in Vcc) It is to provide a sense amplifier overdriving control circuit which reduces current consumption by adjusting the overdriving time of the sense amplifier by dividing into four stages.
도 1은 일반적인 센스 앰프의 구성도1 is a block diagram of a general sense amplifier
도 2는 종래의 센스 앰프 오버드라이빙 제어회로의 블록도2 is a block diagram of a conventional sense amplifier overdriving control circuit.
도 3은 본 발명에 의한 센스 앰프 오버드라이빙 제어회로의 블록도3 is a block diagram of a sense amplifier overdriving control circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 센스 앰프20 : 센스앰프 오버드라이빙 제어부10: sense amplifier 20: sense amplifier overdriving control unit
31 : 제1 전압 검출부32 : 제2 전압 검출부31: first voltage detector 32: second voltage detector
33 : 제3 전압 검출부33: third voltage detector
40 : 센스앰프 오버드라이빙 구간 결정부40: sense amplifier overdriving section determination unit
상기 목적을 달성하기 위한 본 발명의 센스앰프 오버드라이빙 제어회로는,The sense amplifier overdriving control circuit of the present invention for achieving the above object,
제1 풀업 드라이버와 제2 풀업 드라이버를 구비한 센스 앰프를 갖는 반도체메모리 장치에 있어서,A semiconductor memory device having a sense amplifier having a first pull-up driver and a second pull-up driver,
전원 전압과 제1 기준 전압을 비교하여 상기 전원 전압이 상기 제1 기준 전압보다 작을 경우 인에이블 신호를 발생하는 제1 전압 검출부와,A first voltage detector configured to compare a power supply voltage with a first reference voltage and generate an enable signal when the power supply voltage is smaller than the first reference voltage;
상기 전원 전압과 제2 기준 전압을 비교하여 상기 전원 전압이 상기 제2 기준 전압보다 클 경우 인에이블 신호를 발생하는 제2 전압 검출부와,A second voltage detector configured to compare the power supply voltage with a second reference voltage and generate an enable signal when the power supply voltage is greater than the second reference voltage;
상기 전원 전압을 검출하여 상기 제1 기준 전압과 상기 제2 기준 전압 사이에 있을 경우 디스에이블 신호를 발생하고, 또한 상기 전원 전압이 번인 모드시 동작하는 번인 번압이면 인에이블 신호를 발생하는 제3 전압 검출부와,A third voltage that detects the power supply voltage and generates a disable signal when the power supply voltage is between the first reference voltage and the second reference voltage and generates an enable signal when the power supply voltage is a burn-in voltage that operates in a burn-in mode. Detection unit,
상기 제1 내지 제3 전압 검출부에서 출력된 신호의 조합에 의해 전원 전압의 레벨을 검출한 후 전원 전압의 크기에 따라 각각 다른 펄스폭을 갖는 오버드라이빙 제어신호를 상기 제2 풀업 드라이버로 발생하는 구간 결정부로 구성된다.After detecting the level of the power supply voltage by the combination of the signals output from the first to third voltage detectors, an interval for generating an overdriving control signal having a different pulse width according to the magnitude of the power supply voltage to the second pull-up driver It consists of a decision part.
상기 제 1 풀업 드라이버와 제2 풀업 드라이버는 PMOS 트랜지스터로 구성된다.The first pull-up driver and the second pull-up driver are composed of PMOS transistors.
상기 제1 기준 전압은 2.9V이고, 상기 제2 기준 전압은 3.7V이다.The first reference voltage is 2.9V and the second reference voltage is 3.7V.
상기 구간 결정부는 번인 모드시 상기 제2 풀업 드라이버의 동작을 오프시키는 신호를 발생한다.The interval determination unit generates a signal to turn off the operation of the second pull-up driver in the burn-in mode.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.In addition, in all the drawings for demonstrating an embodiment, the thing with the same function uses the same code | symbol, and the repeated description is abbreviate | omitted.
도 3은 본 발명에 의한 센스 앰프 오버드라이빙 제어회로의 블록도이다.3 is a block diagram of a sense amplifier overdriving control circuit according to the present invention.
본 발명의 센스 앰프 오버드라이빙 제어회로는 전원 전압(Vcc)과 제1 기준 전압(2.9V)을 비교하여 상기 전원 전압(Vcc)이 상기 제1 기준 전압(2.9V)보다 작을 경우 제1 검출 신호(Vcc_LOW: '하이')를 발생하는 제1 전압 검출부(31)와, 상기 전원 전압(Vcc)과 제2 기준 전압(3.7V)을 비교하여 상기 전원 전압(Vcc)이 상기 제2 기준 전압(3.7V)보다 클 경우 제2 검출 신호(Vcc_High: '하이')를 발생하는 제2 전압 검출부(32)와, 상기 전원 전압(Vcc)을 검출하여 상기 제1 기준 전압(2.9V)과 상기 제2 기준 전압(3.7V) 사이에 있을 경우 제3 검출 신호(VLBIEN: '로우')를 발생하고, 또한 상기 전원 전압(Vcc)이 번인(Burn_in) 모드시 동작하는 번인 번압이면 제4 검출 신호(VLBIEN: '하이')를 발생하는 제3 전압 검출부와, 상기 제1 내지 제3 전압 검출부(31∼33)에서 출력된 신호의 조합에 의해 전원 전압(Vcc)의 레벨을 검출한 후 전원 전압(Vcc)의 크기에 따라 각각 다른 펄스폭을 갖는 오버드라이빙 제어신호(SP2)를 도 1의 제2 풀업 드라이버(P2)로 발생하는 센스앰프 오버드라이빙 구간 결정부(40)로 구성된다.The sense amplifier overdriving control circuit of the present invention compares a power supply voltage Vcc and a first reference voltage 2.9V to determine a first detection signal when the power supply voltage Vcc is smaller than the first reference voltage 2.9V. (Vcc_LOW: 'high') is compared with the first voltage detector 31 and the power supply voltage Vcc and the second reference voltage (3.7V) so that the power supply voltage (Vcc) is the second reference voltage ( 3.7V), the second voltage detector 32 generating the second detection signal Vcc_High ('high') and the power supply voltage Vcc to detect the first reference voltage (2.9V) and the first voltage. The third detection signal VLBIEN ('low') is generated when the voltage is between 2 reference voltages (3.7V), and the fourth detection signal (if the power supply voltage Vcc is a burn-in voltage that operates in the burn-in mode). VLBIEN: A power supply voltage Vcc is formed by a combination of a third voltage detection unit generating 'high' and a signal output from the first to third voltage detection units 31 to 33. After detecting the level, the sense amplifier overdriving section determination unit 40 generates an overdriving control signal SP2 having a different pulse width according to the magnitude of the power supply voltage Vcc to the second pull-up driver P2 of FIG. 1. It consists of
상기 제1 내지 제3 전압 검출부(31∼33)에서 출력되는 제1 내지 제4 검출 신호에 따른 오버드라이빙 제어신호(SP2)의 발생은 표 1과 같다.Generation of the overdriving control signal SP2 according to the first to fourth detection signals output from the first to third voltage detection units 31 to 33 is shown in Table 1.
전원 전압(VCC)이 2.7V라 가정하면, 제1 전압 검출부(31)에서 저 전원 전압 모드로 분류되어 제1 검출 신호(VCC_LOW)가 '하이'로 된다. '하이'로 된 제1 검출 신호(VCC_LOW)는 센스앰프 오버드라이빙 구간 결정부(40)에 입력되어 12ns의 펄스폭을 갖는 오버드라이빙 구간 신호(SP2)를 발생한다.Assuming that the power supply voltage VCC is 2.7V, the first voltage detector 31 is classified into the low power supply voltage mode, and the first detection signal VCC_LOW becomes 'high'. The first detection signal VCC_LOW, which is set to 'high', is input to the sense amplifier overdriving section determination unit 40 to generate an overdriving section signal SP2 having a pulse width of 12 ns.
전원 전압(Vcc)이 3.3V라 가정하면, 제3 전압 검출부(33)에서 디폴트(default) 전원 전압 모드로 분류되어 제1 검출신호(Vcc_LOW)와 제2 검출신호(Vcc_High) 및 제3 검출 신호(VLBIEN)가 모두 '로우'를 유지한다. 이때, 이들 신호를 입력하는 센스앰프 오버드라이빙 구간 결정부(40)는 9ns의 펄스폭을 갖는 오버드라이빙 구간 신호(SP2)를 발생한다.Assuming that the power supply voltage Vcc is 3.3 V, the third voltage detector 33 is classified into a default power supply voltage mode, and thus the first detection signal Vcc_LOW, the second detection signal Vcc_High, and the third detection signal are classified into a default power supply voltage mode. (VLBIEN) keeps all low. At this time, the sense amplifier overdriving section determination unit 40 for inputting these signals generates an overdriving section signal SP2 having a pulse width of 9 ns.
전원 전압(VCC)이 3.9V라 가정하면, 제2 전압 검출부(32)에서 고 전원전압 모드로 분류되어 제2 검출신호(VCC_High)가 '하이'로 된다. 이때, '하이'로 된 제2 검출 신호(VCC_High)는 센스앰프 오버드라이빙 구간 결정부(40)에 입력되어 3ns의 펄스폭을 갖는 오버드라이빙 구간 신호(SP2)를 발생한다. 이때, 3ns의 펄스폭을 갖는 오버드라이빙 구간 신호(SP2)는 비트 라인이 과도하게 오버드라이빙되는 것을 방지하며 리프레시 전류 및 엑티브 전류를 감소시키는 효과를 가져온다.Assuming that the power supply voltage VCC is 3.9V, the second voltage detector 32 is classified into a high power supply voltage mode, and the second detection signal VCC_High becomes 'high'. In this case, the second detection signal VCC_High, which is set to 'high', is input to the sense amplifier overdriving section determination unit 40 to generate an overdriving section signal SP2 having a pulse width of 3 ns. At this time, the overdriving interval signal SP2 having a pulse width of 3 ns prevents the bit line from being excessively overdried and has an effect of reducing the refresh current and the active current.
번인 모드(Burn_In Mode)인 경우에는 일반적으로 전원 전압(VCC)이 5.0V 이상에서 동작되므로, tCK가 350ns 정도로 매우 길어 tRCD를 개선시킬 필요성이 없으므로 오버드라이빙 동작을 하지 않는 것이 셀(Cell) 소자에 과도한 스트레스를 인가하지 않는 방법일 수 있다. 그러므로 본 발명에서는 번인 모드에서는 오버드라이빙 동작을 하지 않도록 구성하였다.In burn_in mode, since the power supply voltage (VCC) is generally operated at 5.0V or more, tCK is very long as 350ns, so there is no need to improve tRCD. It may be a way of not applying excessive stress. In the present invention, therefore, the overdriving operation is not performed in the burn-in mode.
본 발명의 센스 앰프 오버드라이빙 제어회로는 오버드라이빙 구간을 결정하는 센스앰프 오버드라이빙 구간 결정부(40)의 딜레이단의 동작 전압을 전원 전압(VCC)에 따라 변하지 않는 내부 전원을 사용하고 있으나, 이를 외부 전원 전압(VCC)으로 변경하여 사용할 수 있다.The sense amplifier overdriving control circuit of the present invention uses an internal power source that does not change the operating voltage of the delay stage of the sense amplifier overdriving section determination unit 40 that determines the overdriving section according to the power supply voltage VCC. Can be used by changing to external power supply voltage VCC
이상에서 설명한 바와 같이, 본 발명의 센스 앰프 오버드라이빙 제어회로는 저전원 전압(Low Vcc), 중전원 전압(Medium Vcc), 고전원 전압(High Vcc), 번인 전압(Burn-in Vcc) 등의 4단계로 나누어 센스 앰프의 오버드라이빙 시간을 조절함으로써, 전류 소모를 줄일 수 있다.As described above, the sense amplifier overdriving control circuit of the present invention includes a low power supply voltage (Low Vcc), a medium power supply voltage (Medium Vcc), a high power supply voltage (High Vcc), and a burn-in voltage (Burn-in Vcc). The current consumption can be reduced by adjusting the overdriving time of the sense amplifier in four stages.
이로 인해, 본 발명의 센스 앰프 오버드라이빙 제어회로는 저전압 동작시 충분한 오버드라이빙을 실시함으로써 저전압에서의 tRCD 특성을 개선할 수 있으며, 고전압 동작시에는 과도한 오버드라이빙을 방지함으로써 리프레시 전류 및 엑티브 전류를 10% 이상 절감할 수 있다. 실제적으로 오버드라이빙 구간을 30% 줄였을 때 8%의 전류 감소 효과를 얻었다.As a result, the sense amplifier overdriving control circuit of the present invention can improve the tRCD characteristics at low voltage by performing sufficient overdriving during low voltage operation. You can save more than%. In practice, reducing the overdriving section by 30% yielded an 8% current reduction.
그리고, 번인 모드시에는 셀(Cell) 소자에 가해질 수 있는 과도한 스트레스(Stress)를 방지함으로써, 안정적인 번인 동작을 실현할 수 있어 소자의 신뢰성을 향상시킬 수 있다.In the burn-in mode, a stable burn-in operation may be realized by preventing excessive stress that may be applied to the cell device, thereby improving reliability of the device.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083137A KR20020053491A (en) | 2000-12-27 | 2000-12-27 | Circuit for control driving of sense amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083137A KR20020053491A (en) | 2000-12-27 | 2000-12-27 | Circuit for control driving of sense amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020053491A true KR20020053491A (en) | 2002-07-05 |
Family
ID=27686856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000083137A KR20020053491A (en) | 2000-12-27 | 2000-12-27 | Circuit for control driving of sense amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020053491A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733473B1 (en) * | 2005-09-28 | 2007-06-29 | 주식회사 하이닉스반도체 | Semiconductor memory device having bit line over driving scheme and driving method thereof |
| KR100847760B1 (en) * | 2001-12-07 | 2008-07-23 | 주식회사 하이닉스반도체 | Memory device and method for controlling the same |
| KR100851920B1 (en) * | 2007-03-05 | 2008-08-12 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100852000B1 (en) * | 2007-04-11 | 2008-08-13 | 주식회사 하이닉스반도체 | Sense amplifer driving signal generating circuit |
| KR100851993B1 (en) * | 2007-02-09 | 2008-08-13 | 주식회사 하이닉스반도체 | Apparatus for supplying overdriving signal |
| KR100900776B1 (en) * | 2005-09-29 | 2009-06-02 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| US7599243B2 (en) | 2005-09-28 | 2009-10-06 | Hynix Semiconductor, Inc. | Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device |
| US7701786B2 (en) | 2005-09-29 | 2010-04-20 | Hynix Semiconductor, Inc. | Semiconductor memory device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10302467A (en) * | 1997-04-22 | 1998-11-13 | Hitachi Ltd | Semiconductor integrated circuit device |
| KR19980086263A (en) * | 1997-05-31 | 1998-12-05 | 구본준 | Overdriving Method of Bitline Sense Amplifiers |
| KR19990066047A (en) * | 1998-01-21 | 1999-08-16 | 구본준 | Overdriving Control Circuit |
| JP2000058785A (en) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | Dynamic type ram |
-
2000
- 2000-12-27 KR KR1020000083137A patent/KR20020053491A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10302467A (en) * | 1997-04-22 | 1998-11-13 | Hitachi Ltd | Semiconductor integrated circuit device |
| KR19980086263A (en) * | 1997-05-31 | 1998-12-05 | 구본준 | Overdriving Method of Bitline Sense Amplifiers |
| KR19990066047A (en) * | 1998-01-21 | 1999-08-16 | 구본준 | Overdriving Control Circuit |
| JP2000058785A (en) * | 1998-08-07 | 2000-02-25 | Hitachi Ltd | Dynamic type ram |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100847760B1 (en) * | 2001-12-07 | 2008-07-23 | 주식회사 하이닉스반도체 | Memory device and method for controlling the same |
| KR100733473B1 (en) * | 2005-09-28 | 2007-06-29 | 주식회사 하이닉스반도체 | Semiconductor memory device having bit line over driving scheme and driving method thereof |
| US7599243B2 (en) | 2005-09-28 | 2009-10-06 | Hynix Semiconductor, Inc. | Sense amplifier over driver control circuit and method for controlling sense amplifier of semiconductor device |
| KR100900776B1 (en) * | 2005-09-29 | 2009-06-02 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| US7701786B2 (en) | 2005-09-29 | 2010-04-20 | Hynix Semiconductor, Inc. | Semiconductor memory device |
| KR100851993B1 (en) * | 2007-02-09 | 2008-08-13 | 주식회사 하이닉스반도체 | Apparatus for supplying overdriving signal |
| US7800424B2 (en) | 2007-02-09 | 2010-09-21 | Hynix Semiconductor Inc. | Apparatus for supplying overdriving signal |
| KR100851920B1 (en) * | 2007-03-05 | 2008-08-12 | 주식회사 하이닉스반도체 | Semiconductor memory device |
| KR100852000B1 (en) * | 2007-04-11 | 2008-08-13 | 주식회사 하이닉스반도체 | Sense amplifer driving signal generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930004177B1 (en) | Semiconductor memory device | |
| KR100205530B1 (en) | Sense amplifier | |
| KR100386085B1 (en) | High voltage generating circuit | |
| KR100190080B1 (en) | High voltage detecting circuit for semiconductor memory cell test | |
| US6456555B2 (en) | Voltage detecting circuit for semiconductor memory device | |
| US5959921A (en) | Sense amplifier for complement or no-complementary data signals | |
| KR20020053491A (en) | Circuit for control driving of sense amplifier | |
| KR0142967B1 (en) | Substrate bias voltage control circuit of semiconductor memory apparatus | |
| KR100351932B1 (en) | Voltage Detecting Circuit For Semiconductor Memory Device | |
| US20030210090A1 (en) | Internal power voltage generating circuit of semiconductor memory device and internal power voltage controlling method thereof | |
| US20010003508A1 (en) | Semiconductor memory device capable of performing stable read operation and read method thereof | |
| KR19980019216A (en) | Self cut-off type sense amplifier operable over a wide range of power supply voltages | |
| US6928006B2 (en) | Semiconductor memory device capable of reducing noise during operation thereof | |
| US6934204B2 (en) | Semiconductor device with reduced terminal input capacitance | |
| KR100223501B1 (en) | Semiconductor integrated circuit | |
| US5815032A (en) | Semiconductor device capable of preventing fluctuations of substrate potential | |
| KR20070056444A (en) | Input buffer for semiconductor memory apparatus | |
| JPH08293193A (en) | Semiconductor device | |
| KR960002334B1 (en) | Input buffer of semiconductor memory device | |
| KR100231430B1 (en) | Data output buffer circuit of semiconductor memory element | |
| KR100554840B1 (en) | Circuit for generating a power up signal | |
| KR100650713B1 (en) | Bit line sense amplifier | |
| KR100265594B1 (en) | Power-up circuit | |
| US5578942A (en) | Super VCC detection circuit | |
| KR20180101803A (en) | Semiconductor apparatus including a sense amplifier control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |