KR20020053423A - Manufacturing method of semiconductor package - Google Patents
Manufacturing method of semiconductor package Download PDFInfo
- Publication number
- KR20020053423A KR20020053423A KR1020000083055A KR20000083055A KR20020053423A KR 20020053423 A KR20020053423 A KR 20020053423A KR 1020000083055 A KR1020000083055 A KR 1020000083055A KR 20000083055 A KR20000083055 A KR 20000083055A KR 20020053423 A KR20020053423 A KR 20020053423A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- heat sink
- unit
- semiconductor package
- circuit substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
본 발명은 반도체패키지의 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지의 제조 공정중 히트싱크의 손상을 최소화하여 생산성을 향상시키고, 또한 제조 비용을 대폭 절감할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.The present invention relates to a method for manufacturing a semiconductor package, and more specifically, to a method for manufacturing a semiconductor package that can improve productivity by minimizing damage to a heat sink during a manufacturing process of a semiconductor package and can significantly reduce manufacturing costs. To provide.
종래 반도체패키지 제조 방법의 일례가 도1a 내지 도1f에 도시되어 있으며, 이를 순차적으로 설명하면 다음과 같다.An example of a conventional method for manufacturing a semiconductor package is shown in FIGS. 1A to 1F, which will be described in sequence.
1. 히트싱크 스트립 제공 단계로서(도1a 참조), 대략 사각판상의 히트싱크 유닛(2')이 일렬로 다수 형성된 히트싱크 스트립(1')을 제공한다. 이를 좀더 자세히 설명하면 상기 히트싱크 스트립(1')은 대략 직사각판상의 프레임(7')이 구비되어 있고, 상기 프레임(7')에는 일정거리 이격된 다수의 히트싱크 유닛(2')이 일렬로 배열되어 있으며, 상기 각 히트싱크 유닛(2')은 타이바(3')에 의해 프레임(7')에 연결되어 있다. 또한, 상기 각 히트싱크 유닛(2')은 프레임(7')에 형성된 슬롯(4')에 의해 각각 구분되어 있으며, 상기 타이바(3') 외측에도 열팽창을 흡수할 수 있도록 대략 "??"자 모양의 슬롯(5')이 더 형성되어 있다. 더불어, 상기 프레임(7')의 양측에는 다수의 통공(6')이 형성되어 상기 히트싱크 스트립(1')의 이송 및 고정에 이용될 수 있도록 되어 있다.1. As a step of providing a heat sink strip (see Fig. 1A), a heat sink strip 1 'formed of a plurality of heat sink units 2' in a substantially square plate is provided in a line. In more detail, the heat sink strip 1 ′ is provided with a frame 7 ′ on a substantially rectangular plate, and a plurality of heat sink units 2 ′ spaced at a predetermined distance are arranged in the frame 7 ′. Each heat sink unit 2 'is connected to the frame 7' by a tie bar 3 '. Each heat sink unit 2 'is divided by a slot 4' formed in the frame 7 ', and the heat sink unit 2' is approximately " ?? " so as to absorb thermal expansion outside the tie bar 3 '. "Slot-shaped slot 5 'is further formed. In addition, a plurality of through holes 6 'are formed at both sides of the frame 7' so as to be used for transporting and fixing the heat sink strip 1 '.
2. 회로기판 유닛 제공 단계로서(도1b 참조), 상기 각 히트싱크 유닛(2')에 접착제나 접착테이프 등을 이용하여 표면에 배선패턴(도시되지 않음)이 형성된 회로기판 유닛(8')을 접착한다. 이때, 상기 회로기판 유닛(8')은 일례로 표면에 다수의 볼랜드(10')를 포함하는 배선패턴이 형성되어 있고, 상기 각 회로기판 유닛(8')의 중앙에는 일정크기의 관통공(9')이 형성된 것을 이용할 수 있다.2. As a step of providing a circuit board unit (see Fig. 1B), a circuit board unit 8 'in which a wiring pattern (not shown) is formed on the surface of each heat sink unit 2' by using an adhesive or an adhesive tape. Bond it. In this case, the circuit board unit 8 ′ is formed with a wiring pattern including a plurality of ball lands 10 ′ on its surface, for example, and a through hole having a predetermined size in the center of each circuit board unit 8 ′. 9 ') may be used.
3. 반도체칩 탑재 및 와이어 본딩 단계로서(도1c 참조), 상기 각 회로기판 유닛(8')의 관통공(9') 내측에 반도체칩(11')을 탑재하고, 상기 반도체칩(11')과회로기판 유닛(8')의 배선패턴을 도전성와이어(12')로 상호 접속한다. 이때, 상기 반도체칩(11')은 상기 회로기판 유닛(8')의 관통공(9')을 통해 외부로 노출된 히트싱크 유닛(2')의 표면에 탑재된다.3. As a semiconductor chip mounting and wire bonding step (see FIG. 1C), the semiconductor chip 11 'is mounted inside the through hole 9' of each circuit board unit 8 ', and the semiconductor chip 11' is mounted. ) And the wiring pattern of the circuit board unit 8 'are interconnected by conductive wires 12'. In this case, the semiconductor chip 11 ′ is mounted on the surface of the heat sink unit 2 ′ exposed to the outside through the through hole 9 ′ of the circuit board unit 8 ′.
4. 봉지 단계로서(도1d 참조), 상기 회로기판 유닛(8')의 관통공(9')에 봉지재(13')를 충진함으로써, 상기 반도체칩(11') 및 도전성와이어(12') 등이 외부로 환경으로부터 보호되도록 한다.4. In the encapsulation step (see FIG. 1D), the semiconductor chip 11 'and the conductive wire 12' are filled by filling the encapsulant 13 'in the through hole 9' of the circuit board unit 8 '. ) To protect the environment from the outside.
5. 도전성볼 융착 단계로서(도1e 참조), 상기 각 회로기판 유닛(8')의 배선패턴중 볼랜드(10')에 도전성볼(14')을 융착함으로써, 차후 마더보드에 실장 가능한 형태가 되도록 한다.5. As the conductive ball fusion step (see Fig. 1e), the conductive ball 14 'is fused to the ball land 10' in the wiring patterns of the respective circuit board units 8 ', whereby the form that can be mounted on the motherboard later is obtained. Be sure to
6. 싱귤레이션 단계로서(도1f 참조), 상기 히트싱크 스트립(1')에서 각 히트싱크 유닛(2')을 프레임(7')에 지지해주는 타이바(3')를 절단함으로써, 상기 각 히트싱크 유닛(2') 및 회로기판 유닛(8')이 분리되도록 한다. 즉, 상기 히트싱크 스트립(1')에서 다수의 반도체패키지(15')를 각각 분리해 낸다.6. As a singulation step (see FIG. 1F), by cutting the tie bar 3 'supporting each heat sink unit 2' to the frame 7 'in the heat sink strip 1', The heat sink unit 2 'and the circuit board unit 8' are separated. That is, a plurality of semiconductor packages 15 'are separated from the heat sink strip 1'.
그러나, 이러한 종래의 반도체패키지 제조 방법은 대략 직사각판상의 히트싱크 스트립(1')을 이용함으로써, 그 스트립(1')의 이송 및 고정 중에 상기 스트립(1')의 엣지(Edge) 영역이 쉽게 휘어지는 단점이 있다. 상기와 같이 스트립(1')의 둘레 영역이 휘어질 경우에는 이송 불량 등을 야기하여 전체적인 생산수율이 저하된다.However, this conventional semiconductor package manufacturing method uses a heat sink strip 1 'on a substantially rectangular plate, so that the edge area of the strip 1' is easily made during transfer and fixing of the strip 1 '. There is a disadvantage of bending. As described above, when the circumferential region of the strip 1 'is bent, it causes a poor transfer and the like, and the overall production yield decreases.
또한, 상기 히트싱크 스트립(1')은 열팽창에 의한 변형을 억제할 수 있도록 다수의 슬롯(4')을 별도로 형성해야 하고, 또한 각 히트싱크 유닛(2')을 지지하기위한 별도의 타이바(3')도 형성해야 하며, 더불어 이송 및 고정 등을 위한 다수의 통공(6')도 별도로 더 형성해야 함으로써, 히트싱크 스트립(1')의 제조 비용이 높아지고, 이는 결국 반도체패키지(15')의 제조 비용을 상승시키는 원인이 되고 있다.In addition, the heat sink strip 1 'must have a plurality of slots 4' separately formed so as to suppress deformation due to thermal expansion, and a separate tie bar for supporting each heat sink unit 2 '. (3 ') should also be formed, and in addition, a plurality of through holes (6') for conveying, fixing, and the like should be formed separately, thereby increasing the manufacturing cost of the heat sink strip (1 '), which in turn leads to a semiconductor package (15'). It is a cause to raise the manufacturing cost of the).
더불어, 실제 반도체패키지(15')에 장착되는 영역은 히트싱크 유닛(2')임에도 불구하고 그 외의 불필요한 부분이 과도하게 많음으로써, 이것 역시 반도체패키지(15')의 제조 비용을 상승시키는 원인이 되고 있다.In addition, although the area mounted on the actual semiconductor package 15 'is the heat sink unit 2', there are too many other unnecessary parts, which also causes the manufacturing cost of the semiconductor package 15 'to rise. It is becoming.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지의 제조 공정중 히트싱크의 손상을 최소화하여 생산성을 향상시키고, 또한 제조 비용을 대폭 절감할 수 있는 반도체패키지의 제조 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-described problems, the method of manufacturing a semiconductor package that can improve the productivity by minimizing the damage of the heat sink during the manufacturing process of the semiconductor package, and can significantly reduce the manufacturing cost To provide.
도1a 내지 도1f는 종래 반도체패키지의 제조 방법을 도시한 설명도이다.1A to 1F are explanatory views showing a conventional method for manufacturing a semiconductor package.
도2a 내지 도2f는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 설명도이다.2A to 2F are explanatory views showing a method of manufacturing a semiconductor package according to the present invention.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
1; 회로기판 스트립2; 회로기판 유닛One; Circuit board strip 2; Circuit Board Unit
3; 관통공4; 볼랜드3; Through-hole 4; Borland
5; 슬롯6; 히트싱크 유닛5; Slot 6; Heatsink unit
7; 도전성와이어8; 봉지재7; Conductive wires 8; Encapsulant
9; 도전성볼10; 반도체패키지9; Conductive ball 10; Semiconductor Package
11; 반도체칩11; Semiconductor chip
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 볼랜드를 포함하는 다수의 배선패턴이 형성된 회로기판 유닛이 구비되고, 상기 회로기판 유닛이 슬롯을 경계로 다수 연결된 회로기판 스트립을 제공하는 단계와; 상기 각 회로기판 유닛의 일면에 낱개의 히트싱크 유닛을 각각 접착하는 단계와; 상기 각 회로기판 유닛에 반도체칩을 탑재한 후, 상기 반도체칩과 회로기판을 도전성와이어로 상호 접속하는 단계와; 상기 반도체칩, 도전성와이어 등을 외부로 환경으로부터 보호하기 위해 봉지재로 봉지하는 봉지 단계와; 상기 각 회로기판의 유닛에형성된 배선패턴중 볼랜드에 도전성볼을 융착하는 단계와; 상기 회로기판 스트립에서 각 회로기판 유닛을 소잉(Sawing)하여 분리함으로써, 낱개의 반도체패키지를 제공하는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a semiconductor package according to the present invention includes a circuit board unit having a plurality of wiring patterns including a borland, and the circuit board unit is provided with a plurality of circuit board strips connected to a slot boundary. Making a step; Bonding each heat sink unit to one surface of each circuit board unit; Mounting a semiconductor chip on each of the circuit board units, and interconnecting the semiconductor chip and the circuit board with conductive wires; An encapsulation step of encapsulating the semiconductor chip, the conductive wire, and the like with an encapsulant to protect the environment from the outside; Fusing the conductive balls to the ball lands among the wiring patterns formed on the units of the circuit boards; It characterized in that it comprises a step of providing a single semiconductor package by sawing (Sewing) and separating each circuit board unit in the circuit board strip.
여기서, 상기 회로기판 스트립 제공 단계는 각 회로기판 유닛의 중앙에 관통공이 형성된 것이 제공될 수 있고, 이때 상기 반도체칩 탑재 및 와이어 접속 단계는 상기 반도체칩이 상기 회로기판 유닛의 관통공 내측에 탑재된다.Here, the step of providing the circuit board strip may be provided that the through hole is formed in the center of each circuit board unit, wherein the semiconductor chip mounting and wire connection step is the semiconductor chip is mounted inside the through hole of the circuit board unit. .
또한, 상기 히트싱크 유닛은 대략 사각판 모양으로 형성된 것이 제공됨이 바람직하다.In addition, the heat sink unit is preferably provided in a substantially rectangular plate shape.
상기와 같이 하여 본 발명에 의한 반도체패키지의 제조 방법에 의하면 회로기판 스트립의 각 회로기판 유닛에 낱개의 히트싱크 유닛이 접착됨으로써, 종래와 같은 이송 불량 등의 문제가 야기되지 않아 전체적인 반도체패키지의 생산 수율이 향상된다.As described above, according to the method of manufacturing a semiconductor package according to the present invention, by attaching a single heat sink unit to each circuit board unit of a circuit board strip, the entire semiconductor package is produced without causing problems such as transfer failures. Yield is improved.
또한, 회로기판 유닛에 별도의 열팽창 억제용 슬롯을 형성할 필요가 없고, 이송 및 고정을 위한 다수의 통공도 필요없음으로써, 히트싱크 유닛의 제조 비용이 낮아지고 이는 결국 반도체패키지의 제조 비용 절감으로 이어진다.In addition, there is no need to provide a separate thermal expansion inhibiting slot in the circuit board unit, and a plurality of through holes for transport and fixing are not required, thereby lowering the manufacturing cost of the heat sink unit, which in turn reduces the manufacturing cost of the semiconductor package. It leads.
더불어, 히트싱크 유닛에 종래와 같은 불필요한 부분을 부가적으로 형성할 필요가 없음으로써, 반도체패키지의 제조 비용이 더욱 절감된다.In addition, since there is no need to additionally form unnecessary parts in the heat sink unit as in the prior art, the manufacturing cost of the semiconductor package is further reduced.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.
도2a 내지 도2f는 본 발명에 의한 반도체패키지(10)의 제조 방법을 도시한 설명도이며, 이를 참조하여 본 발명을 순차적으로 설명한다.2A to 2F are explanatory views illustrating a method of manufacturing the semiconductor package 10 according to the present invention, and the present invention will be described sequentially with reference to the drawings.
1. 회로기판 스트립 제공 단계로서(도2a 참조), 중앙에 대략 사각 모양의 관통공(3)이 형성되고, 그 관통공(3)의 외주연으로는 볼랜드(4)를 포함하는 다수의 배선패턴(도시되지 않음)이 형성된 회로기판 유닛(2)이 구비되고, 상기 회로기판 유닛(2)은 슬롯(5)을 경계로 다수가 일렬로 연결된 회로기판 스트립(1)을 제공한다. 도면에는 일례로 5개의 회로기판 유닛(2)이 슬롯(5)을 경계로 하여 일렬로 연결된 회로기판 스트립(1)이 도시되어 있다. 도면중 미설명 부호 12는 스트립(1)의 로딩 및 고정을 위한 홀(Hole)이다.1. In the step of providing a circuit board strip (see Fig. 2A), a plurality of wirings including a borland 4 are formed at the center of the through hole 3, and the outer periphery of the through hole 3 is formed. A circuit board unit 2 having a pattern (not shown) is provided, and the circuit board unit 2 provides a circuit board strip 1 in which a plurality of lines are connected in a line around the slot 5. The drawing shows, for example, a circuit board strip 1 in which five circuit board units 2 are connected in a line with the slot 5 as a border. In the drawing, reference numeral 12 denotes a hole for loading and fixing the strip 1.
2. 히트싱크 유닛 접착 단계로서(도2b 참조), 상기 각 회로기판 유닛(2)의 일면에 대략 사각판 모양을 하는 낱개의 히트싱크 유닛(6)을 각각 접착한다. 상기 히트싱크 유닛(6)은 구리(Cu), 알루미늄(Al) 등의 금속판이 이용된다.2. As a heat sink unit bonding step (see FIG. 2B), each heat sink unit 6 having a substantially rectangular plate shape is attached to one surface of each circuit board unit 2, respectively. As the heat sink unit 6, a metal plate such as copper (Cu) or aluminum (Al) is used.
3. 반도체칩 탑재 및 와이어 접속 단계로서(도2c 참조), 상기 각 회로기판의 관통공(3) 내측인 히트싱크 유닛(6) 표면에 반도체칩(11)을 탑재(접착)한 후, 상기 반도체칩(11)과 회로기판 유닛(2)의 배선패턴을 골드와이어(Au Wire) 또는 알루미늄와이어(Al Wire) 등과 같은 도전성와이어(7)를 이용하여 상호 접속한다.3. In the semiconductor chip mounting and wire connection step (see FIG. 2C), the semiconductor chip 11 is mounted (adhered) to the surface of the heat sink unit 6 inside the through hole 3 of each circuit board. The wiring patterns of the semiconductor chip 11 and the circuit board unit 2 are interconnected using conductive wires 7 such as gold wires or aluminum wires.
4. 봉지 단계로서(도2d 참조), 상기 회로기판 유닛(2)의 각 관통공(3)에 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop Top)과 같은 봉지재(8)를 충진함으로써, 상기 반도체칩(11), 도전성와이어(7) 등이 외부 환경으로부터 보호되도록 한다.4. As an encapsulation step (see FIG. 2D), each through hole 3 of the circuit board unit 2 is filled with an encapsulant 8 such as an epoxy molding compound or a glop top. As a result, the semiconductor chip 11, the conductive wire 7, and the like are protected from the external environment.
5. 도전성볼 융착 단계로서(도2e 참조), 상기 각 회로기판 유닛(2)에 형성된 배선패턴중 볼랜드(4)에 솔더볼과 같은 도전성볼(9)을 융착하여, 차후 마더보드에 실장 가능한 형태가 되도록 한다.5. Conductive ball fusion step (refer to Fig. 2e), among the wiring pattern formed on each circuit board unit 2, the conductive ball 9, such as solder balls, is fused to the ball lands 4, and can be mounted on the motherboard later. To be
6. 싱귤레이션 단계로서(도2f 참조), 상기 회로기판 스트립(1)에서 각 회로기판 유닛(2)을 소잉하여 낱개의 반도체패키지(10)가 제공되도록 한다.6. As a singulation step (see Fig. 2f), each circuit board unit 2 is sawed in the circuit board strip 1 so that a single semiconductor package 10 is provided.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 반도체패키지의 제조 방법에 의하면 회로기판 스트립의 각 회로기판 유닛에 낱개의 히트싱크 유닛이 접착됨으로써, 종래와 같은 이송 불량 등의 문제가 야기되지 않아 전체적인 반도체패키지의 생산 수율이 향상되는 효과가 있다.Therefore, according to the method of manufacturing a semiconductor package according to the present invention, by attaching a single heat sink unit to each circuit board unit of the circuit board strip, a problem such as a transfer failure as in the prior art is not caused, and the overall yield of the semiconductor package is increased. There is an effect to be improved.
또한, 회로기판 유닛에 별도의 열팽창 억제용 슬롯을 형성할 필요가 없고, 이송 및 고정을 위한 다수의 통공도 필요없음으로써, 히트싱크 유닛의 제조 비용이 낮아지고 이는 결국 반도체패키지의 제조 비용 절감으로 이어지는 효과가 있다.In addition, there is no need to provide a separate thermal expansion inhibiting slot in the circuit board unit, and a plurality of through holes for transport and fixing are not required, thereby lowering the manufacturing cost of the heat sink unit, which in turn reduces the manufacturing cost of the semiconductor package. There is a subsequent effect.
더불어, 히트싱크 유닛에 종래와 같은 불필요한 부분을 부가적으로 형성할 필요가 없음으로써, 반도체패키지의 제조 비용이 더욱 절감되는 효과가 있다.In addition, since there is no need to additionally form unnecessary parts in the heat sink unit as in the prior art, the manufacturing cost of the semiconductor package is further reduced.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083055A KR100716866B1 (en) | 2000-12-27 | 2000-12-27 | Manufacturing method of semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083055A KR100716866B1 (en) | 2000-12-27 | 2000-12-27 | Manufacturing method of semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020053423A true KR20020053423A (en) | 2002-07-05 |
| KR100716866B1 KR100716866B1 (en) | 2007-05-09 |
Family
ID=27686798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000083055A KR100716866B1 (en) | 2000-12-27 | 2000-12-27 | Manufacturing method of semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100716866B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097087A (en) * | 1997-10-31 | 2000-08-01 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
| US6091140A (en) * | 1998-10-23 | 2000-07-18 | Texas Instruments Incorporated | Thin chip-size integrated circuit package |
| DE60023202T2 (en) * | 1999-02-15 | 2006-07-20 | Mitsubishi Gas Chemical Co., Inc. | Circuit board for plastic semiconductor housing |
| US6137174A (en) * | 1999-05-26 | 2000-10-24 | Chipmos Technologies Inc. | Hybrid ASIC/memory module package |
-
2000
- 2000-12-27 KR KR1020000083055A patent/KR100716866B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100716866B1 (en) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445077B1 (en) | Semiconductor chip package | |
| US7253508B2 (en) | Semiconductor package with a flip chip on a solder-resist leadframe | |
| US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
| KR20090050810A (en) | Package on package with improved joint reliability | |
| JP3837215B2 (en) | Individual semiconductor device and manufacturing method thereof | |
| US20220149003A1 (en) | Flip-chip on leadframe having partially etched landing sites | |
| US20040188818A1 (en) | Multi-chips module package | |
| KR20040037575A (en) | Micro leadless package having oblique etching line | |
| US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
| JP4635471B2 (en) | Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame | |
| US6787389B1 (en) | Semiconductor device having pads for connecting a semiconducting element to a mother board | |
| KR100716866B1 (en) | Manufacturing method of semiconductor package | |
| JP7148220B2 (en) | Semiconductor package and its manufacturing method | |
| JP5499437B2 (en) | Mold package | |
| KR100891649B1 (en) | Method of manufacturing semiconductor package | |
| KR19990070625A (en) | Semiconductor package and manufacturing method | |
| KR102233649B1 (en) | Stacked semiconductor package and manufacturing method of the same | |
| KR100252861B1 (en) | Stack type semiconductor chip package and method for assembly of the same | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| JP2011061055A (en) | Method of manufacturing semiconductor device | |
| KR100708050B1 (en) | semiconductor package | |
| KR100444175B1 (en) | ball grid array of stack chip package | |
| KR20010004610A (en) | transfer molded chip size package and method of fabricating the same | |
| KR100567045B1 (en) | A package | |
| KR100308116B1 (en) | chip scale package and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150504 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160503 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190502 Year of fee payment: 13 |