KR20020050270A - Dynamically adjusting a processor's operational parameters according to its environment - Google Patents

Dynamically adjusting a processor's operational parameters according to its environment Download PDF


Publication number
KR20020050270A KR20027006012A KR20027006012A KR20020050270A KR 20020050270 A KR20020050270 A KR 20020050270A KR 20027006012 A KR20027006012 A KR 20027006012A KR 20027006012 A KR20027006012 A KR 20027006012A KR 20020050270 A KR20020050270 A KR 20020050270A
Grant status
Patent type
Prior art keywords
Prior art date
Application number
Other languages
Korean (ko)
Original Assignee
토토라노 제이. 빈센트
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date




    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power Management, i.e. event-based initiation of power-saving mode
    • G06F1/3234Action, measure or step performed to reduce power consumption
    • G06F1/324Power saving by lowering clock frequency
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power Management, i.e. event-based initiation of power-saving mode
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power Management, i.e. event-based initiation of power-saving mode
    • G06F1/3234Action, measure or step performed to reduce power consumption
    • G06F1/3287Power saving by switching off individual functional units in a computer system, i.e. selective power distribution
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power Management, i.e. event-based initiation of power-saving mode
    • G06F1/3234Action, measure or step performed to reduce power consumption
    • G06F1/3296Power saving by lowering supply or operating voltage
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/12Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply acting upon the main processing unit
    • Y02D10/126Frequency modification
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/16Cooling means for computing equipment provided with thermal management
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/17Power management
    • Y02D10/171Selective power distribution
    • Y02D10/00Energy efficient computing
    • Y02D10/10Reducing energy consumption at the single machine level, e.g. processors, personal computers, peripherals or power supply
    • Y02D10/17Power management
    • Y02D10/172Controlling the supply voltage


컴퓨터 시스템이 다수의 작동 특성들 중의 하나에서의 변화를 검출한 때, 상기 시스템은 상기 프로세서에서 동작하는 코어 클록들을 정지시킨다. When a computer system detects a change in one of a number of operating characteristics, the system stops the core clock operating on the processor. 갱신된 주파수 제어 정보가 상기 검출된 변화에 응답하여 클록 제어 로직에 공급되고, 갱신된 전압 제어 정보는 상기 변화에 응답하여 전압 제어 회로에 공급된다. In response to the update frequency control information the detected change is supplied to the clock control logic, the updated control information in response to the voltage change it is supplied to the voltage control circuit. 일단 상기 갱신된 정보가 공급되면, 상기 시스템은 상기 갱신된 주파수 제어 정보에 대응하는 제 2 클록 주파수에서 및, 상기 갱신된 전압 제어 정보에 대응하는 제 2 전압에서 상기 프로세서를 작동시키기 위해 상기 클록들을 재개시한다. Once the updated information is supplied, the system of the clock for operating the processor at a second voltage corresponding to the second clock frequency corresponding to the updated frequency control information and voltage control information, the updated It should resume.



종래의 노트북 컴퓨터는 동일한 데스크탑 컴퓨터이하의 성능 레벨로 동작하도록 하는 전력과 열 제한사항을 지닌다. A conventional laptop computer has a power and thermal limit to operate in a performance level below the same desktop computer locations. 전력원으로서 배터리를 사용할 때, 종래 노트북 컴퓨터는 배터리 수명을 보호하기 위한 기술들을 사용하여 성능 레벨을 감소시킬 수 있다. When using a battery as a power source, a conventional laptop computer, it is possible to reduce the level of performance using techniques for protecting the battery life. 또한, 종래 노트북 컴퓨터는 컴퓨터 작동에 의해 생성되는 열을 안전하게 발산하는 능력을 제한하는 작고, 밀집된 시스템 구성을 지닌다. In addition, the conventional notebook computer has a small and compact system configuration to restrict the ability to safely dissipate the heat generated by the computer's operation. 따라서, 종래 노트북 컴퓨터는 데스크탑 대응부품이하의 전력을 일반적으로 사용하여, 역으로 성능에 영향을 미친다. Accordingly, the conventional notebook computers are generally used as the power of the corresponding desktop or less components, it influences the performance of the station.

대부분의 전력 절약 기술들은 열과 배터리 전력 제한사항에 의해 야기되는 제한점들을 극복하고 약화시키기 위해 도입되었다. Most power-saving technologies have been introduced in order to weaken and overcome the limitations caused by the heat and battery power limitations. 상기 프로세서의 작동 주파수(클록 주파수)와 그 작동 전압이 프로세서의 전력 소비를 결정한다. Operating frequency (clock frequency) and the operating voltage of the processor is to determine the power consumption of the processor. 전력 소비와 그에 따른 열 생성은 상기 프로세서의 작동 주파수에 매우 비례하기 때문에, 데스크탑 성능 레벨 이하로 상기 프로세서의 주파수를 감소시키는 방법은 노트북 컴퓨터 전력 제한사항들 내에서 유지하는 일반적인 방법이었다. Since power consumption and heat generation hence is very proportional to the operating frequency of the processor, a method of reducing the frequency of the processor is below a desktop level of performance was maintained in the general method for the notebook computer power limitation information.

"쓰로틀링(throttling)"으로 불리는 일반적이 전력 조절 기술은 상기 프로세서가 프로세서 클록들을 정지시킴으로 인한 일시적인 프로세서 동작들을 정지시킴으로써 과열되는 것을 방지한다. "Throttling (throttling)" is generally called a power control technique will prevent overheating by stopping the intermittent operation of the processor, the processor is caused sikimeuro stop the processor clock. 쓰로틀링은 프로세서 작동의 일률을 조절하기 위해 프로세서 작동의 유효 주파수를 감소시키고, 그에 대응하여 클록 제어 신호(예를 들면 상기 프로세서의 STPCLK# 입력)를 사용함으로써 프로세서 전력 소비를 감소시키는 산업 표준 방법이다. Throttling is an industry standard method of reducing the effective frequency of processor operations, and reduce processor power consumption by addressing using a clock control signal (e.g. STPCLK # input of the processor), thereby to control the work rate of processor operations . 상기 프로세서 상에 또는 근처에 놓여진 온도 센서가 필요한 때, 조절(throttling) 단계를 개시한다. When necessary, the temperature sensor is placed near or on the processor starts the control (throttling) step. 쓰로틀링은 수 밀리세컨즈인 기간인 소정의 일률에 따라 프로세서 작동을 계속적으로 정지시키고 개시시킨다. Throttling can mm thereby continually stop and start the processor operating in accordance with a predetermined work rate in the period Seconds. 상기 프로세서의 유효 속도에서의 감소는 전력 발산을 감소시키고 상기 프로세서의 온도를 감소시킨다. Reduction in the effective speed of the processor reduces the power dissipation and reduces the temperature of the processor.

워드 프로세서와 같은 응용분야는 상기 프로세서를 오랫동안 활동정지 상태(idle)로 남긴다. Applications, such as word processor leaves the processor with long shutdown state (idle). 결과적으로, 워드 프로세싱 어플리케이션을 동작시킬 때의 일반적인 프로세서 전력 소비는 최대값이하의 30-50%일 수 있다. As a result, the general processor power consumption at the time of operating a word processing application may be a 30 to 50% below the maximum value. 이러한 활동정지 상태 시간은 상기 프로세서를 일시적으로 슬립(sleep)하도록 함으로써 추가적인 전력 절감을 성취하기 위해 상기 컴퓨터 시스템에 의해 이용될 수 있다. These activities standstill time may be used by the computer system to achieve additional power savings by ensuring that temporarily sleep (sleep) to the processor.

예를 들면, 워드 프로세싱 어플리케이션에서, 프로세서는 각 문자가 쳐진 후에 빠른 작업을 수행하고, 이때 그 작동은 다음 키타격이 있을 때까지 정지된다. For example, in a word processing application, a processor performs a fast action after each character is struck, at which time the operation is stopped until the next key hit. 또한, 주변 디바이스들은 이동 전력 절감을 성취하기 위해 오프된다. The peripheral devices are turned off in order to achieve a power-saving mobile. 예를 들면, 상기 노트북의 하드 드라이브는 소정의 비활동 기간 이후로부터 다시 필요할 때까지 중지된다. For example, the hard drive of the laptop is stopped until needed again from after a predetermined period of inactivity. 만약 상기 시스템이 다른 비활동 기간을, 예를 들면 수 분정도의 기간을 검출하면, 상기 디스플레이는 오프된다. If the detection of said system other periods of inactivity, for example, be a period of minutes, the display is turned off. 이러한 기술은 배터리 전력을 보존하고 프로세서에서 발산될 필요가 있는 열의 양을 감소시키는 데 유용하다. This technique is useful in reducing the amount of heat that needs to be conserved battery power and dissipation in processors. 또한, 상기 시스템으로부터 제거되는 열의 양을 증가시키고, 프로세서 온도를 낮추고 상기 시스템에 대한 손상을 방지하기 위해 냉각팬을 사용하는 것이 일반적이다. In addition, it is common to increase the amount of heat removed from the system and also, lower the temperature of the processor using a cooling fan to prevent damage to the system.

전력 조절 활동과 배터리로부터의 작동을 지닌 일반적인 노트북 컴퓨터는 약 15 내지 20와트를 소비한다. With the operation of the power from the battery and adjust activities typical laptop computer consumes 15 to 20 watts. 상기 전력 소비에서의 프로세서 부분은 일반적으로 8 내지 12와트이다. Processor part in the power consumption is generally from 8 to 12 watts. 나머지 전력 소비는 디스플레이와, 하드 드라이브, 메모리 서브시스템, 그래픽 콘트롤러 및 다른 주변 장치들에 관한 것이다. The remaining power consumption is related to the display, and a hard drive, a memory subsystem, a graphics controller, and other peripherals. 40 내지 50 와트-시간 배터리 팩으로, 상기 노트북은 2.5 내지 3.5 시간 동안 동작할 것이다. 40 to 50 Watt-hours by the battery pack, the laptop will operate for 2.5 to 3.5 hours. 대조적으로, 상기 노트북 프로세서의 전력 및 열적 제한사항들이 없으면, 일반적인 데스크탑 프로세서는 20 내지 30와트를 소비한다. In contrast, if there are power and thermal limitations of the notebook processor, a general desktop processor consumes 20 to 30 watts.

그러나, 노트북 컴퓨터가 AC-라인 전력에 연결되면, 대용량의 시스템 전력이 사용될 수 있고, 상기 프로세서로부터의 보다 많은 열을 제거하기 위해 부가적인 냉각 용량이 사용될 수 있다. However, when the laptop computer is connected to the AC- power line, and the large capacity system power can be used, additional cooling capacity may be used to remove more heat from the processor. 그럼으로써, 상기 프로세서가 데스크탑 프로세서의 성능 레벨에 접근하는 성능 레벨에서 작동하도록 할 수 있다. As such, it can be said that the processor is operating at performance levels approaching the performance level of the desktop processors. 이러한 경우에, 모든 전력 조절 특징들이 사용할 수 없어도, 전체 노트북 시스템은 충분히 작동하도록 유지되어야 한다. In such a case, even if they can use all of the power control feature, the entire notebook system be maintained to provide sufficient operation. 전체 노트북 전력 소비와 발산은 약 20 내지 30와트 증가할 것이다. Full notebook power consumption and dissipation will be increased by about 20 to 30 watts.

상기 프로세서의 작동 파라미터들의 적절한 감시와 제어는 상기 노트북의 성능과 배터리 수명을 최적화하는 점에서 중요하다. Adequate monitoring and control of operating parameters of the processor is important in that to optimize the performance and battery life of the laptop. 더 이전의 개인용 컴퓨터 시스템에서의 전력 조절은 마이크로-콘트롤러 및/또는 상기 시스템 관리 인터럽트(system management interrupt: SMI)의 적절한 사용을 통하여 일반적으로 구현된다. It is typically implemented through appropriate use of: (SMI system management interrupt) controller and / or the system management interrupt - The power adjustment in the prior personal computer system is micro. 현재의 x86 기반 컴퓨터 시스템은 1998년 11월 19일의 인텔, 마이크로소프트 및 도시바에 의한 향상된 구성 및 전력 인터페이스 사양(Advanced Configuration and Power Interface Specification: ACPI)에서 개시되는 산업 지원 전력 관리 방법을 사용한다. The current x86-based computer system enhanced configuration and power interface specification by Intel, Microsoft and Toshiba of 19 November 1998, uses the industry support power management method disclosed in the (Advanced Configuration and Power Interface Specification ACPI). 상기 ACPI는 윈도우 9x 및 윈도우 NT 또는 다른 호환가능한 운영 시스템들에 구비된 특징들을 사용하는 운영 시스템(OS) 조절 전력 관리 방법이다. The ACPI is an operating system (OS) control power management method for use of the features provided in the Windows 9x and Windows NT, or other compatible operating system. 상기 ACPI는 모든 ACPI 사건들을 조절하는 표준 인터럽트(시스템 조절 인터럽트 또는 SCI)를 정의한다. The ACPI defines a standard interrupt (or system control interrupt SCI) for controlling all the ACPI event. 시스템 관리 인터럽트들은 시스템 사건들에 대하여 OS에 알리는 디바이스들에 의해 생성된다. System management interrupts are generated by devices with respect to a system event to notify the OS.

이러한 전력 관리 방법의 일부분으로서, ACPI는 슬립 및 일시 정지(suspend) 상태를 특정한다. As part of such a power management method, ACPI specifies the slip and pause (suspend) status. 슬립 상태는 일시적으로 프로세서 작동을 정지시키고, 동작이 수 밀리세컨즈 동안 저장될 수 있다. Sleep state may be temporarily stops the operation processor, the storage operation for the number of millimeters in Seconds. 노트북은 내부 활성 감시기가 프로세싱이 발생하지 않음을 나타날 때 상기 슬립 상태로 진입한다. Notebook is entering the sleep state, it appears that the inner active monitor processing will not occur. 키타격이 입력되는 때, 마우스가 움직이거나 데이터가 모뎀을 통하여 수신된 때, 상기 프로세서는 재작동한다. When a key hit is input, when the mouse is moved, or the data received via the modem, wherein the processor is operative again.

일시 정지 상태는 여러 개의 서브시스템들(예를 들면 디스플레이 또는 하드 드라이브)을 중지시키고, 수 초 동안의 작동을 저장하도록 할 수 있다. Pause state can be to stop the various subsystems (e.g. a display or a hard drive) and save the work of a few seconds. 일시 정지 상태는 (상기 컴퓨터가 현재 개시된 응용프로그램의 처리를 재개하기에 충분한) 상기 시스템의 현재 컨텍스트를 메모리(RAM으로의 일시 정지)로 또는 하드 드라이브(디스크로의 일시 정지) 및 전력 낮춤 주변 장치들로 복사한다. Pause state is a current context of memory (the computer is sufficient to resume the processing of the application, the presently disclosed), the system (pause of the RAM) or as a hard drive (temporary stop of a disk), and power reducing peripheral copy with.

ACPI는 개별 구성요소들의 전력 상태뿐만 아니라 시스템의 표준 전력 상태를 정의한다. ACPI defines a standard state of the power system as well as a power state of the individual components. 또한, 상기 ACPI는 시스템 및 디바이스들을 다른 전력 모드들로 진입시키는 표준 방법을 정의하고, 사건의 보고, 시스템 온도의 감시 및 조절 및 배터리 조절을 가능하게 하는 특징들을 지닌다. In addition, the ACPI shall have the features defines a standard way to enter the system and devices in different power modes, view of the case, which enables the monitoring and control and battery temperature control in the system. ACPI 전력 관리는 노트북 PC 작동을 위한 다수의 시스템 전력 상태들을 포함한다. ACPI power management system includes multiple power states for a laptop PC operation. Gx 상태는 상기 시스템의 전체 작동 상태를 나타낸다. Gx represents the entire state operating conditions of the system. Cx 프로세서 상태, Dx 디바이스 상태 및 Sx 슬립 상태는 일시 정지-대-RAM 및 일시 정지-대-디스크와 같은 상기 시스템의 상태 및 슬립 상태를 정의한다. Cx processor states, device states Dx and Sx sleep state pause - defines the state and the sleep state of the system, such as disk-to -RAM and pause-to. 상기 4개의 전체 Gx 상태들이 도 1A에 도시된다. The four full state Gx are shown in Figure 1A.

상기 컴퓨터가 상기 G0 상태에서 작동할 때, CPU는 도 1B에 도시된 4개의 연산(computing) 상태를 지닐 수 있다. Wherein when the computer to operate in the G0 state, CPU has it may have a state in which the four arithmetic (computing) shown in FIG. 1B. 소정의 플랫폼에서, 모든 CPU 상태들을 지원할 필요는 없다. In some platforms, there is no need to support all the CPU status. 예를 들면, 일부 시스템을 위한 C1 및 C2는 전력 발산과 작동 복원을 위한 대기시간을 제공한다. For example, C1 and C2 for some systems provides a waiting time for the power dissipation and operation restored. 따라서, 설계자는 이러한 상태들 중의 하나만을 구현하도록 선택할 것이다. Thus, the designer will choose to implement only one of these states. 또한, 다른 시스템들은 특정 CPU 상태를 다르게 구현할 것이다. In addition, other systems will implement different specific CPU states. 상기 슬립 상태와는 달리, 상기 컴퓨터 시스템의 다양한 부분들의 전력이 낮추어지는 때, 모든 시스템들은 연산 상태들에서 전력을 올린 채로 남는다. In contrast to the sleep state, when the power of the various parts of the computer system to be lowered, while leaving all systems raise the power in the operation state.

상기 컴퓨터가 G1 상태(슬립)일 때, 상기 시스템은 도 1C에 도시된 4개의 슬립 상태들 중의 하나에 있을 것이다. When the computer is G1 state (sleep), the system will be in one of the four slip state shown in Fig. 1C. 상기 Cx 상태와는 달리, 일부 슬립 상태들은 소정의 설계를 위해 현저하게 다른 동작을 제시하지는 않는다. Unlike the Cx state, sleep state, some do not provide a different behavior significantly for a given design. 따라서, 특정 시스템에서 하나 또는 그 이상의 상태들을 구현하지 않는 것이 합리적이다. Therefore, it is reasonable not to implement one or more states in a particular system.

도시된 바와 같이, 상기 ACPI 환경은 열과 전력 발산을 처리하는 다수의 메커니즘들을 제공한다. As shown, the ACPI environment provides a number of mechanisms to handle the heat and power dissipation. 그러나, 데스크탑 컴퓨터들의 성능에 근접하는 노트북 성능을 위한 설계는 상기 프로세서가 보다 빠르게 동작하고 보다 많은 열을 발산할 것을 요구한다. However, the design for a laptop performance that approaches the performance of a desktop computer is required to dissipate more heat and runs faster than the processor. 그러나, 만약 상기 노트북이 상기 운영 환경에서 주어진 적절한 성능 레벨을 제공하기 위해 이러한 환경에 적절하게 적응한다면 바람직할 것이다. However, if this would be desirable if the laptop properly adapted to this environment to provide a given level of acceptable performance in the operating environment. ACPI 및 현재 전력 관리 기술들이 노트북 컴퓨터의 운영 환경을 기반으로 하는 어느 정도의 감시 제어를 제공할 때, 상기 노트북 컴퓨터가 사용되어지는 환경에 보다 효율적으로 응답하는 향상된 전력 관리 기술들을 제공할 필요가 있다. When ACPI and the current power management techniques provide a certain degree of monitoring and control that are based on the operating environment of a notebook computer, there is a need to provide efficient advanced power management techniques to respond more to the environment which is the laptop computer is used . 또한, 사용자에게 현저하게 충격을 줌이 없이, 다양한 환경의 요구들에 동적으로 적응하는 것이 바람직하다. In addition, the zoom without significantly impact to the user, it is desirable to dynamically adapt to the needs of different environments.

본 발명은 휴대용 컴퓨터들과, 그와 관련된 성능 및 열 발산에 관한 것이다. The present invention relates to performance and heat dissipation associated with the portable computer, the.

도 1A는 4개의 전체 Gx 상태를 나타내는 표이다. Figure 1A is a table showing the four full Gx state.

도 1B는 4개의 연산 상태들을 나타내는 표이다. Figure 1B is a table showing the four operational states.

도 1C는 다양한 슬립 상태들을 나타내는 표이다. Figure 1C is a table showing the various sleep states.

도 2는 프로세서가 그 환경에 동적으로 적응하도록 하는 다양한 운전 모드들을 구현하는 상태 머신을 나타낸다. 2 shows a state machine to implement the various operation modes of the processor to dynamically adapt to its environment.

도 3A는 도 2에 도시된 다양한 운전 모드들을 요약한다. Figure 3A summarizes the various operating modes depicted in FIG.

도 3B는 다양한 운전 모드들에 대한 예시적인 성능 파라미터들을 제공한다. Figure 3B provides exemplary performance parameters for the various operating modes.

도 4는 전압, 주파수 및 전력 상관관계를 나타내는 그래프이다. 4 is a graph showing the voltage, frequency and power correlation.

도 5는 본 발명의 일실시예인 컴퓨터 시스템의 고단위의 구성도이다. Figure 5 is a block diagram of a high unit of the computer system in one embodiment of the present invention.

도 6은 CPU 내의 클록 제어 회로의 일 실시예를 도시한다. Figure 6 illustrates one embodiment of a clock control circuit in the CPU.

도 7은 본 발명의 일실시예에 따라 전압 및 주파수를 제어하는 작동을 나타낸다. Figure 7 illustrates the operation of controlling the voltage and frequency in accordance with an embodiment of the invention.

도 8은 본 발명의 일실시예에서 전력 일시정지 CPU 컨텍스트 로스트(power on suspend CPU context lost: POSCCL)의 사용을 도시한다. Shows the use of: (POSCCL power on CPU context suspend lost) 8 is the exemplary power temporarily in the example of the invention stop CPU context roast.

도 9A는 POSCCL 일시정지와 그 대응하는 재개 작동을 나타내는 타이밍 차트이다. Figure 9A is a timing chart illustrating a POSCCL pause and resume operation of the response.

도 9B는 도 9A에 도시된 신호들을 나타내는 표이다. Figure 9B is a table illustrating the signals shown in Figure 9A.

도 10은 운전 모드 변화를 유효하게 하는 프로그램가능 로직 디바이스의 사용을 도시한다. Figure 10 illustrates the use of the programmable logic device to enable the operating mode change.

도 11은 도 10의 로직 디바이스의 구현을 나타낸다. Figure 11 shows an implementation of the logic device of Fig.

도 12는 도 11의 로직 디바이스의 작동을 나타내는 타이밍도이다. 12 is a timing chart showing the operation of the logic device of Fig.

도 13은 운전 모드 변화를 유효하게 하는 하나의 사우스 브리지 구현에서 사용된 운전 모드 제어 레지스터를 도시한다. Figure 13 shows the operation mode control register in the South Bridge one implementation to enable the operating mode change.

도 14는 전압 및 주파수 제어를 위해 점퍼 입력과 레지스터 입력을 제공하는 사우스 브리지 구현의 고차원의 구성도이다. 14 is a configuration of a high-level diagram of the implementation of a south bridge and input provides a jumper to the register input voltage and frequency control.

도 15는 사우스 브리지 집적 회로에서의 운전 모드 변화를 구현하는 순서도이다. Figure 15 is a flow chart for implementing the operation mode change in the Southbridge IC.

도 16은 상술된 다양한 운전 모드들을 통합하여 노트북 컴퓨터에 사용되는 예시적인 도킹 스테이션을 나타낸다. Figure 16 is the integration of the various above-described operation mode, shows an exemplary docking station for use in a laptop computer.

상이한 도면들에서의 동일한 참조번호의 사용은 유사하거나 동일한 구성요소들을 지시한다. The use of the same reference numbers in different figures indicates similar or the same components.

따라서, 노트북 또는 그와 유사한 연산 디바이스는 배터리 작동 동안 성능 기준을 선택하기 위해 외부 전력원들(AC 어댑터, 자동 어댑터 또는 다른 외부 전력원)의 사용과, 부가적인 냉각 디바이스들의 첨부 및/또는 활성화, 사용자 정의가능한 프로파일과 같은 시스템 환경을 감시한다. Thus, laptop, or similar computing device and its use, and additional attachments and / or the activation of the cooling device of the external power source (AC adapter, auto adapter or other external power source) for selecting the performance criteria for battery operation, It monitors the system environment, such as customizable profiles. 이러한 인자들 중의 어느 인자에 대해서 변화가 야기되는 때, 시스템 레벨 소프트웨어는 상기 연산 디바이스의 프로세서를 위해 적절한 작동 파라미터들 또는 "운전(run) 상태"를 부여한다. When the change is caused with respect to any of these factors factor, the system level software gives a suitable operating parameter or "operation (run) state" to the processor of the computing device.

각 운전 상태는 사용가능한 전력과 전력 발산에 대한 다른 제한사항들을 지니고, 그 상황은 상기 노트북이 사용되는 동안 변한다. Each operation state have different limitations on the available power and the power dissipation, the situation changes during which the laptop is used. 이상적으로는, 각 운전 상태에서 상기 프로세서가 사용가능한 전력 및 전력 발산 최고한도(ceiling)를 충분하게 이용한다. Ideally, the use of the processor is sufficient power available, and power dissipation ceiling (ceiling) for each operating state. 상기 운전 상태를 변화시키기 위해, 상기 시스템은 상기 프로세서의 코어 클록 주파수와 코어 전압을 변화시킨다. In order to change the operating state, the system changes the core clock frequency and the voltage of the processor core. 프로세서 주파수가 작동을 위한 최소 요구 전압을 결정하기 때문에, 상기 프로세서 코어에 대한 작동의 전압 및 주파수가 동시에 변화된다. Since the processor frequency to determine the minimum required voltage for operation, the voltage and frequency of operation of the processor core is changed at the same time. 코어 주파수가 변화됨에 따라, 상기 코어 전압도 변화된다. As the core frequency byeonhwadoem, also change the core voltage.

일 실시예에서, 전자 시스템에서의 집적 회로의 전력 소비를 제어하는 방법이 제공된다. In one embodiment, a method is provided for controlling the power consumption of the integrated circuit in an electronic system. 상기 방법은 제 1 전압과 제 1 주파수에서 상기 집적 회로를 작동시키는 단계를 포함한다. The method includes the step of operating the integrated circuit at a first voltage and a first frequency. 상기 시스템이 상기 전자 시스템에서의 다수의 작동 특징들 중의 적어도 하나에서의 변화를 검출하는 때, 상기 변화에 검출에 대한 응답으로, 상기 시스템은 상기 집적 회로의 적어도 실질적인 부분 상에서의 클록 운전을 정지시킨다. When the system detects a plurality of changes in at least one of the operating characteristics in the electronic system, in response to detecting the change, the system stops the clock operation on at least a substantial portion of the integrated circuit . 갱신된 주파수 제어 정보가 상기 검출된 변화에 대한 응답으로 클록 제어 로직에 제공되고, 갱신된 전압 제어 정보가 상기 변화에 대한 응답으로 전압 제어 회로에 제공된다. The updated frequency control information is provided with the clock in response to the detected change in the control logic, the updated control voltage information is provided to the voltage control circuit in response to the change. 일단 상기 갱신된 정보가 제공되면, 상기 시스템은 상기 갱신된 주파수 제어 정보에 대응하는 제 2 클록 주파수에서 또한 상기 갱신된 전압 제어 정보에 대응하는 제 2 전압에서 상기 집적 회로를 작동시키기 위해 상기 클록들을 재시작시킨다. Once the updated information provided, the system of the clock for operating the integrated circuit at the second clock frequency corresponding to the updated frequency control information also from the second voltage corresponding to the voltage control information, the updated then restart.

다른 실시예에서, 제 1 클록과 제 1 전압을 수신하기 위해 연결된 제 1 로직 부분을 지닌 집적 회로를 지닌 컴퓨터 시스템을 제공한다. In another embodiment, there is provided a first computer system with an integrated circuit having a first logic portion connected to receive a first clock and a first voltage. 프로그램가능 전압 조절 회로는 상기 전압 조절 회로에 제공된 전압 제어 신호들에 따라 제 1 전압에 대한 가변 전압 레벨을 제공한다. Programmable voltage control circuit provides a variable voltage level to the first voltage according to the voltage control signal provided to the voltage regulation circuit. 클록 제어 회로는 주파수 제어 신호에 따라 결정된 주파수에서 제 1 클록을 생성한다. The clock control circuit generates a first clock at a frequency determined by the frequency control signal. 제어 회로는 상기 컴퓨터 시스템에서의 다수의 작동 특징들에서의 변화에 대한 표시를 수신한다. The control circuit receives an indication of the change in the number of features in the operation of the computer system. 상기 제어 회로는 갱신된 전압 제어 신호들과, 제 1 전압에 대한 새로운 전압값과 제 1 클록에 대한 새로운 주파수를 나타내는 주파수 제어 신호들을 제공함으로써 상기 작동 특징들 중의 하나에서의 변화에 응답한다. The control circuit is responsive to a change in one of said operating characteristics by providing the frequency control signal indicating the new frequency for the new voltage level and the first clock for the update voltage control signal and the first voltage. 상기 새로운 전압값과 새로운 주파수는 상기 작동 특징들에서 검출된 변화에 대응한다. The new voltage value as a new frequency corresponds to the detected change in the operating characteristics.

본 발명의 일실시예에 따른 노트북 컴퓨터 또는 다른 휴대용 연산 디바이스들은 상기 노트북 컴퓨터의 작동과 그 프로세서가 향상된 성능과 배터리 수명을 제공하기 위해 그 환경에서의 변화에 동적으로 적응하도록 한다. A laptop computer or other portable computing device, according to an embodiment of the present invention to dynamically adapt to changes in its environment in order to provide enhanced operation and the processor of the laptop computer's performance and battery life. 이러한 변화들을 결정하기 위해, 상기 노트북 컴퓨터는 어플리케이션 또는 외부 전력원들의 제거(AC 어댑터, 자동 어댑터 또는 다른 외부 전력원), 열 환경에서의 변화들(AC 어댑터에 내장된 보조 냉각 디바이스들, 냉각 능력 또는 외부 전력의 이용가능성을 인하여 사용될 수 있는 노트북 내의 냉각 능력을 지닌 포트 리플리케이터(replicators), 도킹(docking) 스테이션 또는 다른 부착 가능한 디바이스들의 첨부), 배터리 작동에서의 사용자 정의가능한 프로파일(예를 들면, 성능 또는 배터리 수명의 최대화)에서의 변화와 같은 것들을 감시한다. In order to determine this change, the laptop computer application or removal of external power source of the (AC adapter, auto adapter or other external power source), the change in thermal environment (the secondary cooling built into the AC adapter device, the cooling capacity or with a cooling capacity within a laptop that can be used due to the availability of external power port replicator (replicators), dock (docking) station or an attachment of the other attachable devices), available custom on battery operation profile (e. g. monitor such things as changes in performance or maximum battery life).

이러한 파라미터들 또는 다른 파라미터들 중의 어느 파라미터에서 변화가 검출되는 때, 상기 노트북 컴퓨터는 상기 프로세서의 작동 주파수, 작동 전압, 전력 소비 및 전력 발산 능력들을 설정하는 적절한 운전 모드로 진입함으로써 변화에 적응한다. When that change is detected in any of these parameters or other parameters, the parameters, the laptop computer is adapted to change by entering the appropriate operating mode for setting the operating frequency, operating voltage, power consumption and power dissipation capability of the processor. 이것은 파라미터 변화들이 검출되는 때 상기 연산 디바이스의 다양한 운전 모드들을 위해 적절한 작동 파라미터들을 부여하는 레벨 소프트웨어가 실행되도록 하는 인터럽트를 생성함으로써 성취될 수 있다. This can be accomplished by generating an interrupt to the software so that the level to give the correct operating parameters for the various operating modes of the computing device when the parameter changes are detected run. 바람직하게, 상기 노트북 컴퓨터는 사용자에게 응용 프로그램들 또는 시스템 소프트웨어를 벗어나도록 하는 것을 요구함이 없이 동적으로 적절하게 변화한다. Preferably, the laptop computer is without requiring that the user causing a departure from the application or system software dynamic properly changed.

다양한 운전 모드들은 노트북이 작동해야하는 다른 환경들을 반영한다. Various operating modes should reflect the different environments need a laptop to operate. 예를 들면, 일부 환경에서, 배터리 전력으로 작동하는 때, 배터리 수명이 성능보다 더 중요하다. For example, in some circumstances, when operating on battery power, the battery life is more important than performance. 그러나, 비디오 클립을 상영하는 때, 성능이 아마 더 중요할 것이다. However, when playing a video clip, it will probably performance is more important. AC -어댑터 또는 자동-어댑터에 연결된 때, 배터리 수명은 중요한 문제가 아니다. AC - adapter or automatically - When connected to the adapter, the battery life is not a major problem. 이상적으로, 각 운전 모드에서 상기 프로세서는 사용가능한 전력 및 전력 발산 최고상태를 충분히 활용한다. Ideally, in each operation mode, the processor must take full advantage of the available power and maximum power dissipation state.

CPU 열 및 전력 조절은 상기 클록 주파수를 변경시킴에 추가하여 CPU 전압을 변화시킴으로써 향상된다. CPU heat and power control is improved by changing the voltage in addition to the CPU Sikkim changing the clock frequency. 각 운전 모드는 운전 파라미터들의 프로세서 주파수 및 전압을 향상된 성능과 배터리 수명을 사용자에게 제공하기 위해, 성능 요구사항들과, 전력 소비 제한사항들 및 전력 발산 제한사항들에서의 동적 변화들에 사상시킨다. Each operating mode is then mapped to the dynamic changes in the field of performance requirements and power consumption limitations and power dissipation limitations in order to provide improved processor frequency and voltage of the operating parameters performance and battery life for users. 프로세서 주파수는 작동을 위한 최소 요구 전압을 결정하기 때문에, 상기 프로세서 코어를 위한 작동 전압 및 주파수가 동시에 변화된다. Processor frequency is because it determines the minimum voltage required for operation, the operating voltage and frequency for the processor core is changed at the same time. 따라서, 주파수에 따라 전압을 감소시키는 것은 상기 환경이 전력적으로 또는 열적으로 제한되는 때 또는 전력 보존이 요구되는 때 상기 시스템의 프로세서의 전력 소비를 감소시키는 매우 효율적인 방법이다. Therefore, to reduce the voltage with frequency is a very effective method of reducing the power consumption of the processor of the system when the required power or the retention time in which the environment is, or in a thermal power limited. 배터리 수명은 상기 CPU에 제공된 전압이 작동의 타겟 주파수에서의 적절한 작동을 확증하는 것이 적어도 가능하도록 함으로써 향상된다. Battery life is enhanced by making it possible at least to the voltage provided to the CPU confirms the proper functioning of the target frequency of operation. 실질적으로, 그럼으로써 소정의 작동 주파수에서 가장 낮은 가능한 CPU 전력 소비를 가능하게 한다. Substantially, thereby enabling the lowest possible power consumption CPU at a given operating frequency. 상기 시스템은 특정된 제한들 내에서 전력 및 주파수를 최적화할 수 있다. The system can optimize the power and the frequency within the specified limits. 또한, 열 조절은 CPU 작동의 소정의 주파수를 위해 최적화된다. Furthermore, the thermal control is optimized for a given frequency of the CPU operation.

상기 프로세서의 코어 클록 주파수에서의 변화들은 상기 프로세서에 의해 발산된 전력에 거의 선형적인 영향을 미친다. Changes in the core clock frequency of the processors has a nearly linear effect on the power emitted by the processor. 따라서, 클록 주파수에서의 20%의 감소는 상기 프로세서에 의해 발산된 전력의 20%를 감소시킨다. Thus, a 20% reduction in the clock frequency is reduced to 20% of the power emitted by the processor. 변화의 범위는 가장 낮은 주파수 대 가장 높은 주파수의 비율이 일반적으로 2:1보다 크기 때문에, 중요하다. The range of variation is the lowest frequency ratio of the highest frequency typically 2: It is important, because more than one size. 결과적으로, 상기 프로세서의 전력은 유사한 비율에 의해 변화될 것이다. As a result, the power of the processor will change by a similar ratio. 상기프로세서의 코어 전압에서의 변화들은 거의 제곱 법칙 효과(square law effect)를 지닌다. Change in the voltage of the processor core may have the substantially square law effect (square law effect). 즉, 잠재적 전력 절약은 전압 감소의 퍼센트의 제곱에 비례한다는 것이다. That is, the power saving potential is proportional to the square of the percentage of reducing voltage. 비록 전압의 변화의 범위가 일반적으로 50%이하 일지라도, 상기 제곱 법칙 효과는 만약 상기 프로세서의 코어 전압이 감소되면 상기 프로세서의 전력에서의 현저한 변화를 야기한다. Although the range of the voltage change, even typically less than about 50% and the square law effect is if the processor core voltage decreases to cause a marked change in the power of the processor. 고성능 프로세서들은 I/O 영역에 대한 전압과, 상기 코어 로직 영역에 대한 전압을 포함하는 다중 전압들을 수신하며, 상기 코어 로직 전압은 상기 I/O 영역이 신호들을 칩외부로 유도하기에 충분한 고전압을 요구하기 때문에, 상기 I/O 영역에서 요구되는 전압보다 낮음을 명심해야 한다. High-performance processors have a sufficient high voltage to derive a voltage and said core, and receiving a multi-voltage comprises a voltage for a logical region, the core logic voltage is the I / O area signal for the I / O region to the outside of the chip should be kept in mind as it requires, it is lower than the voltage required by the I / O area.

도 2에서, 상기 프로세서가 그 환경에 동적으로 적응하도록 하는 다양한 운전 모드를 구현하는 상태 머신이 도시된다. In Figure 2, the state machine that implements the various operating modes in which the processor to dynamically adapt to the environment is illustrated. 데스크탑 컴퓨터의 성능으로 노트북이 작동하는 것이 바람직하기 때문에, 운전 모드3(11)는 예를 들면 보조 전력과 보조 냉각을 제공하는 도킹 스테이션에 결합되는(docked) 때, 최대 시스템 성능(클록 주파수 및 열 발산)을 제공한다. Since it is preferable that the laptop work performance of a desktop computer, the operation mode 3 (11), for example, when (docked) coupled to the docking station to provide a second power and the secondary cooling, the maximum system performance (clock frequency, and thermal It provides a diverging). 이것은 상기 도킹 스테이션이 공기가 상기 프로세서 히트싱크를 통하도록 하거나, 예를 들면 열 파이프 또는 열 플레이트를 지닌 프로세서로부터 열을 전도시키기 위한 세밀한 냉각 시스템을 포함하는 것을 요구할 것이다. This will need to include a fine cooling system for conducting heat from a processor with a, for example, a heat pipe or a heat plate or the docking station to the air through the processor heat sink. 상기 열 파이프는 히트싱크 및 팬들이 상기 열을 발산하는데 사용되는 도킹 스테이션으로 열을 전도시키는 데 사용된다. The heat pipe is used to conduct heat to the docking station is used to heat sinks and fans to dissipate the heat.

만약 상기 시스템이 결합되지 않으면(undocked), 상기 시스템은 운전 모드1(13) 또는 운전 모드0(15)에 진입할 수 있다. If the system is not combined (undocked), the system may enter the first operating mode 13 or the operation mode 0 (15). 상기 배터리로부터 작동하는 때 (운전 모드 0 또는 1), 사용자는 전력 보존 및 성능 사이에서 선택할 수 있다. When operating from the battery (Operation Mode 0 or 1), the user may select between power conservation and performance. 운전 모드1은 운전 모드2 만큼 높고 능동 냉각을 요구하는 프로세서 속도를 유지하는 성능 모드이다. Operation mode 1 is as high as the operation mode 2 is the performance mode to maintain the speed of the processor which requires active cooling. 이러한 높은 레벨의 성능은 상기 프로세서에 의해 또한 열 방출을 돕기 위한 팬과 같은 냉각 디바이스를 운전하기 위한 요구사항에 의해 증가된 전력 발산의 결과로써 배터리 수명을 감소시킨다. Performance of such a high level and also reduce the battery life as a result of increased power dissipation by the requirement to operate the cooling devices such as fans to assist heat dissipation by the processor. 상기 성능/배터리 운전 모드에서, 성능은 능동 냉각의 제한사항들에 의해 제한된다. In the performance / battery operation mode, performance is limited by the limitation of the active cooling.

또한 운전 모드0, 배터리 절약 모드에서 배터리 수명은 성능 이상으로 중요하다. Also, the battery life in operation mode 0, the battery saving mode is important than performance. 최대 배터리 수명 모드, 운전 모드0에서, 수동 냉각의 제한사항들은 성능 최고 한도를 제공한다. In the Maximum Battery Life mode, operation mode 0, the limitations of passive cooling, provide maximum performance. 상기 최고 한도는 상기 프로세서에 의한 전력 소비를 상기 성능 최고한도이하로 감소시킴으로써 배터리 수명을 연장하고자하는 요구로 인하여 실제 성능보다 더 높을 것이다. The upper limit is due to the desire to extend the battery life by reducing the power consumption by the processor to be below the maximum performance is higher than the actual performance. 배터리 절약 모드(운전 모드 0)에서 능동 냉각없이 작동하는 능력은 프로세서 코어 클록들이 정지하는 스톱 클록/승낙(Grant) 상태에서의 낮은 전력 발산에 의존한다. The ability to operate without active cooling in a battery saving mode (operation mode 0) depends on the low power dissipation in the clock stop / approval (Grant) for the Stop Clock state processor core. 그렇지 않으면 전력은 능동 냉각 동안 소모되어야 할 것이다. Otherwise, the power will have to be consumed during active cooling.

또한, 적어도 하나의 작동 모드가 운전 모드 1과 운전 모드 0의 2개의 양극단 사이에 제공될 것이다. In addition, it will be at least one operating mode is provided between the two extremes of the operating mode 1 driving and the mode 0. 상기 "2개의 양극단 사이" 모드는 덜 빈번하게 스위치될 필요가 있는 능동 냉각을 야기하는 더 낮은 성능 목표가 아닌 능동 냉각을 제공한다. The "between the two extremes" mode provides a more active cooling rather low performance goals that may cause the active cooling that needs to be less frequently switch. 상기 작동 모드는 더 낮은 전력 소비와 냉각 팬에 의한 전력의 덜 빈번한 소비의 잇점이 있다. This mode of operation can have a lower power consumption and less frequent consumption of the advantages of the power due to the cooling fan. 운전 모드 0에서 강조되는 성능과 운전 모드 0에서 강조되는 배터리 수명 사이에 보다 큰 입도(granularity)를 지닌 추가적인 배터리 모드들이 제공된다. Having a larger grain size (granularity) between battery life and performance are emphasized in the operation mode 0 is highlighted in the operation mode 0, mode additional battery are provided. 일실시예에서, 사용자는 상기 디스플레이 또는 하드 드라이브 슬립 이전에시간 지연을 선택하는 방법과 유사하게 제어 패널 애플릿을 통하여 다양한 배터리 운전 모드들을 특정할 것이다. In one embodiment, the user will have a variety of specific battery operation mode through a similar control panel applet and the method of selecting the time delay prior to slip the display or hard drive.

운전 모드 2(17)는 외부 전력(예를 들면 AC 어댑터로부터)을 제공하고, 반면에 상기 노트북 컴퓨터는 결합되지 않는다. Operation mode 2 (17) provides the external power (for example from the AC adapter), and, on the other hand does not bond to the laptop computer. 운전 모드 2는 열 고려사항들에 의해 제한된 최대 성능을 제공한다. Operation mode 2 provides a limited maximum performance by thermal considerations locations. 보조 냉각의 부족은 운전 모드 2의 성능을 운전 모드 1의 성능 이하로 제한한다. The lack of secondary cooling limits the performance of the operation mode 2 to the performance of more than one operating mode. 그러나, 만약 상기 노트북이 능동 냉각 디바이스를 구비한다면, 상기 노트북은 전력 소비에 대한 염려없이 운전 모드 2에서 지속적으로 사용될 수 있다. However, if the laptop is provided with an active cooling device, the laptop can be continuously used in the second operation mode without concerns about power consumption. 그럼으로써 상기 CPU는 운전 모드 1보다 더 높은 주파수에서 작동할 수 있게 된다. Thereby the CPU is able to operate at a higher frequency than the first operation mode.

각 운전 모드는 사용가능한 냉각 메커니즘과 배터리 수명 요구사항들의 제한 내에서 최대 성능을 제공하기 위해 의도된다. Each operating mode is intended to provide maximum performance within the limits of the available information the cooling mechanism and battery life requirements. 도 3A는 전체 발산 전력(total dissipated power: TDP)을 지닌 다양한 운전 모드들을 요약한다. 3A is a total power dissipation: The summary of the various operation modes with the (total dissipated power TDP). 사용자에게 작동을 촉진시키거나 경고하는 다양한 환경들이 가능하다. It is possible to have a variety of environments to facilitate user operations or warnings. 예를 들면 DVD 녹음재생 프로그램은 개시된 때 상기 운전 모드를 검사할 수 있다. For example, DVD recording and playback program may check the operation mode as described. ACPI는 성능 레벨을 나타내는 표들을 관리한다. ACPI is the management table showing the performance level. 만약 운전 모드 0(배터리 절약 모드)에서 작동하면, 녹음 재생의 전체 프레임 속도가 사용자가 다른 작동 모드들 중의 하나를 선택할 때까지 가능하지 않음을 나타내는 경고 메시지가 생성될 수 있다. If the operation in the operation mode 0 (battery save mode), a full frame rate of playback can be user-generated warning message indicating not available until the selected one of the other operating modes.

상기 컴퓨터 시스템은 운전 모드들 사이에 작은 대기기간을 제공해야 한다. It said computer system is required to provide a smaller waiting period between the operation modes. 사용자는 예를 들면 1초에 이르는 대기기간을 기다려야하고, 바람직하게는 상기 대기 기간은 사용자에 의해 인식되지 않아야 한다. The user for example, to wait for a waiting period ranging from one second and, preferably, the waiting period is not to be recognized by the user.

도 3B는 다양한 운전 모드들에 대한 예시적인 성능 파라미터들의 표를 제공한다. Figure 3B provides a table of exemplary performance parameters for the various operating modes. 예를 들면 운전 모드 0에서, CPU 전압은 1.6볼트이고 상기 CPU 주파수는 200MHz이다. For example, in the operation mode 0, CPU voltage is 1.6 volts and the CPU frequency is 200MHz. 대조적으로, 운전 모드 3은 2.2 볼트에서의 400MHz 작동을 제공한다. In contrast, the operation mode 3 provides for 400MHz operation at 2.2 volts.

도4는 이전에 상술된 "쓰로틀링"을 통하여 작동의 평균 주파수를 감소시키는 노트북을 위한 전력 감소의 비교를 나타내는 그래프를 도시한다. Figure 4 illustrates a graph showing a comparison of power reduction for a laptop that reduces the mean frequency of operation via a "throttling" described previously. 좌측 수직축은 전압을 나타낸다. The left vertical axis represents the voltage. 우측 수직축은 와트를 나타낸다. The right vertical axis represents the watts. 선(41)은 일반적인 노트북 프로세서를 위한 주파수의 함수로서 요구되는 전압을 나타낸다. Line 41 shows the voltage required as a function of frequency for a typical laptop processor. 중간선(43)은 주파수의 함수로서의 전력을 나타내고 주파수 감소로부터 이용가능한 전력 절약을 나타낸다. Intermediate line (43) denotes a power as a function of frequency indicates the possible power savings from the use frequency decreases. 도시된 바와 같이, 전력 절약은 일반적으로 선형적이다. As shown, the power saving is generally linear. 주파수 감소로부터의 전력 절약은 쓰로틀링으로부터 제공된 전력 절약과 동일함을 인식하여야 한다. Power-save from the frequency reduction is to be recognized that the same as the power-save supplied from the throttle ring. 선(45)은 전압과 주파수의 함수로서의 전력을 도시하고 전압과 주파수 모두의 감소로부터 이용가능한 전력 절약을 도시한다. Line 45 shows the possible power savings from reduction in the use of all shows the power as a function of voltage and frequency, and voltage and frequency. 쓰로틀링은 상기 프로세서의 유효 속도나 전력 발산을 추가적으로 감소시키기 위해 전압과 주파수 모두의 감소와 결합되어 사용됨이 인식되어야 한다. Throttling, combined with the reduction of both voltage and frequency in order to reduce further the effective speed and power dissipation of the processor is to be appreciated is used. 일반적인 노트북 시스템에서, 200MHz에서의 추가적인 전력 절약은 적어도 45분의 배터리 수명과 동일하다. In a typical notebook computer, additional power savings at 200MHz is the same as the battery life for at least 45 minutes.

운전 모드 변화들은 소프트웨어에 의해 개시되고, 일단 개시되면 상태 머신이 그 작동들을 수행하고 반면에 상기 프로세서는 슬립상태인 상태 머신 로직에 의해 제어된다. Operating mode changes are initiated by the software, once the starting state machine is carrying out the work and, on the other hand the processor is controlled by the slip state of the state machine logic. 상기 운전 모드 로직은 표준 사우스 브리지 전력 조절 또는 상기 컴퓨터 시스템에 적절한 다른 로케이션에 부여되는 개별 로직 디바이스들로 구현되거나 사우스 브리지 집적 회로의 전력 조절 특징들로 조합될 수 있다. The operating mode logic may be combined in the power control features of the south bridge integrated circuit, or implemented in discrete logic devices given to the appropriate location in the other standard south bridge power controller or the computer system. 운전 모드를변화시키기 위해 요구되는 소프트웨어는 SMI에 의해 또는 표준 사우스 브리지에 조합된 SCI 특징들에 의해 개시될 수 있다. The software required for changing the operation mode may be initiated by the SCI characterized by the combination of a standard SMI or south bridge. 상기 요구된 소프트웨어는 상기 프로세서를 슬립 또는 일시정지 모드로 놓게 하고, 그후 작동들을 재개시하기 위한 현존하는 루틴들을 사용할 수 있다. It said desired software, and to put the processor in a sleep or suspend mode, and then may use the existing routine to resume the operation.

일실시예에서, 프로세서는 내부 버스-멀티플라이어 상태를 변화시키고 칩셋 제어를 통하여 내부 레지스터들의 상태를 관리하거나 복원한다. In one embodiment, the processor internal bus to change the multiplier state and control or restore the state of the internal registers via the control chip. 이러한 특징은 상기 시스템의 전력 차단없이 또는 개시될 버스 주파수(BF)를 수동으로 재구성함이 없이 다수 모드들의 주파수 동작들을 가능하게 한다. This feature allows operation of a plurality of frequency modes without manually reconfiguring the power-down or no bus frequency (BF) is started in the system.

슬립과 일시정지 상태들이 상기 프로세서 작동이 정지되기를 요구하기 때문에, 시스템 소프트웨어가 모든 슬립, 일시정지 및 복원 작동들을 제어하는 것이 불가능하다. Because it requires that sleep and suspend states the processor is still operating, it is not possible to have the system control software all slip, pause and restoration work. 이러한 문제를 극복하기 위해, 슬립 및 일시정지 작동들과 재개시 작동의 최종 단계(stages)를 제어하는 상태 머신이 입력/출력 집적 회로(사우스 브리지로 알려진) 내에 제공된다. To overcome this problem, there is provided in the slip, and pause operation and the state machine input / output of controlling the final stage (stages) of the operation when restarting the integrated circuit (also known as South bridge). 많은 노트북 컴퓨터들이 공통 전력 조절 특징들을 제공하기 위해 상기 사우스 브리지 집적 회로 내에서 상태 머신들을 사용한다. For many laptop computers to provide a common power control feature uses the state machine in an integrated circuit the South Bridge. 이러한 집적 회로로 인텔 코포레이션으로부터의 82371 AB PCI-TO-ISA/IDE XCELERATOR (PIIX4)가 있다. These integrated circuits are 82371 AB PCI-TO-ISA / IDE XCELERATOR (PIIX4) from Intel Corporation. 그 안에 포함된 전력 조절 특징들은 전력 소비를 감소시킴으로써 배터리 수명을 연장시키고, 열 생성과 발산을 제어함으로써 상기 프로세서를 안전하게 작동시킨다. The power controller included in the features thereby secure the processor operations by controlling and extend battery life, heat generation and dissipation by reducing the power consumption. 다른 것들은 작업을 위해 개별 마이크로콘트롤러를 사용하고, 대부분의 노트북 PC들은 열 및 전력 조절을 위한 하드웨어를 제공하기 위해 상기 사우스 브리지에 의존한다. Others use separate microcontrollers for the operation, and most of the notebook PC will depend on the South Bridge to provide the hardware for the heat and power control. 상기 사우스 브리지는 노스(north) 브리지를 포함하는 칩셋 중의 하나의 칩이다. The south bridge is a single chip in the chipset including a north (north) bridge. 상기 노스 브리지는 주변 구성소자 상호연결(PCI) 버스와, 상기 프로세서에 연결된 호스트 버스 사이의 브리지 기능뿐만 아니라, 메모리 콘트롤러 기능을 제공한다. The north bridge as well as bridging between the peripheral construction elements interconnect (PCI) bus, and a host bus coupled to the processor, provides a memory controller function. 상기 사우스 브리지는 또한 (상기 컴퓨터 시스템에서 주요 입력/출력 버스로서 작용하는) 상기 PCI 버스와 연결되고 상기 ISA 버스 상에의 레거시 디바이스들에 인터페이스를 제공하는 것과 (또는 상기 사우스 브리지에 집적되고), 다양한 다른 입력/출력 버스들에 인터페이스를 제공하는 것과(예를 들면 범용 직렬 버스(USB)), 다양한 전력 조절 관련 기능들을 제공하는 것을 포함하는 다양한 기능들을 제공한다. The south bridge is also (and integrated in or the south bridge) (the main input / acting as the output bus in the computer system) is connected to the PCI bus to providing an interface to legacy devices to the ISA bus, and it provides various functions, including that of providing that (for example a Universal serial bus (USB)), various power control related functions to provide an interface to a variety of other input / output bus. 다양한 제조자들로부터의 사우스 브리지 칩셋들은 인텔 PIIX4 사우스 브리지에서 사용된 레지스터들과, 타이머들과 상태 머신들을 일반적으로 사용한다. Southbridge chipset from various manufacturers are commonly used in the registers used in PIIX4 Intel Southbridge, and timers and state machines. 현재 사우스 브리지에서의 PIIX4 호환가능성은 개시된 이동 작동 모드들을 지원하기 위해 확장될 수 있다. PIIX4 potential compatibility of the current South Bridge can be extended to support mobile operating mode disclosed.

도 5에 도시된 예시적인 실시예에서, 전압 조절기(501)는 코어 전압(502)(x86 프로세서 환경에서 V cc2 로서 지시되는) 프로세서(CPU)(503)에 공급한다. In the exemplary embodiment shown in Figure 5, and supplies it to the voltage regulator 501 is the core voltage 502 is a processor (CPU) (indicated as V cc2 in the x86 processor environment) 503. 도시된 일실시예에서, 사우스 브리지(505)는 CPU(503)에 공급된 전압 레벨을 전압 제어 신호들 VID[4:0]을 전압 조절기(501)에 공급함으로써 제어한다. In an illustrated example, the south bridge 505 are the voltage control signal to the voltage level supplied to the CPU (503) VID: controls by supplying the [40] to the voltage regulator 501. 프로세서 주파수를 제어하기 위해, AMD-K6 In order to control the frequency processor, AMD-K6 프로세서에서 사용되는 것과 같은 전형적인 구현에서, 3개의 버스 주파수 입력 핀들(BF[2:0])이 상기 프로세서의 내부 작동 주파수를 결정하기 위해 사용된다. In a typical implementation, such as used on the processor, the three bus frequency input pins (BF [2: 0]) are used to determine the internal operating frequency of the processor. 사우스 브리지(505)는 상기 CPU에 BF(버스 주파수)를 공급함으로써 CPU(503)의 작동 주파수를 제어한다. South bridge 505 controls the operating frequency of the CPU (503) by supplying BF (bus frequency) to the CPU. 클록 생성기(507)로부터CPU(503)에 공급된 버스 클록 신호(506)는 상기 CPU에 의해 상기 3개의 버스 주파수 핀들의 값에 의해 결정된 비율에 의해 내부적으로 곱해진다. From the clock generator 507. The bus clock signal 506 supplied to the CPU (503) becomes internally multiplied by the ratio determined by the CPU according to the value of the three bus frequency pins. 상기 곱셈 인자는 일구현에서 상기 버스 클록의 2.5배에서부터 상기 버스 클록의 6.0배까지이다. The multiplication factor is from 2.5 times to 6.0 times of the bus clock of the bus clock in one embodiment. 다른 곱셈 인자들이 특정 시스템 구현에 따라서 가능하다. Other multiplication factors are possible depending upon the particular system implemented.

도 6은 CPU 내의 클록 제어 회로의 일실시예를 도시한다. Figure 6 illustrates one embodiment of a clock control circuit in the CPU. 주파수 분배기 회로(61)는 상기 BF 핀들을 수신하고, 상기 BF 핀들은 프로세서 리세트 신호(CPURST)의 표명(assertion) 동안 샘플링된다. A frequency divider circuit 61 receives the BF pins, the pins are sampled BF for expression of the processor reset signal (CPURST) (assertion). 상기 샘플링된 값들은 위상 고정 루프(PLL) 클록 멀티플라이어/합성기 회로에게 상기 PLL이 안정화되기에 충분한 시간동안 인가된다. The sampled values ​​are applied for a sufficient time to phase lock loop (PLL) clock multiplier / said PLL synthesizer circuit to stabilize. 상기 BF 핀들의 값들은 상기 CPURST 신호의 하강 에지에서 주파수 분배기(61)에 래치된다. A value of the BF pins are latched by the frequency divider 61 at the trailing edge of the signal CPURST. 상기 리세트 펄스는 상기 클록 멀티플라이어 회로가 안정화되기를 확증하도록 충분히 길다. The reset pulse is long enough to stabilize the confirmation to be a clock multiplier circuit. 상기 버스 클록(63)은 제어 전압(65)을 전압 제어 오실레이터(VCO)(67)에 공급하는 위상(주파수) 검출기(64)에 공급된다. The clock bus 63 is supplied to the phase (frequency) detector 64 which supplies a control voltage 65 to the voltage controlled oscillator (VCO) (67). 상기 VCO는 상기 BF 핀들로부터 결정된 값에 의해 곱해진 버스 클록 주파수에 의해 결정된 주파수를 지닌 클록을 상기 CPU의 코어 로직에 공급한다. The VCO supplies a clock having a frequency determined by a bus clock frequency multiplied by the value determined from the BF pins to the core logic of the CPU. 게이트 로직(68)은 적절한 게이트 신호(69)가 코어 클록들을 정지시키기 위해 표명되는 때 상기 CPU 코어 클록들을 벗어나는데 사용된다. Gate logic 68 is used to out of the CPU core clock when a suitable gate signal 69 is asserted to halt the core clock.

추가적인 BF 핀들이 배터리 수명 모드(운전 모드 0)가 충분하게 지원되는 것을, 즉 보다 더 빠른 프로세서가 제공되는 것과 같이, 상기 프로세서가 충분하게 느리게 동작하는 것을 확증하기 위해 클록 멀티플라이어 값들에서의 보다 큰 범위를 제공하는데 사용된다. Additional BF pins battery life mode (operation mode 0) has to be sufficiently supported, that is more rapid, as the processor is provided, wherein the processor is sufficiently slow operation to confirm that the clock multiplier greater in values ​​of It is used to provide a range.

도 5에 관하여, 사우스 브리지(505)는 인에이블 신호(509)를 클록 생성기(507)에 공급하여 CPU(505)에 공급된 클록을 차단함으로써 상기 CPU에 의해 소비되는 전력을 최소화시킨다. By also about 5, to the south bridge 505 is supplied to the enable signal 509, the clock generator 507 to block the clock supplied to the CPU 505, thereby minimizing the power consumed by the CPU. 따라서, 사우스 브리지(505)는 상기 전압 조절기를 프로그램하고, 상기 클록 생성기를 제어하고 상기 STPCLK# 신호(510)를 통하여 상기 프로세서의 쓰로틀링을 위한 일률을 관리하고 상기 BF-핀들을 제어함으로써 상기 클록 멀티플라이어를 제어한다. Thus, the south bridge 505 is the clock by controlling the clock generator to program the voltage regulator, and to manage the uniform for throttling of the processor through the STPCLK # signal 510 and controls the pins BF- and it controls the multiplier. 또한, 상기 사우스 브리지는 상기 프로세서 내에서의 클록 멀티플라이어를 변화시키고, 상기 운전 모드들 간의 변환을 관리하기 위해 상기 코어 전압을 변화시키는데 요구되는 특수 프로토콜을 작성한다. In addition, the south bridge will create a special protocol that is required to change the core voltage for managing the conversion between the operation modes changes the clock multiplier within the processor. 운전 모드를 변화시키는 직접 운영 시스템(OS) 지원이 제공되지 않는 경우, 운전 모드들 간의 변환은 운영 시스템과 사용자에게 가능한 정도까지 투명한 것이 바람직하다. If it does not provide a direct operating system (OS) support for changing the mode of operation, the conversion between the operation mode is preferably transparent to the extent possible to the operating system and the user.

투명성이 성취될 수 있는 방법은 도킹 또는 AC/배터리 상태에 변화가 검출된 때 사용되는 시스템 관리 인터럽트(system management interrupt: SMI)가 있다. How transparency can be achieved is a system management interrupt is used when a change is detected in the dock, or AC / battery status: There is a (system management interrupt SMI). 상기 인터럽트는 상기 ACPI 방법에 의해서는 사용되지 않고 상기 운영 시스템에게는 투명하다. The interrupt is transparent to the operating system it does not use by the ACPI method. 변화가 검출된 때, 상기 변화에 대한 약 1초에 이르는 짧은 대기기간이 허용될 수 있고 더 짧은 대기기간이 바람직하다. When a change is detected, a short waiting period ranging from about 1 second for the change can be tolerated and is preferably shorter waiting period. 운영 시스템 지원이 일부 실시예들에서 제공되고, 따라서 투명성이 장점이 되지 않음을 인식하여야 한다. Operating system support is provided in some embodiments, therefore, should be aware of the transparency is not an advantage.

도 5에 도시된 바와 같이, 점퍼(511)는 시동 시에 클록 멀티플라이어와 전압 조절기에 디폴트 상태를 제공한다. A jumper 511 as shown in Figure 5 provides a default condition to the clock multiplier and the voltage regulator at the time of start-up. 상기 사우스 브리지는 8개 점퍼 입력 핀들 IBF[0:2] 및 IV[0:4]에서 상기 점퍼 신호들을 수신한다. The southbridge eight jumper input pins IBF [0: 2]: receives the signal from the jumper and IV [4 0]. 점퍼들 및 점퍼 입력들의 개수는 특정 설계에 따라 변화한다. The number of jumpers and jumpers input varies depending on the particular design. 저항들(513)을 지닌 점퍼들(511)의 설정은 전압 조절기 제어 핀들 전압 ID(VID) 핀들과 상기 프로세서 클록 멀티플라이어 핀들(BF 핀들) 모두에게 상기 디폴트 값을 제공한다. Set of having a resistance of 513 jumpers 511 is provided to both the voltage regulator control voltage pins ID (VID) pins, and the processor clock multiplier pins (BF pins) to the default values. 상기 디폴트 값들은 사우스 브리지(505)에 제공된다. The default values ​​are provided to the South Bridge (505). 전력이 가해지는 때, 상기 사우스 브리지는 상기 VID 핀들과 BF 핀들의 디폴트 값들을 전압 조절기와 CPU에 각각 제공한다. When electric power is to be applied, the south bridge is respectively provided default values ​​of the VID pins and BF pins to the voltage regulator and the CPU. 그러나, 상술된 운전 모드들 간의 변환을 위해, 본 발명의 일실시예에 따른 사우스 브리지(505)는 상술된 상기 점퍼 입력들이 아닌 전압 조절기 및 CPU에 제공된 출력 신호들을 위한 소스로서 내부 레지스터들을 선택한다. However, for the conversion between the above-mentioned operation mode, the south bridge 505 according to one embodiment of the invention selects the internal register as the source for the output signal provided to the voltage regulator and the CPU which are not above the jumper type .

도 5에 개시된 실시예에서, 3개의 출력 비트들이 상기 클록 주파수를 제어하기 위해 사용되고 5개의 출력 비트들이 상기 CPU 코어 전압 조절기의 제어를 위해 사용된다. In the disclosed embodiment in Figure 5, three output bits are used to control the clock frequency is used five output bits for the control of the CPU core voltage regulator. 그러나, 다른 많은 수의 비트들이 사용되는 특정 클록 주파수 방법 및 전압 조절기에 따라 사용될 것이다. However, it will be used in accordance with the specific clock frequency and the voltage regulator how a large number of different bits are used. 또한, 특정 비트들은 전압 또는 주파수 제어 비트들로서 전용적으로 될 필요는 없다. Further, the specific bits are not necessarily the only ever as voltage or frequency control bit. 따라서, 만약 상기 사우스 브리지가 상기 점퍼들를 위해 10개의 입력들을, 클록 및 주파수 제어를 위해 10개의 출력들을 제공한다면, 일부 응용예들은 3개의 주파수 제어 핀들과 5개의 전압 제어 핀들만을 요구하고, 반면에 다른 응용예들은 각각에 대해서 4개 또는 5개를 요구할 것이다. Thus, if the south bridge is providing the jumper stop by 10 output to the 10 input, a clock and frequency control in order, some applications may require only three frequency control pins and five voltage control pin, while the other applications will need to have four or five for each. 따라서, 상기 입력 비트들과 출력들은 주파수 또는 전압 제어 비트로서 전용되지 않는다. Therefore, the input bits and output are not only as the frequency or the voltage control bit. 따라서, 만약 상기 전압 조절기가 7개의 제어 비트들을 사용할 수 있다면, 7개의 제어 비트들은 전압 제어를 위해 사용되고 주파수 제어를 위해 3개가 사용된다. Therefore, if the voltage regulator is to use the seven control-bit, seven control bits than three is used for frequency control are used for voltage control. 그럼으로써 상기 사우스 브리지를 변화시킬 필요없이 구현상에서의 유동성을 제공한다. This provides the flexibility of implementation without the need to change over to the south bridge. 일부 구현예에서, 상기 프로세서는 점퍼 설정에 의존하지 않는 (514)에서 도시된 바와 같은 디폴트 정적 VID 신호들을 제공한다. In some embodiments, the processor may provide a default static VID signal as shown at 514, which does not depend on the jumper setting.

상기 프로세서의 전압과 주파수 모두를 변화시키기 위해, 프로세서 작동들은 정지될 필요가 있으며, 즉 프로세서 클록들이 정지될 필요가 있고, 적어도 이러한 클록들이 레지스터들 및 래치들 또는 시간 감지 경로에서의 다른 회로 노드들과 같은 저장 구성소자들에게 공급될 필요가 있고, 이것은 예상치못한 상황이 야기되기 때문이다. To vary both the voltage and frequency of the processor, the processor operation are and have to be stopped, that is, the processor clock need to be stopped, at least in this clock are other circuit nodes in the register and a latch or time detection path and it is to be supplied to the storage device as configured, and this is because the results are unexpected. 현재의 X86 아키텍쳐에서 이것은 상기 CPU가 그 내부 클록 분배를 정지하도록 상기 STPCLK# 신호를 먼저 표명함으로서 성취된다. In the current architecture, X86 This is achieved by expressing the STPCLK # signal is the first CPU to suspend its internal clock distribution. STPCLK# 신호의 수신시에, 상기 CPU는 현재 활동 명령을 완성하고 "스톱 승낙(Stop Grant)" 표시를 표명한다. Upon receipt of STPCLK # signal, the CPU will finish the current activity Command expressed the display "Stop consent (Stop Grant)". 일단 상기 "스톱 승낙"이 수신되면, 클록들이 인에이블 신호(509)를 사용하여 클록 생성기(507)에서 정지된다. Once the "stop approval" is received, the clock to use the enable signal 509 is stopped in the clock generator 507. 종래에, ACPI 구조는 상기 사우스 브리지에 지원되고 요구되는 컨텍스트에서 대기기간 프로세서 작동을 구현하기 위해 변경되는 다수의 대기기간 및 슬립 작동들을 제공한다. In the past, it ACPI structure provides a number of waiting periods and the sleep operation is changed to implement the waiting period, the processor operating in the context in which the support is required on the South Bridge.

도 7은 본 발명의 일실시예에 따른 전압과 주파수를 제어하기 위한 작동을 설명하는 순서도이다. 7 is a flow chart illustrating the operation for controlling the voltage and frequency in accordance with an embodiment of the present invention. 상기 프로세서가 적절한 전압 제어 신호들 VID[0:4]을 수신하는 전압 조절기(501)와, 적절한 주파수 제어 신호들(예를 들면 BF 신호들)을 수신하는 주파수 제어 회로를 사용하여 단계(70)에서 정규 작동 모드로 작동한다고 가정한다. Using a frequency control circuit for receiving the voltage regulator 501, and a suitable frequency control signal for receiving a: [40] (for example, the BF signal), step 70, the processor to the appropriate voltage control signal VID it is assumed that in a normal operation mode of operation. 상기 컴퓨터 시스템은 전력원과, 열 환경 또는 사용자 선택 작동 파라미터들과 같은 작동 특성들에서의 변화를 검출한다(단계(71)). The computer system detects the change in the operating characteristics, such as power source and a heat setting or user-selected operating parameter (step 71). 상기 변화를 검출함에 대한 응답으로, 상기 시스템은 그 클록들을 정지시킴으로써 단계(72)에서 프로세서 작동을 정지시키고 새로운 운전 모드에 적절한 새로운 주파수 및 대응하는 전압 설정을 결정한다. In response to detecting the change, the system stops the processor operation in step 72, by stopping the clock and the new frequency and determine the proper voltage settings corresponding to the new operation mode. 이러한 정보는 상기 사우스 브리지의 레지스터들에 또는 상기 컴퓨터 시스템의 다른 적절한 로케이션에 저장된다. This information is stored in the register of the South bridge, or other suitable location of the computer system. 갱신된 전압 및 주파수 제어 신호들이 단계(73), (74)에서 적절한 전압 및 주파수 제어 회로에 공급되고 상기 프로세서가 단계(75)에서 작동을 재개시한다. The updated voltage and frequency control signals are supplied to a suitable voltage and frequency control circuit in a step 73, 74 to re-initiate the processor operates at step 75.

상기 재개시 작동은 상기 일시정지 작동의 마지막 동작들 중의 하나로부터 개시된다. The resumed operation is initiated from one of the last operation of the pause operation. 도 7과 관련하여 고려된 재개시 작동에서의 상기 단계들 중의 하나는 주파수 제어 신호 갱신 표시(예를 들면 리세트(CPURST))를 상기 프로세서에 전송하는 재개시 작동을 위한 것이다. Also one of the steps in the operation when considered in connection with the resumption 7 is intended for operation upon resumption of transmitting the display update frequency control signal (for example, a reset (CPURST)) to the processor. 상기 주파수 제어 갱신 또는 유효 신호는 코어 클록의 생성을 위해 사용되어야 하는 상기 BF 핀들 상에서의 유효 데이터가 있음을 상기 프로세서에게 표시한다. The frequency control is valid or updating signal indicates that there is valid data on the BF pins to be used for the generation of the core clock to the processor. 만약 CPU 리세트는 이러한 목적을 위해 사용된다면, 상기 리세트는 상기 프로세서에게만 인가되고 리세트를 요구하지 않는 컴퓨터 시스템의 이러한 부분들에게는 인가되지 않는다. If the CPU is reset, if used for this purpose, the reset is not applied to those portions of such a computer system that does not require the application to only the processor is reset.

일실시예에서, 상기 프로세서는 리세트 신호가 표명되는 때, (상기 BF 핀들 상에서) 상기 주파수 제어 신호들의 값들을 감지하고 리세트의 하강 에지에서 이러한 값들을 래치시킨다(도 6을 참조). In one embodiment, the processor then being expressed when the reset signal, sensing the values ​​of the frequency control signal (BF on the pins) and latches these values ​​on the falling edge of the reset (refer to FIG. 6). 또한, 리세트가 아닌 신호가 새로운 주파수 제어 신호값이 존재함을 상기 프로세서에게 지시하도록 표명될 것이다. In addition, a non-reset signal will be asserted to indicate that a new frequency control signal values ​​are present for the processor. 만약 상기 리세트 신호가 새로운 주파수 제어 (BF) 신호들이 사용가능하다는 점을 나타내는데 사용되면, 상기 프로세서는 리세트 표명에 관한 컨텍스트를 상실하고, 예를 들면 상기 프로세서 레지스터들 내의 값들이 상실될 것이다. If the reset signal, a new frequency control (BF) signals are used to indicate that it is available, the processor will lose the context of the indicated reset is, for example, the values ​​in said processor registers is lost. 따라서, 프로세서 컨텍스트는 리세트를 인가하기 전에 저장되어야 하거나 어플리케이션이 중단된 곳에서 재개시할 수 없을 것이다. Thus, the context processor will not be able to be stored before it is applied during a reset or resume from where the application is stopped. 일단 상기 리세트가 완성되면, 상기 프로세서 컨텍스트는 새로운 주파수와 전압 설정에서 작동하는 프로세서를 사용하여 저장되는 곳으로부터 복원될 수 있다. Once the reset is complete, the processor context can be restored from the point to be stored by using a processor operating at the new frequency and voltage settings. 상기 재개시 작동의 대기기간을 최소화하는 것이 바람직하고, 따라서 가능하면 빨리 상기 프로세서 컨텍스트를 복원하는 것이 바람직하다. If desirable to minimize the waiting period of the operation when the restart, and therefore it is preferable to be quickly restores the processor context.

슬립 및 일시정지 상태들은 상기 프로세서 작동이 정지되기를 요구한다. Sleep and suspend states requires that the processor is still functioning. 따라서, 시스템 소프트웨어가 일부 조절 작동들을 직접적으로 제어하는 것이 불가능하다. Therefore, it is not possible, the system software to directly control the operation of some control. 이러한 문제를 극복하기 위해, 상기 사우스 브리지 내의 상태 머신들은 상기 시스템을 제어하여 프로세서 작동을 일시정지시키고 다른 시스템 디바이스들을 일시정지시킨다. To overcome this problem, the state machine in the South Bridge are paused and the processor operation by controlling the system is stopped temporarily and other system devices. 일단 상기 시스템이 슬립 또는 일시 정지 상태에 있으면, 상기 사우스 브리지는 상기 시스템을 기상시키기 위한 다수의 가능한 사건들을 감시한다. Once the system is in sleep or suspend state, the south bridge monitors a number of possible events for the weather system. 사건이 발생하면, 다른 상태 머신이 상기 시스템을 배열하여 작동을 재개시하게 한다. If the event occurs, and when the other state machine to resume operation by arranging the system. 상기 슬립 및 일시정지 상태들을 제공하는데 사용된 동일한 하드웨어 및 소프트웨어가 운전 모드들 간의 변환을 수행하는데도 사용될 수 있다. The slip and the same hardware used to provide a temporarily stopped state and the software can also be used to perform the conversion between the operation modes.

이전에 개시된 바와 같이, 상기 프로세서의 STPCLK#(상기 #은 상기 신호가 액티브 로우(active low)인 것을 나타낸다) 입력은 동작을 일시적으로 일시정지시키고 전력을 보호하는데 종종 사용된다. As previously disclosed, STPCLK # of the processor (the # indicates that the signal is active-low (active low)) type is often used to pause the action temporarily and to protect the power. 상기 STPCLK# 신호의 사용으로 상기 프로세서가 스톱 승낙 상태에 진입된다. The processor of the use of the STPCLK # signal is entered to stop permission condition. 상기 상태에서, 상기 코어 클록들은 비록 클록 멀티플라이어 로직을 포함하는 최소화 로직이 여전히 작동하지만, 정지된다. In this state, the core clock are minimized even though the logic, including the clock multiplier logic is still operational, but still. 소켓-7 프로세서가 상기 스톱 승낙 상태에 놓여지도록 하기 위한 현재 사우스 브리지 칩들에 의해 사용된 시퀀스를 개시하기 위해, 상기 사우스 브리지 내의 제어 레지스터(LVL2)가 판독된다. To initiate the sequence used by the current Southbridge chips to allow for the socket -7 processor placed in the stop permission condition, the control register (LVL2) in the South Bridge are read. 그 결과 상기 프로세서에게 프로세서 클록들을 정지해야 함을 알리는 STPCLK#가 표명된다. As a result, the STPCLK # reminding you to stop the processor clock to the processor is asserted. 상기 사우스 브리지는 상기 프로세서가 현재 작동을 완료하고, 상기 스톱 승낙 표시를 인가하기를 기다림으로써 상기 프로세서가 그 코어 클록으로부터 벗어남을 표시한다. The south bridge indicates the processor is the processor departing from the core clock by waiting to apply the stop permission display, and completes the current operation. 상기 사우스 브리지는 (L2 SRAM을 선택적으로 일시정지시키는) 상기 ZZ 핀을 표명한다. The southbridge expresses the ZZ pin (to selectively pause the L2 SRAM). 이것은 상기 사우스 브리지의 CNTB 레지스터 내의 ZZ_EN에 의해 인에이블된다. This is enabled by the ZZ_EN in the register of the South bridge CNTB.

기상 사건이 검출되는 때, 상기 사우스 브리지가 상기 ZZ핀을 (만약 이 선택이 인에이블이었다면) 표명해제하고(deassert)하고 STPCLK#을 표명해제한다. When the weather event is detected, the South Bridge is the ZZ pin (if the yieotdamyeon select the enable) and off (deassert) expressed and releases the STPCLK # asserted. 다음 키타격과 같은 사건을 대기하는 동안 중요한 전력을 절약할 수 있는 이러한 제어 시퀀스를 사용하여, 프로세서 클록들은 상술된 운전 모드들에서의 변화들과 관련된 코어 주파수의 변화들을 위해 정지될 수 있다. Using such a control sequence that can save significant power while waiting for an event such as a key, and then strike, the processor clock may be stopped for changing the frequency of the core associated with variation in the above-described operation mode. 이러한 시퀀스의 변화는 상기 SLP# 신호를 표명하여 호환가능한 프로세서의 일부분들이 전력 하강 상태로 진입하도록 한다. This change in the sequence so that enters the power down state portion of the compatible processor expressed by the SLP # signal.

이전에 상술된 여전히 활동중인 상기 프로세서의 일부분을 제거하기 위해 상기 프로세서 클록 멀티플라이어 회로에 공급되어지는 클록을 정지시킴으로써 보다 많은 전력이 절약될 수 있다. To remove a portion of the processor, the activity is still above the former there is more power can be saved by stopping the clock to be supplied to the processor clock multiplier circuit. 클록 생성기(507)에서의 클록들은 상술된 운전 모드들을 변환시키기 위해 상기 시퀀스의 일부분으로서 정지될 것이다. Clock in the clock generator 507 will be stopped, as part of the sequence in order to convert the above-described operation mode. 상기 시퀀스를 개시하여, PIIX4 호환가능 사우스 브리지에서, 상기 프로세서를 클록 오프하여 프로세서를 깊은 슬립 상태로 놓이도록 하기 위해, 소프트웨어는 상기 사우스 브리지 내의 제어 레지스터(LVL3)를 판독하고, STPCLK#이 표명되도록 한다. To initiate the sequence, in PIIX4 compatible Southbridge, to lie to the clock off the processor the processor into a deep sleep state, the software is to be read and, STPCLK # is asserted the control register (LVL3) in the South Bridge do. 상기 사우스브리지는 스톱 승낙을 기다린다. The south bridge waits for a stop approval. 상기 ZZ 핀은 L2 SRAM을 일시정지시키기 위해 선택적으로 표명된다. The ZZ pin is selectively expressed in order to pause the L2 SRAM. 이것은 CNTB 레지스터 내의 ZZ_EN에 의해 인에이블된다. This is enabled by the register ZZ_EN in the CNTB. 이때 SLP#이 표명된다. At this time, SLP # is asserted. SUS_STAT1#은 시스템 메모리를 자동-리프레시 모드로 놓여지도록 상기 노스 브리지에 표명된다. SUS_STAT1 # is an automatic system memory - is expressed on the north bridge to be put to the refresh mode. CPU_STP(도 5에서의 인에이블(509))는 상기 CPU 버스 클록을 위해 클록 합성기(클록 생성기(507)) 출력을 디스에이블시키기 위해 표명된다. CPU_STP (also enable (509 in 5)) is asserted to disable a clock synthesizer (clock generator 507) outputs to the CPU bus clock.

기상 사건이 검출된 때, 상기 사우스 브리지는 먼저 상기 클록 합성기의 상기 CPU 버스 클록 출력을 인에이블시키기 위해 CPU_STP를 표명해제시킨다. When the weather event is detected, the southbridge releases first expressed CPU_STP to enable the CPU to the bus clock output of the clock synthesizer. 이때 상기 사우스 브리지 내의 타이머("고속 번(Burn) 타이머"로서 산업에 알려진)는 계수하여 상기 CPU PLL을 위한 시간이 고정되도록 한다. At this time, so that the CPU time for the PLL to the fixed coefficient timer ( "high-speed time (Burn) Timer" as known in the industry) within the South Bridge. 상기 타이머에 의해 사용된 값은 상기 시스템의 파워-온 자기-테스트(power-on self-test; POST) 시퀀스 동안 상기 BIOS에 의해 설정된 상기 CLK_LCK 레지스터로부터 로드된다. The values ​​used by the timer of the system is power-test (power-on self-test; POST) - one is loaded from the magnetic CLK_LCK register set by the BIOS during the sequence. 최종적으로, SUS_STAT1#, SLP#, ZZ 핀(만약 상기 선택이 인에이블이었다면) 및 STPCLK#이 표명해제된다. Finally, SUS_STAT1 #, # SLP is released, ZZ pin (yieotdamyeon If the selection is enabled) and STPCLK # is asserted.

상기 슬립 상태 머신은 SUS_EN(비트 13)을 설정하고, 적절한 값(상기 사우스 브리지의 전력 조절 제어 레지스터내의 비트[12:10])를 로딩함으로써 상기 시스템을 일시정지시키는데 요구되는 보다 복잡한 작동들을 수행할 수 있다. The sleep state machine to perform the more complex operation required to pause the system by setting the SUS_EN (bit 13), and loads the appropriate values ​​(bits [12:10] in the power control of the South Bridge Control Register) can. 상기 값들은 요구되는 일시정지/재개시 작동의 형태를 나타낸다. The values ​​indicate the type of operation when the pause / resume required. 하기의 표1은 사용가능한 일시정지/재개시 작동들의 형태와 상기 사우스 브리지 내의 전력 조절 제어 레지스터에서의 관련된 값들을 설명한다. Table 1 below illustrates the values ​​associated in the power adjustment control register in the South Bridge and the form of work during pause / resume available. 상기 재개시 대기기간은 일시정지 작동의 형태에 따라 변화한다. The waiting period during the restart varies depending on the type of the pause operation. 예를 들면, 디스크 재개시 대기기간에 대한 일시정지는 일반적으로 30초이하이고, RAM에 대한 일시정지는 약 1초이고, 관리되는 컨텍스트를 지닌 전력 온 일시정지는 약 20ms이다. For example, a pause for a wait period when the disk is resumed normally pause for 30 seconds hayigo, RAM is about one second, and with the power-on management context that is pause of about 20ms. 컨텍스트 관리는 재개시 대기기간을 현저하게 감소시킨다. Context management is to reduce considerably the wait period when restarting.

비트[12:10] Bits [12:10] 일시정지 형태 Pause forms
000 000 소프트 오프 또는 디스크 일시정지(Suspend to Disk: STD) Stop soft-off or suspend-to-disk (Suspend to Disk: STD)
001 001 RAM 일시정지(Suspend to RAM: STR) RAM temporarily suspended (Suspend to RAM: STR)
010 010 전력 온 일시정지, 컨텍스트 상실(POSCL) Power on pause, loss of context (POSCL)
011 011 전력 온 일시정지, CPU 컨텍스트 상실(Powered On Suspend, CPU Context Lost(POSCCL) Power on pause, CPU context loss (Powered On Suspend, CPU Context Lost (POSCCL)
100 100 전력 온 일시정지, 컨텍스트 유지(POS) Power on pause, maintaining context (POS)
101 101 작용(클록 쓰로틀링이 활동중일 것이다) Operation (will be under clock throttling activity)
110 110 보류 Hold
111 111 보류 Hold

상술된 바와 같이, 상기 프로세서에게 운전 모드들에서의 변화들과 관련된 클록 주파수를 야기하기 위해 BF 신호에서의 변화를 알리는 리세트를 표명하는 것은 상기 프로세서 컨텍스트가 상실되도록 한다. The expressed reset, indicating a change in the BF signal in order for the processor to cause the clock frequency associated with the change in the operation mode as described above causes loss of the processor context. 리세트가 도 8에 도시된 바와 같이 새로운 BF 핀 값들을 래치하기 위해 사용되는 때, CPU 컨텍스트를 복원하는 일시정지 작동들 중의 하나가 사용된다. When Li is set which is used to latch the new value BF pin 8, it is one of the pause operation to restore the CPU context is used.

도 8은 일단 새로운 작동 환경이 검출되는 때, 즉 새로운 운전 모드가 요구되고, 새로운 전압과 주파수 설정이 단계(801)에서 적절한 레지스터로 로드되는 때, 본 발명의 일실시예에서의 POSCCL의 사용을 나타내는 순서도이다. When Fig. 8 is that once the new operating conditions is detected, that is, a new operating mode is required, when the new voltage and frequency settings are loaded into the appropriate registers in step 801, the POSCCL use in one embodiment of the invention It is a flow chart showing. 상기 레지스터들은 상기 사우스 브리지 또는 컴퓨터 시스템 내에 있을 것이다. The register will be in the south bridge, or a computer system. 일단 이러한 레지스터들이 로드되면, 상기 프로세서 컨텍스트는 저장되고 상기 재개시 작동이 재시작 어드레스를 특정함으로써 단계(803)에서 설정된다. Once these registers have been loaded, the processor context is set in step 803 by specifying the storage is to restart the operation When the resume address. 프로세서 컨텍스트의 저장은 상기 프로세서의 내부 캐시를 플러시하는 단계와 상기 프로세스의 상태를 DRAM에 저장하는 단계를 포함한다. Storage of the context processor comprises the step of storing the state of the process in a DRAM comprising the steps of: flushing the internal cache of the processor. 점프의 설정은 개시 벡터 어드레스(실제 모드)를 설정하는 단계와, 필요한 플랙 바이트를 설정하는 단계를 필요로 하고, 그래서 상기 BIOS는 상기 시스템을 재부팅하는 대신에 CPU 리세트이후에 상기 복원 루틴으로 즉시 분기할 것이다. Setting of the jump is a step of setting a start vector address (physical mode), requires a step of setting a required flag byte, and so the BIOS immediately to the restore routine after the CPU reset, instead of rebooting the system It will be quarterly. X86 프로세서들은 리세트 이후에 어드레스 범위 F000:FFF0에서 실행을 개시한다. X86 processors, the address range F000 after reset: it starts to execute from FFF0. 종래의 x86 개인용 컴퓨터 시스템에서, 상기 BIOS ROM은 상기 어드레스 범위에 존재한다. In the conventional x86 personal computer system, the BIOS ROM is present in the address range. BIOS는 RAM 내의 플랙 바이트를 검사하여 BIOS가 프로세서 컨텍스트를 복원하거나 콜드 부트를 수행하는 것과 같은 특수 코드를 수행하기 위해 분기해야 한다. BIOS should branch to examine the flag bytes in the RAM to perform a special code such as the BIOS will restore the context of the processor or perform a cold boot.

프로세서 컨텍스트가 저장된 후, 소프트웨어는 상기 사우스 브리지 내의 레지스터를 판독함으로써 단계(805)에서 상기 프로세서를 일시정지시키는 사우스 브리지 상태 머신을 개시한다. After the processor context is stored, the software initiates a south bridge state machine to pause the processor in step 805 by reading the register in the South Bridge. 상기 일시정지 상태 머신의 최종 동작들은 상태 머신으로서 구현되는 새로운 운전 모드를 개시시킨다. The final operation of the pause state machine will then initiate a new operation mode is implemented as a state machine. 새로운 운전 모드 로직은 CPU 내의 전압 조절기와 주파수 제어 로직에 각각 제공된 전압 및 주파수 제어 신호들을 새로운 전압 및 주파수 제어 설정으로 갱신하고, 기상 표시를 공급하여 상기 재개시 상태 머신을 단계(809)에서 개시시킨다. It is started in the new operating mode logic stage the resume state machine to update the respective supplied voltage and frequency control signal to the voltage regulator to the frequency control logic within the CPU to the new voltage and frequency control setting, and supplies the gas phase display 809 . 상기 코어 로직에 공급된 전압은 변화되고 반면에 코어 클록들은 오프되어서, 상기 전압 변화의 악영향의 위험을 감소시킴을 인식해야 한다. Wherein the voltage supplied to the core logic may be changed and, on the other hand the core clocks are turned off, to be appreciated reducing the risk of negative influence of the voltage change. 또한, 하기에서 기술되는 바와 같이, 코어 전압은 변화되고 반면에 리세트는 상기 프로세서에 공급된다. In addition, as will be described below, the core voltage is changed and on the other hand, the reset is supplied to the processor. 비록 상기 코어전압이 변화한 때 상기 프로세서가 리세트될 필요는 없지만, 상기 코어 전압이 새로운 값으로 안정될 때까지 프로세서 작동을 금지시키는 것이 바람직하다. Although there is one time the core voltage is changed to be the processor is reset, it is desirable to have the core processor operate voltage prohibited until stabilization to the new value. 상기 재개시 상태 머신은 리세트 신호를 상기 프로세서로 인가하여 상기 새로운 주파수값이 상기 클록 멀티플라이어 로직에 인가되도록 한다. The resume state machine is generated by applying a reset signal to the processor to the new frequency value is to be applied to the clock multiplier logic. 상기 프로세서의 위상 고정 루프(PLL)를 일치시키기에 충분한 시간이후에, 예를 들면 약 1ms 또는 그 이하 이후에, 상기 재개시 상태는 단계(813)에서 상기 리세트를 방출한다. After a time sufficient to match the phase-locked loop (PLL) of the processor, for example to about 1ms or less after the resume condition is to release the reset at step 813. 상기 CPU는 이때 실행을 개시하고 그 주소가 이전에 설정된 상기 POSCCL 재개시 루틴으로 점프하여 단계(815)에서 CPU 컨텍스트를 복원한다. The CPU restores the context of CPU in step 815 to start running, and the case that the address is a jump to the resume routine POSCCL previously established. 상기 프로세서는 상기 POSCCL에 영향을 미치는 시간이 아닌 상기 운전 모드 변화의 시간에서의 사용 상의 어플리케이션에 충격을 줌이 없이 종료된 장소에서 처리를 재개할 수 있다. The processor can resume operation at the end location of the impact on the application used at the time of the operation mode changes, not in the time affecting the POSCCL no zoom.

도 9A는 POSCCL 일시정지의 사우스 브리지의 작동과 그에 대응하는 재개시 작동을 나타내는 타이밍도이다. 9A is a timing chart showing an operation when restarting the corresponding and the south bridge of POSCCL pause operation. 온 상태에서 일시정지 상태로의 변환이 도 9A의 좌측에서 도시되고, 상기 일시정지 상태로부터 온 상태로의 변환이 도 9A의 우측에 도시된다. The conversion in the on state to the pause state is shown in the left side of FIG. 9A, the conversion to the ON state from the pause state is shown on the right side of FIG. 9A. 상기 프로세서가 일단 POSCCL에서 슬립 상태에 진입하면, RTC 알람, SMB 사건, 직렬 포트, 링 표시기, 시스템의 소프트 전력 버튼, 외부 SMI(EXTSMI), 시스템 리드(lid)의 상승, 전체 대기 타이머 알람, USB 활동, IRQ[1,3:15], 또는 범용 목적 입력 1(GPI1) 표명과 같은 사건에 의해 기상될 수 있다. When the processor is in one entry in POSCCL a sleep state, RTC alarm, SMB case, a serial port, a ring indicator, the system soft power button, the rise of the external SMI (EXTSMI), system lead-in (lid), the total delay timer alarm, USB activity, IRQ: may be gas phase by events, such as [1, 3 15], or a general-purpose type 1 (GPI1) expressed. 상술된 일실시예에서, 상기 사우스 브리지에 대한 범용 목적 입력들이 상기 프로세서를 기상시키기는 사건들을 개시하기 하는 때 사용된다. In an above example, to a general purpose input to the south bridge to a gas phase wherein the processor is used to initiate the event. 도 9A에 도시된 신호들은 도 9B에 도시된다. The signal shown in Fig. 9A are shown in Figure 9B. 도 9B에 도시된 여러 신호들은 범용 목적 출력들로 제공된다(또는 특수 노트북 PC 설계에서 사용되지 않을 것이다). It is available in a number of general-purpose output signals shown in Figure 9B (or will not be used by the special design notebook PC).

프로그램가능 로직 디바이스 구현 Programmable logic device implementing

도 5에 도시된 상기 시스템에서 사용되는 다양한 사우스 브리지 구현예들의 상세한 설명이전에, 퀵타임을 마켓 솔루션에게 제공하는 다른 방법이 개시될 것이다. In the previous description of various embodiments south bridge used in the example system shown in Figure 5, will be a different method of providing a QuickTime to market solutions disclosed. 상기 방법에서 프로그램가능 로직 디바이스(programmable logic device; PLD)와 같은 로직 디바이스를 지닌 PIIX4-호환가능 사우스 브리지는 상기 프로세서의 (BF-핀들) 주파수 제어 입력들에게 필요한 신호들을 공급하고 다양한 운전 모드의 요구사항에 따라 상기 코어 전압 전력 공급을 재프로그램한다. In the method a programmable logic device; available with a logic device, such as a (programmable logic device PLD) PIIX4- compatible southbridge supply signals necessary for (BF- pins), a frequency control input of the processor requires a variety of operating modes the program according to the material of the core power supply voltage. 상기 프로그램가능 로직 디바이스는 프로그램가능 어레이 로직(programmable array logic: PAL) 디바이스 또는 프로그램가능 로직 어레이(programmable logic array: PLA) 또는 다른 적절한 로직 디바이스일 것이다. The programmable logic device is a programmable logic array will be:: (PLA programmable logic array) or other suitable logic device (programmable array logic PAL) devices or programmable logic array.

도 10에서, 프로그램가능 로직 디바이스(101)는 점퍼들(511)로부터 값들을 수신하고 8개의 출력 비트들을, 5개의 비트를 CPU 코어 전압 조절기에 3개의 주파수 제어 비트들 BF[2:0]를 CPU(503)에 제공한다. 10, the programmable logic device 101 receives the value from the jumpers 511 and eight output bits, the three frequency control bits BF five bits in the CPU core voltage regulator [2: 0] and provides it to the CPU (503). 이러한 비트들은 상기 전압 조절기(501)와 CPU(503) 상의 프로세서 주파수 로직을 각각 제어한다. These bits are each processor controls frequency logic on the voltage regulator 501 and the CPU (503). 또한, 상기 사우스 브리지(103)는 다수의 제어 신호들을 프로그램가능 로직 디바이스(101)에 제공하고 상술된 바와 같이, 프로그램가능 로직 디바이스(101)로부터 기상 신호를 수신한다. In addition, the south bridge 103 provides a number of control signals to the programmable logic device 101 receives the signal from the gas phase, as described above, programmable logic devices (101). 도 10에 도시된 PLD는 다른 시스템 구성소자들로의 설계변경을 요구함이 없이 상술된 상기 운전 모드 변환들의 구현을 가능하게 한다. The PLD illustrated in Fig. 10 enables the implementation of the above described driving mode change without requiring a design change to a different system configuration element.

만약 필요하다면, 전압과 주파수 제어를 위해 공급된 비트들은 상기 전압 조절기의 필요성과 원하여진 동작의 주파수 범위에 의존하여 더 많은 비트들을 주파수 제어에, 더 적은 비트를 전압 제어에 부여함으로써 다른 방법으로 할당될 수 있음을 인식해야 한다. If necessary, for the voltage and frequency control is supplied bits are allocated in different ways by applying a frequency control more bits depending on the frequency range of the need for and won Yeo-jin Ha operation of the voltage regulator, the fewer bits to the voltage-controlled it should be recognized that there may be. 실제적으로, 모든 사용가능한 비트들이하의 비트들이 전압 또는 주파수 또는 모두를 위해 사용될 수 있다. In practice, all the bits are used can be used for voltage or frequency or both of bits or less as possible. 예를 들면, AMD-K6 프로세서와 같은 전형적인 프로세서는 주파수 설정을 위해 단지 3개의 비트만을 요구한다. For example, a typical processor, such as AMD-K6 processor requires only three bits for the frequency setting. 프로그램가능 전압 조절기는 4개 또는 5개의 제어 비트로 사용가능하다. Programmable voltage regulator can be used with four or five control bits. 많은 응용들에서, 상기 전압 조절기의 전체 범위 또는 정확성이 요구되지 않고 상기 조절기로의 일부 제어 입력들이 하이(high) 또는 로우(low)로 유지된다. In many applications, the full range or accuracy of the voltage regulator is not required some control input to the regulator to be maintained at a high (high) or low (low). 따라서, 상기 방법은 가변 개수의 전압과 주파수 제어 신호들이 특정 시스템의 요구를 기준으로 하여 사용되도록 함으로써 유동성을 제공한다. Thus, the method provides flexibility by allowing the voltage to the frequency control signal of the variable number are used based on the requirements of a particular system.

도 11에서, 프로그램가능 로직 디바이스(101)의 일구현예가 더 상세하게 도시된다. 11, the example of one implementation of the programmable logic device 101 is further shown in detail. 도시된 구현예에서, 13개의 입력들과 9개의 출력들이 있으며, 상기 설계는 표준 프로그램가능 어레이 로직(PAL) 디바이스로 구현될 수 있다. In the illustrated embodiment, there are 13 inputs and nine outputs, the design may be implemented in a standard programmable array logic (PAL) device. 사우스 브리지로부터 유래된 신호들은 상기 실시간 클록(real time clock: RTC)(32kHz)에 의해 클록되고; The signal derived from the South Bridge are the real-time clock: a clock and by a (real time clock RTC) (32kHz); 따라서 고속 로직 디바이스가 불필요하다. Thus, eliminating the need for high-speed logic devices.

사우스 브리지(103)로부터 쉬프트 신호(1102)와 데이터 인(data in) 신호(1104)를 수신하는 직렬 쉬프트 레지스터로서 연결된 8개 입력 플립-플롭(1101)이 있다. There are flop 1101 - eight inputs connected as a flip-serial shift register for receiving the shift signal (1102) and the data (data in) signal 1104 from the south bridge 103. The 사우스 브리지(103)는 PLD(101)에 공급된 쉬프트 신호로서 하나의 범용 출력(GPO-X로 지시된)과, PLD(101)에 공급된 상기 데이터 인 신호로서의 다른 범용 출력(GPO-Y로 지시된)을 사용한다. South bridge 103 is a single General Purpose Output (GPO-X indicated by) and, PLD (101), the other general purpose outputs (GPO-Y as the data-signal is supplied to as a shift signal supplied to the PLD (101) It uses the instruction). PLD(101)는 선택 회로(1105)로부터 입력 신호들을 수신하는 8개 출력 플립-플롭(1103)을 포함하여, 상기 입력플립-플롭들 중의 하나 또는 상기 점퍼 설정들(IBF[0:3] 및 IV[0:3]) 중의 하나를 선택한다. PLD (101) selects the eight output flip for receiving the input signal from the circuit (1105), the input flip-including-flop (1103) on one of the flop or the jumper settings (IBF [0: 3] and IV [0: 3]) selects one of. 전력 온 리세트(on reset)에서, 상기 플립-플롭들은 파워 오케이(Power Okay: PWROK)(1107)가 표명될 때까지 리세트로 유지된다. In the power-on reset (reset on), the flip-flops are the power OK: is held in reset until the assertion (Power Okay PWROK) (1107). PWROK(1107)가 표명되는 때, 사우스 브리지(103)가 상기 프로세스로 리세트를 전송한다. When that PWROK (1107) expressed, the south bridge 103 sends a reset in the process.

상기 점퍼 설정에 의해 표시된 전압과 주파수 제어 신호들의 디폴트값은 만약 시스템 리세트가 리세트 버튼의 누름에 의해서 또는 소프트웨어에 의해서 또는 다른 메커니즘에 의해서 생성된다면, 상기 주파수 및 전압 제어 회로들로 재공급되어야 함을 인식해야 한다. The default values ​​of the voltage and the frequency control signal indicated by the jumper, if a system reset is if generated by the or another mechanism by or software by pressing a reset button, to be supplied again into the frequency and voltage control circuit it should be recognized that. 따라서, 데이터 인(1104)을 유도하는데 사용되는 상기 GPO 비트의 상태는 만약 상기 비트가 개시된 실시예에서 도시된 바와 같이 선택 로직(1105)을 위한 선택 신호로서 사용된다면, 논리 0으로 디폴트되어야 한다. Thus, the state of the GPO of bits used to derive the data of 1104 if the bit is used as the selection signal for the selection logic 1105, as shown in the embodiment disclosed, to be the default to a logic zero. 만약 데이터 인(1104)이 시스템 리세트에서 0이면, 상기 점퍼 설정으로부터의 디폴트값들이 선택 로직(1105)에 의해 적절하게 선택됨이 확증된다. If the data 1104 is a 0 on the system reset, the default value from the jumper settings are appropriate by the selection logic 1105 is selected is confirmed. 일부 구현들에서, PIIX4-호환가능 사우스 브리지 비트들 중의 극히 일부 비트들이 상기 특성(예를 들면, GPO[27:28,30])을 지니고, 따라서 상기 GPO-X 및 GPO-Y 비트들은 이러한 비트들 중에서 선택된다. In some implementations, PIIX4- compatible Southbridge bits of the fraction bits of the attribute (e.g., GPO [27: 28,30]) has a, so that the GPO GPO-X and Y-bits are those bits It is selected from among. 이러한 비트들 중의 하나의 사용을 통하여, 상기 개시 점퍼 설정들이 도시된 구현에서의 리세트 동안 상기 전압 조절기와 상기 프로세서의 BF-핀들로 전송될 수 있음이 확증된다. Through the use of one of these bits, the start jumper settings are confirmed that the same may be transmitted to the BF- pins of the voltage regulator to the processor during the resetting in the illustrated implementation. 다른 구현들은 종래 기술에 익숙한 사람들에게는 명백할 것이다. Other implementations will be apparent to those familiar with the art. 비록 상기 사우스 브리지로부터의 추가적인 GPO 신호(들)이 상기 멀티플렉서 선택 신호를 공급하기 위해 사용될 수 있지만, 멀티플렉서 선택으로서의 상기 데이터 인 신호(207)의 사용은 요구되는 GPO 핀들의 개수를 감소시킨다. Although the use of the south bridge GPO additional signal (s) is the multiplexer select signal can be used to supply, but the data-signal multiplexer 207 as a selection from reduces the number of required pins GPO.

상기 시스템이 초기에 켜진 때, 상기 CPURST 신호의 상승 에지는 상기 디폴트 또는 개시 전압 및 주파수 설정들이 출력 레지스터(1103)으로 로드되도록 하여 전압 조절기(501) 및 CPU(503)에 공급되도록 한다. When the system is turned on initially, the rising edge of the CPURST signal to be supplied to the voltage regulator 501 and the CPU (503) to ensure that the default or starting voltage and frequency to be loaded into output register 1103. 상기 출력 레지스터들의 로딩은 즉시 상기 전압 조절기를 초기값으로 설정할 것이다. Loading of the output registers will immediately set the voltage regulator to the initial value. 상기 디폴트 주파수 설정들이 또한 출력될 것이다. The default frequency set that will also be printed. CPURST는 상기 프로세서가 그 BF-핀 입력들을 로드하도록 하고, 상기 CPU 코어 클록을 생성하기 위해 초기 버스 클록 멀티플라이어를 설정한다. CPURST sets the early bus clock multiplier to the processor and to load them BF- pin input, the CPU generates a core clock.

일단 새로운 운전 모드로의 변환에 대한 요구가 상기 노트북 시스템에 의해서, 일시정지/재개시 시퀀스가 상기 프로세서 전압과 버스 클록 멀티플라이어를 변화시키기 전에 검출되었으면, 상기 사우스 브리지 상의 GPO 비트들은 새로운 값들을 데이터 입력 레지스터들(1101)로 로드하기 위해 사용된다. Once the demand for conversion to the new operation mode, by the laptop system, if detected before the sequence when the pause / resume to change the processor voltage and the bus clock multiplier, on the south bridge GPO bits data the new value It is used to load into the input register 1101. 도 12에 관하여, 상기 쉬프트 신호(1102)가 데이터 인 신호선(1104) 상의 새로운 전압 및 주파수 설정들을 입력 레지스터(1101)로 쉬프트하기 위해 사용되는 때, 상기 변환 시퀀스에 대한 셋업이 (121)에서 발생한다. With respect to Figure 12, occurs in the new voltage and time that is used to shift the frequency set in the input register 1101, a set-up for the conversion sequence 121 on a signal line 1104, the shift signal 1102, the data do. 일단 상기 셋업이 완성되면, 도 12에서 개시된 STPCLK# 및 SLP#을 표명하며, 프로세스 컨텍스트를 저장하는 상기 일시정지 작동이 수행된다. When the end of the set-up is completed, it sets forth in Figure 12 and expressed the STPCLK # and # SLP, wherein the pause operation to store the context process is performed.

개시된 바와 같이, 데이터를 상기 쉬프트 레지스터들로 입력시키기 위해 사용된 상기 GPO 비트(1104)는 상기 멀티플렉서(1105)를 조정한다. As disclosed, used to input the data into the shift register the GPO bit 1104 is adjusted to the multiplexer 1105. 상기 일시정지/재개시 시퀀스 동안 상기 비트를 하이로 남겨두는 것은 상기 멀티플렉서를 조정하여 상기 점퍼들 대신에 상기 쉬프트 레지스터들의 출력들을 상기 출력레지스터들(1103)의 입력들로 공급하도록 한다. Leaving the bit high for when the pause / resume sequences and to supply the outputs of the shift register in place of the jumper to adjust the multiplexer to the input of the output registers (1103). 상기 직렬 데이터가 적절한 GPIO 포트들로 기록하는 로직 디바이스에 기록된다. The serial data is written to the logic device for writing to the appropriate GPIO port.

일단 상기 코어 전압 및 주파수가 상기 입력 레지스터(1101)에서 변화되었으면, 상기 사우스 브리지는 POSCCL 작동을 실행하도록 됨으로써 상기 사우스 브리지는 상기 일시정지 작동이 완성되거나 거의 완성되었음을 나타내는 신호를 공급하게 된다. Once the core voltage and frequency changes in the input register 1101, the south bridge is the south bridge thereby to execute the operation POSCCL will supply a signal indicating that the pause operation is completed or near completion. 도 12에 도시된 바와 같이, 비록 다른 신호들이 또한 사용될 수 있지만, 상기 신호는 상기 SLP# 신호이다. As shown in Figure 12, although other signals may also be used, the signal is the SLP # signal. 상기 신호는 상기 일시정지 시퀀스의 종점을 나타내고, 트리거(TG#)(1109)로서 PLD(101)에 공급된다. The signal indicates the end point of said pause sequence, is supplied to the PLD (101) as the trigger (TG #) (1109). 이러한 특정 구현에서, TG#은 액티브 로우이다. In this particular implementation, TG # is active low. PLD(101)는 작동을 개시하는, 즉 게이트(1111) 내의 데이터 입력(1107)와 상기 트리거 신호를 논리적으로 결합함으로써 상기 프로세서를 기상시키는 사건을 생성한다. PLD (101) is to start the process, that is, by combining the input data 1107 and the trigger signal in the gate 1111 generates the logical event that the vapor processor. 이것은 상기 기상 사건(액티브 로우)으로서 사우스 브리지 입력 GP11#으로 상기 SLP#를 공급하고, 상기 사우스 브리지 입력 GP11#은 이전에 개시된 바와 같이 상기 프로세서 리세트를 순환시키기 때문에 새로운 프로세서 주파수 멀티플라이어를 설정하는데 유용한 표준 POSCCL 재개시 작동을 야기하는 기상 사건으로서 감지된다. This is to set the new processor frequency multiplier because circulating the processor reset, as the gas phase events (active low) as a south bridge type GP11 # with the south bridge supplying the SLP #, and type GP11 # is previously disclosed in standards are perceived as useful POSCCL weather events that cause the city to resume work. 따라서, 도 12에 도시된 바와 같이, 상기 일시정시 작동의 종점은 상기 기상 사건을 야기한다. Thus, as shown in Figure 12, the end point of the pause-time operation results in the weather event. 교대로, 도 12에 도시된 상기 재개시 시퀀스를 야기한다. In turn, it results in a resumption of the sequence shown in Fig. 일단 상기 재개시 시퀀스가 완성되면, 상기 데이터 입력으로서 사용된 상기 GPO 신호(1107)가 로우로 된다. Once the sequence is completed when the restart, the GPO the signal 1107 is used as the data input is low.

상기 재개시 시퀀스동안의 CPURST의 표명은 상기 입력 레지스터들(1101)로부터의 값들을 출력 레지스터(1103)으로 로드한다. Expressed in CPURST for the resume sequence will load the values ​​from 1101 the input register to the output register 1103. 출력 레지스터들(1103) 내의 값들은 상기 새로운 주파수 멀티플라이어 설정들과 상기 코어 전압 설정들을 각각 상기 프로세서 및 전압 조절기로 공급한다. Value in the output registers 1103 are each supplied to the processor core voltage and the voltage regulator of the set with the new frequency multiplier set. 따라서, 상기 새로운 전압 설정들은 CPU 리세트가 표명된 때 상기 프로세서의 상기 코어 로직으로 인가된다. Thus, the new set voltage are applied when the CPU resets the expressed as the core logic of the processor. 상기 새로운 주파수 멀티플라이어 비율 BF-핀 설정들은 CPURST의 상승 에지에서 상기 CPU에 의해 샘플되고, CPURST의 하강 에지에서 상기 프로세서로 래치된다. The new frequency multiplier ratio BF- pin settings are sampled by the CPU on the rising edge of CPURST, it is latched on the falling edge of CPURST the processor. 상기 POSCCL 재개시는 상기 프로세서(PLL)을 재동기화시키는 시간을 허용한다. When the POSCCL resume allows the time to resynchronize the processors (PLL).

상기 PLD의 사용은 변형되지 않은 사우스 브리지와 프로세서가 운전 모드들 간의 변환 능력을 지닌 노트북 시스템에서 사용되도록 한다. The use of the PLD is to be used in a notebook computer is not modified south bridge to the processor having the ability to transform between the operation modes.

만약 상기 운전 모드 로직 및 소프트웨어를 가능한한 단순하게 유지하려면, 상기 버스 클록 주파수가 상기 변화동안 66MHz와 100MHz 사이에서 변화되지 않아야 한다. If the operation mode to simple as possible to keep the logic and software, and that the bus clock frequency should not be changed between 66MHz and 100MHz for the change. 상기 BF 설정들이 종래에는 상기 프로세서 클록 주파수 단위들의 입도를 제한하는 1/2 x 단위(예를 들면, 2x, 2.5x, 3x, 3.5x, 등)이기 때문이다. The BF set to is because the prior art, the processor clock frequency unit 1/2 x units to limit the particle size of the (e. G., 2x, 2.5x, 3x, 3.5x, etc.). 만약 더 큰 완전성이 허용될 수 있다면, 이러한 변화들이 구현될 것이다. If there will be more great integrity can be allowed, to implement these changes. 상기 버스 클록의 주파수 변화는 주변 구성소자 상호연결(Peripheral Component Interconnect: PCI)와 가속 그래픽 포트(Accelerated Graphics Port: AGP) 클록들을 생성하는데 사용되는 분배기 비율들에 영향을 미친다. The frequency change of the bus clock is surrounding configuration elements interconnected affects the divider ratio that is used to produce:: (AGP Accelerated Graphics Port) clock (Peripheral Component Interconnect PCI) and an Accelerated Graphics Port. 상기 클록 비율들을 변화시킬 때, 메모리를 슬립 또는 파원 다운(power down)으로 위치시키는 것이 필요할 것이다. When the change of the clock rate, it will be necessary to place the memory into a sleep or pawon down (power down).

상술된 구현은 내셔널 세미컨덕터의 LM4130과 같은 가변 전압 조절기 공급을 사용하고, 그 출력 전압은 칩셋 로직(외부 디바이스를 포함)에 의해 제어될 수 있다. The above implementation uses a variable voltage supply regulator, such as LM4130 from National Semiconductor, and the output voltage can be controlled by the chipset logic (including external devices). 상기 전압 조절기가 적어도 4개의 제어 비트들을 공급하고, 상기 출력 전압이1.45 내지 2.2볼트의 최소범위를 허용하며, 50mV(또는 더 작게) 단위로 조절될 수 있는 것이 바람직하다. The voltage regulator is preferably supplied in at least four control bits, and the output voltage allows for a minimum range of 1.45 to 2.2 volts, 50mV can be adjusted as a unit (or smaller). 더 넓은 범위가 일부 응용들에서는 바람직하다. The wider range is preferred in some applications. 상기 전압 조절기의 제어 핀들은 파워 업 시에 모드 0(배터리 절약) 전압 레벨에서의 디폴트 작동을 위한 것이어야 한다. The control pins of the voltage regulator is to be for a default operation in the power-up mode 0 (save battery) voltage level. 상기 칩셋 또는 다른 적절한 로직은 상기 시스템이 작동이 되면 우측 운전 모드를 위해 CPU 전압 공급을 조절할 것이다. The chipset, or other suitable logic will adjust the voltage supplied to the CPU when the right operation mode that the operation of the system.

사우스 브리지 구현 Implementation Southbridge

개시되는 바와 같이 운전 모드들을 변화시키는데 요구되는 구성소자들의 개수를 감소시키는 구현을 제공하기 위해, 상기 사우스 브리지는 외부 로직 디바이스를 사용하는 것이 아닌 다양한 운전 모드들 간의 변화를 위해 요구되는 로직을 제공하도록 변경될 수 있다. As will be set forth in order to provide an implementation that reduces the number of structural elements required to change the operation mode, the south bridge is to provide the logic required for the change between various operating modes, rather than using an external logic device can be changed. 이러한 시스템의 고차원 구현이 도 5에 개시된다. The high-level implementation of such a system is disclosed in FIG.

상기 사우스 브리지 구현의 일 방법은 상기 PLD 내에 포함된 로직을 상기 사우스 브리지에 통합시키는 것이다. One way of the south bridge implementation is to integrate the logic contained in the PLD to the south bridge. 그러나, 상기 로직은 상기 사우스 브리지를 상기 PLD로 인터페이스하기 위해 요구된 다양한 신호들이 제거될 수 있기 때문에, 상기 로직은 단순화될 수 있다. However, since the logic there are a variety of demand signal can be removed in order to interface to the south bridge to the PLD, the logic may be simplified. 또한, 상기 멀티플렉서 신호와 같은 데이터 입력 신호의 사용은 제거될 수 있다. In addition, the use of the data input signal, such as the multiplexer signal can be removed. 사실, 상기 입력 레지스터들은 직렬적이 아닌 병렬적으로 로드되는 것이 바람직하고, 따라서 쉬프트 신호의 필요성을 제거한다. In fact, the source register should preferably be loaded in parallel and not in series have, thus eliminating the need for a shift signal. 일단 새로운 운전 모드가 요구되는 것이 결정되면, 상기 사우스 브리지 내의 레지스터가 적절한 전압 및 주파수 설정을 공급받는다. Once the new operating mode determined is required, the register in the south bridge is supplied with a suitable voltage and frequency.

일 구현에서, 상기 사우스 브리지는 현재 사용되지 않는(예를 들면, 110) 비트들[12:10]의 조합들 중의 하나를 사용하여 전력 관리 제어 레지스터(상기 표1을참조) 내에 새로운 슬립 형태를 정의한다. In one embodiment, the southbridge (e. G., 110) are not used with one of the bit combinations of [12:10] a new slip form in the power management control registers (see Table 1) define. 이러한 비트들은 슬립 형태 또는 일시정지 형태로서 다양하게 지적된다. These bits are pointed variously as sleep mode or pause mode. 상기 플립 인에이블 비트(또는 일시정지 인에이블)이 1로 설정되고, 상기 슬립 형태 비트들이 110으로 설정되는 때, 상기 시스템은 상기 노트북 운전 모드들에서 변환을 야기한다. When the flip-enable bit (or pause enable) is set to 1, in which the slip type bit are set to 110, the system causes a transformation in the notebook operation mode.

도 13에 관하여, 운전 모드 제어 레지스터(130)는 새로운 운전 모드로의 변환에 필요한 상기 제어 정보를 공급한다. With respect to FIG. 13, the operation mode control register 130 supplies the control information required for conversion to a new operating mode. 상기 2개 비트 작동 모드 필드(131)는 현재 운전 모드를 고성능(00), AC 파워(01), 배터리 성능(10) 또는 배터리 절약 모드(11)로서 식별하는 상태 필드이다. The 2-bit operation mode field 131 is a status field that identifies the current operating mode as a high-performance (00), AC power (01), the battery performance 10 or battery-saving mode 11. 추가적인 운전 모드들은 추가적인 비트들을 요구할 것이다. Additional operating modes will require the additional bits. 5개 비트 코어 전압 필드(132)는 새로운 코어 전압에 대한 제어 비트들을 정의하고, 4개 비트 CPU 클록 주파수 제어 비트들(133)은 상기 CPU 코어 주파수를 정의한다. Five-bit core voltage field 132 is defined in the control bits of the new core voltage and the four-bit CPU clock frequency control bits 133 define the CPU core frequency. 상술된 바와 같이, 상기 CPU 내의 클록 제어는 상기 버스 클록의 주파수 멀티플라이어로서 구현될 것이다. As described above, the clock control in the CPU is to be implemented as a frequency multiplier of the bus clock. 일 구현에서, 상기 리세트 제어 비트가 1인 때, 상기 CPU는 운전모드 변환에서 리세트되고, 상기 리세트 제어 비트가 0인 때, 상기 CPU는 리세트되지 않는다. When in one embodiment, wherein the reset control bit is 1, the CPU is reset in the operating mode conversion, when the reset control bit is 0, the CPU is not reset. 만약 리세트가 상기 작동 코어 주파수를 변화시키기 위해 상기 CPU에 공급되면, 상기 리세트 이전에 프로세서 컨텍스트를 저장하는 것과, 상기 POSCCL 시퀀스에 관하여 개시된 바와 같이 상기 리세트 신호가 표명해제된 후 프로세서 컨텍스트를 복원하는 재개시 작동을 제공하는 것이 필요하다. If the reset is when the working core to vary the frequency supplied to the CPU, as saving the processor context prior to the reset, the processor context after the release is asserted the reset signal as described with respect to the POSCCL sequence to provide a resume that works to restore is needed.

다른 구현에서, 상기 프로세서는 리세트로부터 분리되고, 상기 클록 주파수 제어 비트들을 래치하는 때를 상기 프로세서에게 알려주는 입력 신호를 구비한다.이 경우, 상기 래치 모드 CMD 비트(135)가 표명된다. In another embodiment, the processor is detached from the reset, the time to latch the clock frequency control bits and a is an input signal to notify the processor. In this case, the latch mode, the CMD bit 135 is asserted. 이 구현에서, 상기 사우스 브리지는 상기 주파수 제어 비트들(BF[0:2])에 추가하여, 상기 새로운 주파수 제어 비트들을 래치하는 때를 상기 CPU에 나타내는 주파수 래치 제어 신호(CMD)(515)를 제공한다(도 5를 참조). In this embodiment, the south bridge is in the frequency control bits: a frequency latch control signal (CMD) (515) that indicates to the CPU when, in addition to the (BF [0 2]), the latch of the new frequency control bits It provides (see Figure 5). 상기 주파수 래치 제어신호(CMD)(515)가 표명되는 때, BF 핀 설정들은 상기 CMD(515) 신호의 표명 시에 획득되고 CMD(515)의 하강 에지에서 래치된다. When that is the frequency latch control signal (CMD) (515) is asserted, BF pin set are obtained at the time of assertion of the CMD (515) signal is latched on the falling edge of CMD (515). 상기 래치 제어 신호(CMD)를 기준으로 하여 상기 BF 핀 설정들을 획득하기 위한 구현들은 물론 가능하다. Implementation to obtain the BF-pin set on the basis of the latch control signal (CMD) are of course possible. 상기 래치 제어 신호(CMD)(515)의 사용은 상기 프로세서 컨텍스트가 상실되지 않음을 의미하는 리세트를 제공할 필요없이 새로운 운전 모드로의 변환을 제공한다. The use of the latch control signal (CMD) (515) provides a conversion to a new operating mode without having to provide a reset means that the processor context is not lost. 따라서, 상기 변환은 상기 POSCCL 일시정지 및 재개시 작동보다 현저하게 소비하는 시간이 적다. Therefore, the conversion is less time consuming than the significantly POSCCL pause and resume operation.

만약 상기 CPU 리세트 신호가 주파수 변화를 의미하는데 사용되지 않으면, 일단 운전 모드들의 변화에 대한 필요성이 검출된 때, 소프트웨어는 레지스터(130) 내의 적절한 값들을 로드하고 상기 프로세서 클록들을 정지시킨다. If it is not used to the CPU reset signal it is meant a change in frequency, when the one end is a need for a change of operating mode is detected, the software will then load the appropriate value in the register 130 and stop clocks the processor. 상기 클록들은 이전에 상술된 상기 STPCLK# 신호를 사용하여 상기 프로세서에서 정지될 수 있다. The clock may be stopped by the processor using the the STPCLK # signal described previously. 상기 새로운 전압 및 주파수 제어 비트들은 상기 사우스 브리지에 의해 출력되고 상기 주파수 제어 래치 신호(CMD)(515)는 갱신된 주파수 제어 신호들이 사용가능함을 나타내도록 표명된다. The new voltage and frequency control bits are output by the South Bridge in the frequency control latch signal (CMD) (515) is asserted to indicate a possible updated frequency control signals are used. 상기 CPU는 상기 래치 제어 신호(CMD)(515)의 표명시에 상기 주파수 제어 비트들(BF 핀들)을 샘플하고, 상기 신호의 표명해제시에 새로운 값들을 래치한다. The CPU latches the new values ​​proposed by the samples in the frequency control bits (BF pins) during the assertion of the latch control signal (CMD) (515), and expression of the signal. 상기 사우스 브리지 내의 하드웨어는 상기 프로세서(PLL)가 안정화되는데 충분한 정도의 시간 동안 표명된 상기 래치 제어 신호(CMD)(515)를 유지한다. Hardware within the south bridge maintains the processor (PLL) to stabilize the latch there is a control signal (CMD) (515) for expressing a sufficient amount of time. 일단 상기 프로세서(PLL)가 안정화되면, 상기 사우스 브리지 하드웨어는 상기 STPCLK# 신호를 표명해제하고, 상기 프로세서는 상기 어플리케이션 또는 사용자가 상기 운전 모드 변화를 인식함이 없이 작동을 재개시한다. When one end and when the processor (PLL) is stable, off the south bridge hardware expressed the STPCLK # signal, the processor resumes operation without the application or the user and recognizes the operation mode change. 상기 변환을 위한 시간은 예를 들면 100㎲이하이다. Time for the conversion is 100㎲ below, for example.

만약 리세트가 주파수에서의 변화를 나타내기 위해 사용된다면, 상기 프로세서에 대한 변화에 대한 요구를 회피하기 위해, 도 9A에 도시된 POSCCL과 유사한 시퀀스가 사용될 것이고, 전압과 주파수에 대한 새로운 제어 신호들이 상기 전력 온 일시정지(power on suspend: POS)의 후미부분과 도 9A의 (91)에서의 리세트의 표명 사이에 제공된다. If the reset is used to indicate a change in frequency, in order to avoid the need for changes to the processor, it will have a sequence similar to that shown POSCCL in Fig. 9A is used, new control signals for the voltage and frequency It is provided between the assertion of the reset at 91 and the trailing portion of Figure 9A: (POS suspend power on), the power-on pause.

일 운전 모드로부터 다른 운전 모드로의 변환 시퀀스는 인터럽트(예를 들면, SCI)가 작동 모드 사건으로 인하여 생성되는 때, 개시된다. Converting the sequence of a different operation mode from one operation mode is started when the interrupt (e.g., SCI) is generated due to the mode of operation events. 상기 노트북 컴퓨터가 도킹 스테이션, 포트 리플리케이터 또는 상기 노트북으로부터 열 에너지의 상당량을 제거할 수 있는 것이 아닌 다른 디바이스로 연결되거나 이들로부터 분리되기 때문에, 상기 사건은 일어날 것이다; Since the above notebook computer docking station, connected to another device that is not capable of removing significant amounts of heat energy or separated from those from the port replicator or a laptop, the case will take place; 또는 AC 파워가 공급되거나 제거되는 때, 또는 상기배터리가 로우로 동작하거나 상기 작동 모드에 변화를 야기하는 다른 사건. Or when the AC power is supplied or removed, or another case in which the battery is operating in low or cause a change in the operating mode.

상기 시스템 관리 소프트웨어는 일단 상기 사건이 검출되면 상기 작동 모드 제어 레지스터(130)를 상기 새로운 코어 전압과 새로운 클록 주파수 제어 비트들로 프로그램한다. The systems management software, and when the end event is detected, the program for the operating mode control register 130 with the new core voltage and the new clock frequency control bit. 상기 소프트웨어는 상기 슬립 인에이블 비트뿐만 아니라 상기 슬립 형태 비트들을 110으로 설정한다. The software as well as the sleep enable bit setting the sleep bits in the form 110. 사우스 브리지(505)내의 특수 레지스터(LVL3)의 판독은 상기 POSCCL 시퀀스를 수행하는 하드웨어 상태 머신을 개시시킨다. Reading the special register (LVL3) in the south bridge 505 and starts the hardware state machine to perform the POSCCL sequence. 작동 모드 제어 레지스터(130)의 사용은 사우스 브리지의 구현에서 또는 이전에 개시된 상기 PLD 구현에서 채용될 것이다. Use of the operating mode control register 130 will be employed in the PLD implemented or disclosed before the implementation of the south bridge.

예를 들면 비-ACPI 환경에서 상기 LVL3 레지스터를 판독함으로써 운전 모드 시퀀스에서의 상기 변화를 개시하는 다른 방법으로서, 기록(또는 판독) 레지스터(130)가 상기 운전 모드 변화를 구현하는 상기 제어 로직을 개시시키는 트리거로서 사용된다. For example, in a non--ACPI environment As another method of initiating the change in the operating mode the sequence by reading the LVL3 register, a write (or read) register 130 to initiate the control logic that implements the operation mode change It is used as a trigger to. 이러한 트리거는 상기 운전 모드 변화가 상기 래치 제어 신호(CMD) 또는 상기 리세트 신호를 사용하는 때 사용될 것이다. This trigger would be used when a change in the operation mode using the latch control signal (CMD), or the reset signal. 이러한 경우, 프로세서 컨텍스트를 저장하는 것은 만약 리세트가 사용되면 상기 레지스터를 기록하기 전에 완료되어야 한다. If such a case, storing processor context if the reset is used to be done before writing the registers. 만약 래치 제어 신호(CMD)(515)가 사용되면, 상기 신호가 예를 들면 하나의 PCI 클록에 대해서, 레지스터(130)가 기록된 후, 상기 BIF 신호들이 유효하다는 것을 나타내기 위해 스트로브(strobed)될 것이다. If the latch control signal (CMD) (515) is used, after the signal, for example for one of the PCI clock, the register 130 is recorded, the strobe (strobed) to indicate that the BIF signals are valid It will be.

도 5에 관하여, 상기 사우스 브리지는 상기 점퍼 설정들(511)로부터의 디폴트값이 CPU(503)과 전압 조절기(501)로 공급되는 것을 확증할 필요가 여전히 있음을 인식해야 한다. Figure 5 with respect to the south bridge is to be appreciated the need to confirm that the default value from the set of jumpers (511) to be supplied to the CPU (503) and the voltage regulator 501 may still. 도 14에 관하여, 상기 PLD 구현과 유사한 방법으로, 제어 로직(144)으로부터 공급된 선택 신호(142)에 따라 상기 제어 레지스터(130)와 점퍼 설정들(511) 내의 값들 사이에서 선택하는 멀티플렉서(1414)가 제공된다. , A similar procedure as described in the PLD implemented with respect to Figure 14, the control logic multiplexer (1414 to select between the values ​​in the control register 130 and the jumper settings 511 according to the selection signal 142 supplied from the 144 ) it is provided. 제어 로직(144)은 필요한 일시정지 및 재개시 상태 머신들을 포함하여 예를 들면 도9A에 도시된 상기 일시정지 및 재개시 시퀀스들을 구현한다. The control logic 144 implements the above pause and resume the sequence shown in Fig., For example, including a pause, and resume the state machine need 9A. 멀티플렉서(141)는 리세트(예를 들면, 전력 온 리세트 또는 다른 하드 또는 소프트 리세트)에 대한 응답으로 상기 디폴트 점퍼 설정들을 선택하는 점퍼설정들(511)로부터의 값을 출력레지스터(143)에 공급한다. The multiplexer 141 is a reset output register 143 the values ​​from the jumper settings to select the default jumper setting response 511 for a (e. G., Power-on reset or other hard or soft reset) to be supplied. 또한, 클록들이 정지된 후 및 새로운 주파수 설정으로 또는 상기 하강 에지가 새로운 주파수 설정을 래치되도록 한다고 가정하여 CMD의 리세트의 상승 에지에서 리세트 또는 CMD 신호를 부하에 공급하기 전에, 출력 레지스터(143)가 로드된다. Further, after the clocks are stopped and to assume that the new frequency setting or the falling edge to latch the new frequency setting before supplying the reset or the CMD signals on the rising edge of the reset of the CMD to the load, output register (143 ) it is loaded.

도 13에 관하여, 제어 비트(136)는 상기 클록 생성기(507)가 상기 운전 모드 변환 동안 디스에이블인지 아닌지를 정의한다. With respect to FIG. 13, the control bit 136 defines whether or not the clock generator 507 is disabled during the operation mode change. 상기 코어 cpu 클록들을 디스에이블하기 위해 상기 사우스 브리지로부터의 상기 STPCLK#을 사용하여, 클록 생성기(507)에서 (POSCCL에서와 같이) 상기 CPU로 공급되는 상기 클록들을 디스에이블시킬 수 있다. The core for disabling cpu clock using the STPCLK # from the South Bridge, in the clock generator 507 (as shown in POSCCL) can be disabling the clock supplied to the CPU. 이때 상기 클록 주파수 제어 비트들은 갱신되고, 상기 클록들은 클록 생성기(507)에서 다시 되돌려진다. At this time, the clock frequency control bits are updated, the clock can be turned back from the clock generator 507. 클록 생성기(507)가 다른 시스템 구성소자들과 결합될 수 있음이 인식되어야 한다. That the clock generator 507 may be combined with other system configuration device to be appreciated. 그 출력들이 상기 사우스 브리지의 GPO 제어 비트들에 의해 인에이블될 수 있는 클록 생성기를 구비하는 것이 바람직하다. The outputs are preferably has a clock generator that can be enabled by the GPO control bits of the south bridge. 상기 클록 생성기는 다수의 PLL 셀들이 특수한 설계로, 예를 들면 100MHz 또는 66MHz에서 상기 CPU와, 24KHz 및 48KHz에서 직렬 디바이스들과, 33MHz에서 PCI 디바이스들을 지원하는 설계로 요구되는 다양한 클록 주파수들을 지원하도록 한다. The clock generator to support the various clock frequencies required by the serial device in the CPU and, 24KHz and 48KHz and, 33MHz to a design that supports PCI device a plurality of PLL cells, for a particular design, for example at 100MHz, or 66MHz do.

도 15에 관하여, 상기 순서도는 운전 모드 변화들을 야기하기 위한 하드웨어를 통합하는 상기 사우스 브리지의 전체 작동을 개시한다. The flow diagram with respect to FIG. 15 discloses a full operation of the south bridge to integrate the hardware to cause the operation mode change. 이전에 개시된 바와 같이 추가적 전원이 사용가능하게 되는 경우와 같은 운전 모드 변화를 야기하는 사건이 검출된 때, 소프트웨어가 단계(1501)에서 레지스터(130)에 대한 요구된 값들을 설정한다. When the additional power, as previously disclosed in the case that may cause the operating mode change, such as when the enable is detected, the software sets the step 1501, the requested value of the register 130. 단계(1503)에서, 리세트 제어 비트(134)가 레지스터(130)에서 세트되었는지 안되었는지에 대한 결정이 이루어진다. In step 1503, the reset control bit 134, a determination is made as to whether that not set in the register 130. 만약 그렇다면, 단계(1504)에서 프로세서 컨텍스트를 저장하는 것이 요구된다. If so, putting the processor context in the step 1504 is required. 이것은 상기 사우스 브리지에 의해 사용되어질 정밀한 슬립 형태를 결정한다. This determines a precise slip forms to be used by the South Bridge. 만약 상기 리세트 제어 비트(134)가 사용되지 않을 것이라면, 상기 래치 명령 비트(135)가 세트되고, 프로세서 컨텍스트를 저장하는 단계(1504)가 생략될 것이다. If if it is not in use the reset control bit 134, and the latch command bit 135 is set, will be a step 1504 to store the processor context is omitted. 물론, 오직 하나의 비트가 리세트 또는 래치 명령 신호를 사용하는지 여부를 나타내기 위해 사용될 필요가 있다. Of course, there is only need to be used to indicate whether or not using one of the bit latches are reset or a command signal. 만약 레지스터(130)로의 접근이 운전 모드에서의 변화를 개시하기 위한 트리거로서 사용되면, 컨텍스트는 이러한 접근 이전에 저장될 필요가 있다. If the access to the register 130 is used as a trigger for initiating a change in the operation mode, context has to be stored in these previous approaches. 일단 프로세서 컨텍스트가 단계(1504)에서 저장되면, 또는 만약 리세트가 사용되어지지 않으면, 사우스 브리지 내의 상태 머신은 상기 운전 모드 변화에 영향을 끼치는 단계들을 따르는 것을 이어받을 수 있다. If one processor when the context is saved in step 1504, or if the reset is not used, the state machine in the south bridge may be followed to follow the steps that affect the operation mode change.

단계(1505)에서, 상기 소프트웨어는 상기 운전 모드 변화에 영향을 미치는 상태 머신 시퀀스를 개시하는 레지스터(LVL3)의 판독을 수행한다. In step 1505, the software performing the reading of the register (LVL3) for starting the state machine sequence that affects the operation mode change. 단계(1507)에서, 사우스 브리지는 STPCLK#을 표명한다. In step 1507, the South Bridge is expressed STPCLK #. 상기 상태 머신 또는 다른 적절한 하드웨어 및/또는 소프트웨어는 상기 프로세서가 그 내부 코어 클록들을 껐음을 나타내는 상기 프로세서로부터의 표시인 수신되어질 스톱 승낙 특수 버스 사이클을 기다린다. The state machine or other suitable hardware and / or software to wait for the processor to be received in the stop permission special bus cycle indication from the processor that indicates the kkeoteum them inside the core clock. 상기 스톱 승낙 확인응답은 상기 프로세서에 의해 상기 스톱 승낙 상태에 도달되는데 걸리는 최대시간 이상의 소정의 시간을 단순하게 기다림으로써 상기 CPU 버스 사이클들의 감시없이 수행될 수 있음이 인식되어야 한다. The stop-acknowledgment is to be accepted that the same may be carried out without any monitoring of the CPU bus cycle recognized by the processor by simply wait a predetermined time greater than the maximum time it takes to reach the stop permission condition.

어떤 경우에든, 일단 스톱 승낙이 확인되거나 상기 소정의 시간 한계에 도달되고 스톱 승낙 상태가 상기 프로세서 내에 존재한다고 가정되면, 제어 레지스터(130) 내의 상기 스톱 클록 비트(136)가 세트되었는지가 판단된다. In any case, once the stop permission is verified or when reaching the time limit of the predetermined and stop permission condition is assumed to exist in the processor, it is determined that the stop clock bit 136 is set in the control register 130. 만약 상기 비트가 세트되었으면, 단계(1513)에서, 상기 클록 생성기(507)로부터의 상기 CPU로의 클록 출력은 상기 스톱 클록선(인에이블(509))을 사용하여 꺼진다. If If the bit is set, in step 1513, the clock output to the CPU from the clock generator 507 is turned off by using the stop clock line (enable 509). 이때 단계(1515)에서, 새로운 전압과 주파수 제어 설정들이 각각 상기 전압 조절기와 상기 BF 핀들에 부여된다. At this time, in step 1515, the new voltage and frequency control settings are respectively assigned to the voltage regulator and the BF pins. 단계(1517)에서, 상기 스톱 클록 비트(인에이블(509))가 표명되었는지가 판단된다. In step 1517, it is that the stop bit clock (enable 509) is asserted is determined. 만약 그렇다면, 단계(1519)에서, 클록 생성기(507)는 인에이블되어 상기 클록을 상기 CPU로 출력하고, 상기 PLL이 안정화될 충분한 시간이 제공된다. If so, in step 1519, the clock generator 507 is enabled and outputs the clock to the CPU, there is enough time to which the PLL stability is provided. 단계(1521)에서, 리세트가 상기 갱신된 주파수 제어 값들로 래치하는데 사용되는지 판단된다. It is determined that in step 1521, the reset is used to latch the updated frequency to the control values. 만약 그렇다면, 단계(1523)에서, CPU 리세트가 상기 새로운 주파수 제어 비트들로 래치하기 위해 스트로브된다. If so, the strobe to latch into in step (1523), CPU reset is the new frequency control bit. 만약 상기 리세트가 사용되지 않으면, 상기 CMD 신호(515)는 상기 프로세서가 리세트없이 상기 새로운 주파수로 래치하도록 상기 사우스 브리지에 의해 스트로브된다. If it is not used by the reset, the CMD signal 515 is strobed by the south bridge to latch to the new frequency without the processor is reset. 단계(1527)에서, 상기 STPCLK# 신호가 표명해제된다. In step (1527), the STPCLK # signal is de-asserted. 그럼으로써 상기 CPU가 CPU 코어 클록들을 공급하는 것을 재개하도록 한다. Thereby to wake said CPU to supply the CPU core clock. 상기 프로세서는 단계(1529)를 수행하기를 재개시한다. The processor may resume to carry out a step (1529). 만약 컨텍스트가 리세트가 사용됨으로써 상실되었다면, 컨텍스트는 이때 복원됨이 인식되어야 한다. If the context is reset is lost by being used, the context is to be recognized being restored this time. 이것은 하드웨어(예를 들면 상태 머신)제어 하에서가 아닌 소프트웨어 제어 하에서 성취될 수 있다. This can be achieved under software control instead of under hardware (e.g., a state machine) controls.

레지스터(130)의 사용은 리세트 또는 래치 제어 신호 CMD의 사용이 선택될 수 있고, 상기 프로세서 외부로의 클록들의 꺼짐이 선택될 수 있는 실시예를 제공한다. The use of register 130 may be selected, the use of the reset or the latch control signal CMD, and provides an embodiment that is off of the clock of the processor to the outside may be selected. 다른 실시예들에서, 상기 사우스 브리지(또는 다른 적절한 집적 회로)는 옵션을 제공하지 않을 것이다. In other embodiments, and it will not provide the south bridge (or other suitable integrated circuits) are optional. 달리 말하면, 다른 실시예들에서, 리세트가 항상 사용되거나 상기 래치 제어 명령 신호가 항상 사용된다. In other words, in other embodiments, the reset is always used, or a control command, the latch signal is always used. 또한, 상기 변화 운전 모드 시퀀스는 상기 프로세서 외부로의(또한 내적으로) 클록들을 항상 끄거나 이러한 클록들이 동작하도록 항상 둔다. In addition, the operation mode change sequence is always placed to always be turned off or the clock such that the operation clock (also internally) of the processor to the outside.

만약 상기 노트북 PC가 66MHz와 100MHz 버스 클록 주파수를 사용한다면, 사기 클록 생성기는 다수의 PLL 셀들이 다른 시스템 요구 주파수들을 일정하기 하면서 상기 CPU 클록을 슬루(slew)시킬 수 있다. If the notebook PC is used as the 66MHz 100MHz bus clock frequency, fraudulent clock generator has a plurality of PLL cells can slew (slew) of the CPU clock and the system to schedule other desired frequency. 상기 클록 생성기는 상기 프로세서 내의 클록 멀티플라이어 회로가 록을 풀지못하도록 상기 CPU의 지터 제한사항들 내에서 상기 CPU 클록 주파수에서의 변화율을 유지하면서 소정의 범위로 상기 CPU 주파수를 슬루시킬 수 있다. The clock generator may be a clock multiplier circuit prevents loose rock while maintaining the rate of change in the CPU clock frequency in the jitter limitations of the CPU slew the CPU frequency to a predetermined range in the processor.

열 관리 Thermal Management

주파수와 전압들을 작동시키는 프로세서를 조정하는 것은 환경에 따른 전력 보시와 열 생성 및 발산을 최적화시킨다. Adjusting the processor to operate the frequency and voltage to optimize the power and heat generation and dissipation can see in accordance with the environment. 또한, 열 관리 능력이 요구된다. In addition, the thermal management skills are required. ACPI는 열 관리를 위해 하나는 수동이고 하나는 능동인 2개의 내장 방법을 지니다. ACPI is one for thermal management passive and one active jinida the two built-in way. 상기 수동 방법은 상기 프로세서가 더 적은 열을 생성하도록 억제시키는 것에 의존하고, 반면에 상기 능동 방법은 상기 프로세서와 시스템으로부터 열을 제거하기 위해 팬과 같은 냉각 디바이스를 사용한다. The manual method is to rely on inhibiting to generate less heat the processor, the active method, in contrast, uses a cooling device such as a fan to remove heat from the processor and system. 적절한 열 감지기가 수동 및 능동 방법에 대한 프로세서의 온도를 측정한다. And a suitable thermal sensor measures the temperature of the processor of the passive and active methods. 상기 열 설계는 하나 또는 그 이상의 열 영역들을 기준으로 한다. The thermal design is based on one or more open area. 각 영역에서, 3개까지의 열적 임계들이 정의된다: In each zone, the thermal threshold of up to 3 are defined:

열적 감시를 위해 오늘날 사용되는 2가지 방법들이 있다: 전체 시스템 감시 방법과 CPU-단일 감시 방법이 있다. There are two methods used today for thermal monitoring: There is a complete system monitoring and how monitoring CPU- single way. 상기 전체 보드 감시 방법은 전체 전압(예를 들면, CPU 코어, CPU I/O, 3.3V, 5V 12V, -12V -5V), 팬 회전 속도, 상기 CPU의 온도 및 상기 보드의 온도를 측정하는 수단을 제공한다. The entire board monitoring method is the total voltage (for example, CPU core, CPU I / O, 3.3V, 5V 12V, -12V -5V), fan rotation speed, temperature, and means for measuring the temperature of the board of the CPU It provides. 상기 내셔널 LM78과 같은 디바이스들이 이러한 시스템 감시 방법을 위해 사용될 것이다. The devices such as the National LM78 will be used to monitor how these systems. 상기 CPU-단일 감시 방법은 상기 내셔널 LM75를 사용할 수 있다. The CPU- single monitoring methods can be used for the National LM75. 상기 LM78은 상기 프로세서의 온도가 허용 제한치 이상인 때 또는 상기 온도가 소정의 양만큼 변화한 때 인터럽트를 생성하는데 사용되는 개방 컬렉터 출력을 지니다. The jinida LM78 is an open collector output which is used to generate an interrupt when the time the temperature of the processor is less than a permitted limit value or the temperature changes by a predetermined amount. 상기 시스템 관리 버스(System Management Bus: SMBus)가 상기 디바이스 내의 과온도 및 온도 히스테리시스 값들을 프로그램하는데 사용된다. The system management bus, used to (System Management Bus SMBus) of the program in the device and temperature, and the temperature hysteresis value. 상기 SM 버스는 열 감지기들, 섀시 침입(chassis intrusion) 경고 감지기와 같은 감시 디바이스들과 통신하기 위해 사용되고 팬 속도 제어를 제공하는 슬로우(slow) 2 비트 직렬 버스이다. The SM bus is a heat detector field chassis intrusion slow (slow) 2-bit serial bus (chassis intrusion) alert used to communicate with the monitor device, such as a detector providing a fan speed control. 종래의 사우스 브리지들은 SMBus 인터페이스를 구비함으로써 시스템 소프트웨어는 이러한 디바이스들과 통신하고(셋업하고 제어하고), 이러한 디바이스들로부터 판독할 수 있다(이러한 디바이스들로부터 데이터를 수용할 수 있다). By providing the conventional Southbridge are SMBus interface system software may be read from these devices and communication and (set-up, control, and), this device (it is possible to accommodate the data from these devices). 상기 내셔널 LM77 디바이스는 과온도를, 또는 온도가 소정의 세트점들 이상이거나 이하임 것을 나타내는 개별 출력들을 구비하고, 추가적인 신뢰성을 제공한다. The National LM77 device and the temperature, or temperature having individual output indicating that being below or above the predetermined set point, and provides for added reliability. 만약 ACPI가 상기 세트점 인터럽트에 응답하는 것에 실패하면, 과온도를 나타내는 출력은 하드웨어를 통하여 상기 시스템을 차단할 수 있다. If ACPI a failure to respond to the interrupt set point, the output indicating the temperature may block the system through hardware.

ACPI는 상기 프로세서 온도와 비교되는 온도 세트-점들을 관리한다. ACPI temperature is set to be compared with the processor temperature - manages point. 상기 온도가 상기 세트-점을 초과하면, 상기 프로세서에 의해 열 발산을 감소시키거나(수동방법) 상기 시스템으로부터 열을 추출하는(능동 방법) 동작이 취해진다. The temperature is above the set-point exceeds, and reduce the heat dissipation by the processor, or (manual method) is taken (active method) operable to extract heat from the system. 필요한 레지스터들과 인터페이스가 상기 PIIX4 사우스 브리지들에 일반적으로 포함된다. The register and the necessary interfaces are typically included in said PIIX4 south bridge. 다수의 새로운 사우스 브리지들은 PIIX4와 호환가능하다. A number of new Southbridge are compatible with PIIX4. 그럼으로써 다른 회사의 칩셋들에 대해 ACPI BIOS 및 운영 시스템 모드를 적응시키는 노력을 감소시키는 데 도움이 된다. In doing so it helps to reduce the effort to adapt the ACPI BIOS and operating system modes for different companies in the chipset.

ACPI는 프로세서 열 관리를 위한 세트-점들을 관리한다. ACPI is set for the processor thermal management - Manage the point. 하나는 만약 상기 프로세서가 너무 뜨거우면 차단을 개시할 오류 안전 세트-점이다. One is that if the processor becomes too hot if fail-safe set to initiate a block - is that. 다른 세트-점들은 ACPI의 "능동" 및 "수동" 냉각 방법들과 관련된다. The other set-points are associated with the "active" and "passive" cooling method of the ACPI. 각각의 방법 또는 두 방법은 상술된 운전 모드들 통합하는 노트북 설계에 통합될 수 있다. Each method or both methods may be integrated into a notebook designed to integrate the above-mentioned operation mode.

능동 냉각 모드에서, ACPI는 상기 프로세서 히트 싱크 상에 놓여진 감지기에 의해 또는 상기 프로세서 상에 직접적으로 놓여진 감지기에 의해 생성된 온도 보고를 기준으로 하여 냉각 디바이스를 켜거나 끈다. In an active cooling mode, ACPI turns off or on the basis of the generated temperature reported by the sensor is placed directly in or on the said processor by a detector placed on the processor heat sink on the cooling device. 상기 온도 감지기가 온도 상의 변화(대개 5도)를 감지한 때, 상기 온도 감지기는 새로운 온도를 ACPI의 열 관리로 보고한다. When the temperature sensor detects a change (typically 5 degrees) on the temperature, the temperature sensor reports a new temperature in the thermal management of the ACPI. 만약 상기 온도가 ACPI 표에 제공된 제한이상이면, 상기 냉각 디바이스가 켜진다. If it is more than the limit temperature is provided in the ACPI table, it turns on the cooling device. 상기 온도 감지기가 상기 온도가 다른 표값 이상인 온도로의 감소를 보고한 때, 상기 냉각 디바이스는 꺼진다. When reporting the temperature detector is reduced to the temperature is different than pyogap temperature, the cooling device is turned off.

이러한 임계값들이 프로그램될 수 있고. These thresholds can be programmed to. 소프트웨어가 최적 결과를 위한 임계치들을 동적으로 조정할 수 있도록 되는 것을 인식하여야 한다. The software should be aware that the threshold can be adjusted for optimal results dynamically. 예를 들면, 상기 능동 냉각 임계치가 초과되면, 상기 시스템 소프트웨어는 상기 시스템 팬을 저속으로 작동시키고, 더 높은 온도에서 상기 능동 냉각 임계치를 재프로그램한다. For example, when the active cooling threshold is exceeded, the system software and operating the system at a low speed fan, the method further reprogram the active cooling threshold at high temperatures. 만약 상기 시스템 온도가 계속 상승하면, 새로운 냉각 임계치를 결국 초과할 것이다. If the temperature of the system continue to rise, it will eventually exceed the new threshold cooling. 응답으로, 상기 팬 속도가 증가될 것이고, 만약 적절하다면 상기 능동 냉각 임계치가 더 높은 점에서 다시 세트될 수 있다. In response, the fan speed will be increased, if it is, where appropriate, the active cooling threshold value can be set further back from a high point.

일반적으로, 상기 냉각 디바이스는 상기 프로세서의 히트 싱크 상에 또는 근처에 넣어진 소형팬이다. In general, the cooling device is a small fan tucked close to or on a heat sink of the processor. 상기 팬을 동작시키는 것은 전도와 대류에 의해서만 수행될 수 있는 것보다 상기 프로세서를 더 냉각시키기 위해 상기 노트북 PC의 케이스 외부로부터 공기를 순환시킨다. For operating the said fan is circulated air from the external casing of the notebook PC in order to further cool the processor than it can be carried out only by the conduction and convection. 상기 능동 냉각 시스템은 더 정밀하게 되어질 수 있다. The active cooling system may be more precise. 결합되면, 상기 포트 리플리케이터 또는 도킹 스테이션에서의 외부 팬은 보다 더 공기를 순환시킬 수 있다. When combined, the outside of the fan from the port replicator or docking station can be circulated more than air. 사용되는 다른 기술들은 히트 파이프들과, 더 큰 열 발산 플레이트들 또는 과거에 데스크탑 프로세서를 냉각시키기 위해 사용되었던 펠티어(Peltier) 결합 디바이스와 같은 냉장 디바이스들을 포함한다. Other techniques that are used comprise cold storage device such as a Peltier (Peltier) coupling device that has been used to cool the heat pipe and, the larger the heat-dissipating plate or desktop processors in the past.

이동 시스템은 각 모드의 작동을 위해 (AC/배터리 및 결합/비결합) 상기 ACPI 표들에서의 다른 능동 냉각 디바이스와 온도 세트점들을 사용한다. Mobile systems use different active cooling device and the temperature set point in order to operate in the mode (AC / Battery and binding / non-binding), the ACPI tables. 능동 디바이스들은 전력을 소비하기 때문에, 이러한 디바이스들은 운전 모드 0, 배터리 수명 모드에서의 일정한 제한 사용을 수용할 것이 권장된다. Because active devices have a power consumption, these devices are encouraged to accept certain limitations for use in the mode 0 driving, battery life mode. 상기 시스템이 AC-선 어댑터와, 자동차 어댑터 또는 항공기 어댑터와 같은 외부 전원으로 동작하는 때에 능동 냉각이 좋은 방법이다. An active cooling way when operating with an external power source such as the system with the AC- line adapter, the adapter car or aircraft adapter.

수동 냉각 모드에서, ACPI 전력 관리는 상기 프로세서 작동 농도를 안전한 레벨로 유지하기 위해 필요한 상기 프로세서의 "속도"를 동적으로 감소시키거나 증가시킨다. In passive cooling mode, ACPI power management increases or decreases dynamically reduce the "speed" of the processor is required to maintain the concentration of the processor operation to a safe level. 분명하게, 상기 프로세서를 조절하는 것(throttling down)은 성능을 감소시키고, 소정의 감소된 속도로 작동하게 하지만, 오늘날의 프로세서들은 워드 프로세싱과 같은 어플리케이션을 동작시키기 위한 적절한 성능을 제공할 수 있다. Obviously, to control the processor (throttling down) reduces the performance, they operate at the predetermined reduced speed, but, today, the processor may provide adequate performance for operating an application such as word processing. 대부분의 노트북에서 사용되고, ACPI 및 PIIX4-호환가능 사우스 브리지들에 의해 직접적으로 지원되는 이러한 쓰로틀링 방법은 상기 프로세서의 STPCLK#(스톱 클록) 입력을 사용하는 상기 프로세서를 선택적으로 개시하도록 하고 정지하도록 함으로써 평균 프로세서의 속도를 감소시킨다. Is used in most notebook, such throttling method is supported directly by the ACPI and PIIX4- Compatible south bridge is by having to stop to selectively initiated the processor to use the STPCLK # (stop clock) input of the processor thereby reducing the rate of the average processor.

대부분의 쓰로틀링 구현은 3개의 비트 입도를 사용한다. Most of the throttling implementation uses a three-bit granularity. 일률은 12.5%에서 12.5% 단위로 100%까지이다. Work rate is from 12.5% ​​to 100% to 12.5% ​​increments. (0은 허용될수 있는 값이 아님이 인식되어야 한다.) 온도가 상위제한까지 상승한 때, 쓰로틀링은 상기 온도가 하위제한 이하로 떨어질때까지 ACPI 표값에 의해 결정된 정도로 개시된다. (0 is to be appreciated this is not a value that can be accepted.) When the temperature is raised to the upper limit, the throttle ring is initiated so determined by the ACPI pyogap until the temperature falls below a lower limit.

상기 프로세서의 정지와 개시는 사용자에게는 인식될 수 없다. Stop and start of the processor is the user who can not be recognized. 그 이유는 상기 개시/정지 동작이 일어나는 주파수는 사람이 인식할 수 있는 것보다 더 빠르기 때문이다. The reason is that the frequency at which the start / stop operation takes place is that is faster than a human-readable. PIIX4-호환가능 칩셋들은 실시간 클록을 사용하여 상기 일률을 결정하는 3개 비트 카운터를 구동시킨다. PIIX4- compatible chipsets to drive the three-bit counter for determining the uniform using a real-time clock.

확장된 배터리 수명 모드(운전 모드0)에서 작동하는 이동 시스템들은 필요하다면 열 발생을 감소시키기 위해 클록 쓰로틀링을 사용해야 한다. Operating in extended battery life mode (operation mode 0) mobile systems, if necessary, use the clock throttling to reduce heat generation. 이동 시스템들은 쓰로틀링이 거의 요구되지 않은 25도씨의 실온으로 운전 모드0에서 작동할 때, 충분한 수동 냉각을 지녀야 한다. Mobile systems when operating in mode 0 operation at room temperature of 25 seeds throttling is not substantially required, it should have a sufficient passive cooling. 상승된 온도 환경에서, 상기 프로세서는 보다 더 자주 조절될 수 있다. At an elevated temperature environment, the processor can be more often than the control.

노트북 PC가 결합된 때 데스크탑 성능 레벨을 성취하도록 하기 위해, 예를 들면 도킹 스테이션으로부터 (또는 추가적인 냉각 능력과 외부 전력을 공급하는 다른 방법들) 추가적인 열적 도움을 요구한다. Order to achieve the level of performance desktop when the notebook PC is coupled, for example, (or other method of supplying the additional cooling capacity to the external power) from the docking station requiring additional thermal assistance. 이러한 방법을 통해 발산된 추가적인 전력은 더 높은 CPU 전력 할당을 가능하게 하여, 상기 프로세서가 데스크탑 전력과 성능 레벨로 작동하도록 한다. In this way to make the additional power dissipation can be a higher CPU power allocation, and that the processor is operating in desktop power and performance level.

도 16에 관하여, 노트북에 구현된 도킹 스테이션이 도시된다. With respect to Figure 16, a docking station, implemented in the notebook is depicted. 도 16은 상기 노트북 시스템이 도킹 스테이션(162) 내에 결합된 때 상기 노트북 컴퓨터(161)의 후면으로 삽입하는 프로브(165)를 냉각시키기 위해 상기 도킹 스테이션(162) 내에 펠티어 디바이스(163)를 사용하는 예시적인 시스템을 도시한다. 16 is to use the Peltier device 163 is in the docking station 162 to cool the probe 165 to insert into the rear surface of the notebook computer 161 when the notebook system combined in a docking station (162) It shows an exemplary system. 프로브(165)는 상기 프로세서의 히트싱크와 접촉하고 열을 전도시킨다. Probe 165 is brought into contact with the heat sink of the processor and conduct heat. 상기 프로브(165)는 상기 도킹 스테이션의 AC 작동 전원으로부터 사용가능한 수 와트의 전력을 요구하는 상기 펠티어 디바이스(163)에 의해 냉각된다. The probe 165 is cooled by the Peltier device (163) requiring power in watts is available from the AC power supply operation of the docking station.

히트 파이프 기술과 같은 다른 선택들이 사용가능하다. Other selections, such as a heat pipe techniques may be used. 히트 파이프들은 일반적으로 물 또는 다른 저압 하에서의 냉매로 채워진 튜브들로 이루어진다. Heat pipes are comprised of generally filled with water or another coolant under a low pressure tube. 일 단부가 상기 프로세서에 의해 가열되는 때, 상기 냉매는 증발하는 때, 열을 흡수한다. When the one end portion is heated by the processor, when the refrigerant is evaporated, and absorbs heat. 상기 증기는 히트 싱크에 의해 냉각되는 상기 파이프의 다른 단부로 이동한다. The vapor moves to the other end of the pipe cooled by the heat sink. 상기 증기는 냉각되면서 액화하고, 심지를 통하여 모세관 작용으로 상기 시작점으로 되돌아간다. As the vapor is cooled and liquefied, by capillary action through the wick returns to the starting point. 히트 파이프들은 많은 다른 방법으로 제조될 수 있고 열을 발산하기 위해 금속 케이스와 같은 큰 표면에 연결될 수 있다. A heat pipe may be connected to a large surface, such as a metal case may be made for a number of different ways to produce heat. 따라서, 노트북 도킹 스테이션 방법은 운전 모드3에서 원하여진 증가된 성능을 가능하게 하기 위해 결합된때, 상기 노트북 컴퓨터로부터 열을 전도시키기 위해 팬과 히트 싱크와 히트 파이프를 포함한다. Thus, the method laptop docking station includes a fan and a heat sink and a heat pipe coupled to time, in order to conduct heat from the laptop computer to enable increased performance Yeo-jin Ha circles in the operation mode 3.

만약 열 전도가 사용되면, 사용자 접근 부분은 약 50℃이상으로 상승함을 인식하여야 한다. If the thermal conductivity is used, it should be recognized that the user access portion is raised to at least about 50 ℃. 통상 접촉이 없는 영역은 만지기에 불편해야 한다. This area is not normally in contact must be uncomfortable to the touch. 상기 도킹 스테이션으로부터의 강제된 공기가 프로세서의 냉각을 증가시키는 때, 잡음과 먼지 문제를 야기함을 인식해야 한다. When the force of the air from the docking station to increase the cooling of the processor, it should be recognized that the cause of noise and dust problems.

기계적 및 전기적 설계는 필요한 감지 기능을 지원하여 상기 노트북 컴퓨터는 상기 컴퓨터가 연결되는 때와 현재 연결되었는지와, 해제될 때와, 부가적인 전력 및/또는 부가적인 냉각이 사용가능한 때와, 또는 사용자 정의 작동 상태가 변경되는 때를 검출할 수 있다. Mechanical and electrical design to support the required detection, the laptop computer and that are connected to the time that the computer is connected, the additional power and / or additional cooling is available, or custom and when possible and when the release It can detect when that operating condition changes. 또한, 상기 노트북 PC는 AC 전력이 먼저 인가된 때와, AC 전력이 현존하는 때와, AC 전력이 제거되는 때를 검출해야 한다. Further, the notebook PC has to detect when the time is that when the AC power is first applied, the existing AC power, the AC power is removed. 상기 설계는 전력 및 리세트 버튼들과, 주 배터리가 존재하는 때, 남은 배터리의 용량(즉 스마트 배터리), 배터리 충전 상태와, 부가 배터리가 선택 베이에 현존하는 때, 상기 배터리의 남은 용량과, 상기 배터리 충전 상태와 같은 모든 표준 노트북 상태를 검출하는 것을 지원해야 한다. As the design of the power and a reset button and, state when the battery is present, the amount of remaining battery (i.e., smart battery), and battery charge level, the additional battery is present on the selected bay, the remaining capacity of the battery and, It must support to detect all notebook standard conditions, such as the battery charge state. 충전상태들이 고속 충전, 세류 충전, 배터리 고장(예를 들면, 단락) 및 충전되지 않음을 포함하는 것을 검출해야 한다. Charge to fast-charge, trickle charge, battery failure must be detected by including the (e. G., Short-circuit) and does not charge. 일시정지 버튼(또는 키 결합)이 상기 시스템을 일시정지시키거나 기상시키기 위해 눌러진 때와, 상기 커버가 열리거나 닫혀진 때(예를 들면 일시정지시키고 기상시키거나 백라이트를 차단하는 선택)를 검출해야 한다. Pause button (or key combination) will need to detect the when pressed to pause or vapor to the system, when open the cover or closed (for example, selection as to stop temporarily and vapor or off the backlight) do.

상기 시스템은 프로세서 케이스 온도와 온도 "경고"를 위한 적어도 2개의 세트점들(상기 온도가 작동을 위한 안전 상위 제한 근처인 때 팬과 같은 냉각 디바이스를 켜기 위한 하나의 세트점과, 상기 온도가 상기 프로세서에 대한 손상을 방지하기 위한 임계 상위 제한에 도달할 때 즉각적인 보호 동작을 위한 하나의 세트점)을 감지해야 한다. The system includes a processor case at least two sets of points (the temperature is one of the set point and the temperature for turning on the cooling devices, such as the fan, near safe upper limit for the operation for the temperature and the temperature "warning" the Upon reaching the critical upper limit to prevent damage to the processor must detect a point set) for immediate protection operation. 만약 팬이 부가적인 냉각을 위해 사용되면, 상기 팬이 동작함에 대한 확인이 제공된다(상기 팬의 속도가 감지될 수 있는 것이 바람직하다). If a fan is used for additional cooling, as the confirmation of the operation of the fan is provided (it is preferable that the speed of the fan can not be detected). 상술된 감지 능력은 종래에도 알려진 것이어서 본 명세서에서 개시되지 않는다. The above-mentioned detection capability geotyieoseo known in prior art are not described herein.

상술한 바와 같이, 노트북 컴퓨터는 향상된 전력과 열 관리를 제공하기 위해 그 환경에 동적으로 적응하고, 그 환경에서의 그 성능을 최적화시킨다. As described above, a laptop computer, and dynamically adapts to that environment in order to provide increased power and thermal management, thereby optimizing the performance in this environment. 개시된 본 발명의 설명은 설명을 위한 것이고, 하기에서 개시된 본 발명의 범위를 제한하고자 하는 것이 아님을 인식해야 한다. Disclosed description of the invention is for the purpose of description, it should be appreciated that not intended to limit the scope of the invention as set forth hereinafter. 예를 들면, 본 발명은 노트북들에서 지시된 (랩탑들 또는 휴대용 컴퓨터들로서 지시되는) 이동 컴퓨터들의 종류에 관하여 개시되고, 그 개시는 연산, 전화/팩스 및 네트워킹 특징들 또는 그 운전 모드가 사용가능함을 증명하는 통신 장치 및/또는 다른 소형 형태 인자 연산을 결합하는 휴대용 디바이스들인 개인 휴대 단말기(PDA)와 같은 다른 이용 연산 디바이스에서 사용될 것이다. For example, the present invention has been disclosed with respect to the type of mobile machine (indicated as a laptop or portable computer) directed in the notebook, and its start is an operation, phone / fax, and networking features or the operation mode using available It will be used in other computing devices such as handheld devices, which are used a personal digital assistant (PDA), which combines a communication device and / or other small form factor computing proving. 개시된 실시예들의 다른 변형들과 변경들은 하기의 청구범위에 개시된 본 발명의 범위와 정신을 벗어남이 없이, 개시된 상세한 설명을 기준으로 하여 이루어진다. Other variations and modifications of the embodiments disclosed herein without departing from the scope and spirit of the invention disclosed in the claims below, made with reference to the disclosed description.

Claims (12)

  1. 전기 시스템에서의 집적 회로의 전력 소비를 제어하는 방법에 있어서, 상기 방법은: A method for controlling the power consumption of the integrated circuit in the electrical system, the method comprising the steps of:
    제 1 전압과 제 1 주파수에서 상기 집적 회로를 작동시키는 단계와; A method for operating the integrated circuit at a first voltage and a first frequency;
    상기 전기 시스템에서의 다수의 작동 특성들 중의 적어도 하나에서의 변화를 검출하는 단계와; Detecting a change in at least one of the plurality of operating characteristics at said electrical system;
    상기 변화의 검출에 대한 응답으로, 상기 집적 회로의 적어도 실질적인 부분에서의 클록 동작을 정지시키는 단계와; In response to detecting the change, and stopping the clock operation in at least a substantial portion of the integrated circuit;
    상기 변화에 대한 응답으로 갱신된 주파수 제어 정보를 클록 제어 로직에 공급하는 단계 및; Supplying a control information update frequency in response to the change in the clock and control logic;
    상기 갱신된 주파수 제어 정보에 대응하는 제 2 클록 주파수에서 상기 집적 회로를 작동시키기 위해 상기 클록들을 재개시하는 단계를 포함하는 것을 특징으로 하는 전력 소비를 제어하는 방법. A method of controlling the power consumption comprises the step of: when restarting said clock for operating the integrated circuit at the second clock frequency corresponding to the updated frequency control information.
  2. 제 1 항에 있어서, 상기 방법은: The method of claim 1, the method comprising:
    상기 변화에 응답하여 갱신된 전압 제어정보를 전압 제어 회로에 공급하는 단계 및; Supplying a voltage-controlled information updated in response to the change in the voltage control circuit, and;
    상기 갱신된 전압 제어 정보에 대응하는 제 2 전압에서 상기 집적 회로를 작동시키는 단계를 추가적으로 포함하는 것을 특징으로 하는 전력 소비를 제어하는방법. A method of controlling the power consumption characterized in that it comprises additionally the step of operating the integrated circuit at a second voltage corresponding to the updated control voltage information.
  3. 제 2 항에 있어서, 상기 클록 제어 로직은 상기 집적 회로 상에 놓여지고, 적어도 일부의 클록 신호들이 상기 집적 회로 상에서 액티브이고, 이때 상기 클록들이 상기 집적 회로의 실질적인 부분 상에서 정지되고, 이때 상기 클록들이 상기 집적 회로에 공급된 클록 제어 신호에 따라 상기 집적 회로의 실질적인 부분에서 정지되는 것을 특징으로 하는 전력 소비를 제어하는 방법. The method of claim 2, wherein the clock control logic is said is placed on the integrated circuit, at least the active part of the clock signals on the integrated circuit, in which the clocks are stopped on a substantial portion of the integrated circuit, wherein the clock to a method of controlling the power consumption characterized in that the stop in a substantial portion of the integrated circuit based on the clock control signal is supplied to the integrated circuit.
  4. 제 2 항에 있어서, 상기 주파수 제어 정보는 클록 멀티플라이어 정보로서 상기 집적 회로 상의 클록 멀티플라이어 로직으로 공급되는 것을 특징으로 하는 전력 소비를 제어하는 방법. The method of claim 2, wherein the frequency control information is how to control the power consumption characterized in that the supply to the clock multiplier logic on the integrated circuit as a clock multiplier information.
  5. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 집적 회로는 프로세서이고, 이때 상기 전기 시스템은 노트북 컴퓨터 시스템인 것을 특징으로 하는 전력 소비를 제어하는 방법. The method according to any one of claims 1 to 4, wherein the integrated circuit having a processor, wherein the electrical system is a method for controlling the power consumption, characterized in that a laptop computer system.
  6. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 작동 특성들은 전원 특징과 열 환경을 포함하는 것을 특징으로 하는 전력 소비를 제어하는 방법. The method according to any one of claims, wherein the operating characteristics are the method of controlling the power consumption comprises the power characteristics and thermal environment.
  7. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 작동 특성들은 사용자 선택 작동 파라미터들을 포함하는 것을 특징으로 하는 전력 소비를 제어하는 방법. The method according to any one of claims 1 to 4, wherein the operating characteristics are the method of controlling the power consumption comprises the user selected operating parameter.
  8. 제 6 항에 있어서, 상기 전원 특성은 외부 전력의 존재를 포함하고, 이때 상기 열 환경은 부가적인 냉각의 사용가능을 포함하는 것을 특징으로 하는 전력 소비를 제어하는 방법. 7. The method of claim 6 wherein the power characteristic is a method of controlling the power consumption comprises the presence of external power, wherein the heat setting comprises a possible use of the additional cooling.
  9. 제 1 항 내지 제 4 항 중의 어느 한 항에 있어서, 상기 방법은 상기 클록들을 정지시키기 전에 프로세서 컨텍스트를 저장하는 단계와, 상기 클록들을 재개시하기 전에 상기 프로세서 컨텍스트를 복원하는 단계를 추가적으로 포함하는 것을 특징으로 하는 전력 소비를 제어하는 방법. The method according to any one of claims, wherein the method includes the step of storing processor context before stopping of the clock, in addition the step of restoring the processor context before when restarting said clock a method of controlling the power consumption according to claim.
  10. 컴퓨터 시스템에 있어서, 상기 시스템은: A computer system, comprising:
    제 1 클록과 제 1 전압을 수신하도록 된 제 1 로직 부분을 포함한 집적 회로와; And the integrated circuit comprising a first logic part for receiving the first clock with a first voltage;
    프로그램가능 전압 조절기 회로와, 이때 상기 전압 조절기 회로에 공급된 전압 제어 신호들에 따라 상기 전압 조절기 회로는 제 1 전압에 대한 가변 전압 레벨을 공급하고; And a programmable voltage regulator circuit, wherein the voltage regulator circuit in accordance with the voltage control signal supplied to said voltage regulator circuit is configured to supply a variable voltage level to the first voltage;
    주파수 제어 신호들에 따라 결정된 주파수에서 제 1 클록을 생성하기 하도록 된 클록 제어 회로 및; Adapted to generate a first clock at a frequency determined in accordance with a frequency control signal and a clock control circuit;
    상기 컴퓨터 시스템에서의 다수의 작동 특징들 중의 적어도 하나에서의 변화에 대한 표시를 수신하도록 된 제어 회로를 구비하고, 상기 제어 회로는 제 1 전압에 대한 새로운 전압값과, 제 1 클록에 대한 새로운 주파수를 표시하는 상기 전압 제어 신호들과 주파수 제어 신호들을 공급하기 위해 작동 특성들에서의 변화에 응답하고, 상기 새로운 전압값과 새로운 주파수는 상기 작동 특성들에서의 변화에 대응하는 것을 특징으로 하는 컴퓨터 시스템. And a control circuit to receive an indication of the number of changes in at least one of the operating characteristics in the computer system, wherein the control circuit is a new frequency for the new voltage value, a first clock of the first voltage said voltage control signal and responsive to changes in the operating characteristics for supplying the frequency control signal, and the new frequency, the new voltage value that represents the computer system, characterized in that corresponding to a change in said operating characteristics .
  11. 제 10 항에 있어서, 상기 작동 특성들은 외부 전력과 부가 냉각의 사용가능성의 존재를 포함하고, 상기 컴퓨터 시스템을 위한 배터리 성능 모드 및 배터리 절약 모드 간에서 선택하는 사용자 선택 작동 파라미터들을 포함하는 것을 특징으로 하는 컴퓨터 시스템. The method of claim 10 wherein the operating characteristics are characterized by including a user-selectable operating parameters, including the presence of an availability of external power and additional cooling, and the choice between the battery performance mode and a battery saving mode for the computer system computer system.
  12. 제 10 항에 있어서, 상기 제어 회로는 제 2 집적 회로 상에 놓여지고, 제 2 집적 회로는 클록 스톱 신호를 상기 집적 회로에 공급하도록 되고, 상기 클록 스톱 신호는 작동 특성들에서의 변화에 응답하여 표명되고, 상기 클록 스톱 신호는 상기 제 1 클록이 상기 집적 회로 상에서 정지되도록 하고, 상기 클록 스톱 신호는 새로운 전압을 나타내는 신호들 이후에 표명해제되고, 주파수 제어 신호들은 상기 전압 조절기와 주파수 제어 로직에 각각 공급되는 것을 특징으로 하는 컴퓨터 시스템. 11. The method of claim 10, wherein the control circuit to the second is placed on the integrated circuit, the second integrated circuit is to supply a clock stop signal to the integrated circuit, the clock stop signal in response to changes in the operating characteristics is asserted, the clock stop signal is the clock stop signal if the first clock is to be frozen on the integrated circuit, is de-asserted after the signal representing the new voltage and frequency control signals wherein the voltage regulator to the frequency control logic the computer system characterized in that each supply.
KR20027006012A 1999-11-09 2000-06-23 Dynamically adjusting a processor's operational parameters according to its environment KR20020050270A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US16440999 true 1999-11-09 1999-11-09
US60/164,409 1999-11-09
US47714100 true 2000-01-03 2000-01-03
US09/477,141 2000-01-03
PCT/US2000/017460 WO2001035200A1 (en) 1999-11-09 2000-06-23 Dynamically adjusting a processor's operational parameters according to its environment

Publications (1)

Publication Number Publication Date
KR20020050270A true true KR20020050270A (en) 2002-06-26



Family Applications (1)

Application Number Title Priority Date Filing Date
KR20027006012A KR20020050270A (en) 1999-11-09 2000-06-23 Dynamically adjusting a processor's operational parameters according to its environment

Country Status (3)

Country Link
JP (1) JP2003514296A (en)
KR (1) KR20020050270A (en)
WO (1) WO2001035200A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017112029A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Power delivery architecture to increase performance of computing systems when docked

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898718B2 (en) 2001-09-28 2005-05-24 Intel Corporation Method and apparatus to monitor performance of a process
US6823240B2 (en) 2001-12-12 2004-11-23 Intel Corporation Operating system coordinated thermal management
US6944780B1 (en) 2002-01-19 2005-09-13 National Semiconductor Corporation Adaptive voltage scaling clock generator for use in a digital processing component and method of operating the same
US7389435B2 (en) * 2002-08-12 2008-06-17 Hewlett-Packard Development Company, L.P. System and method for the frequency management of computer systems to allow capacity on demand
US7076672B2 (en) * 2002-10-14 2006-07-11 Intel Corporation Method and apparatus for performance effective power throttling
US7013406B2 (en) 2002-10-14 2006-03-14 Intel Corporation Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device
US6996730B2 (en) 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency
DE10310780B4 (en) * 2003-03-12 2005-12-08 Fujitsu Siemens Computers Gmbh Controlling the power of a data processing system
US20040215912A1 (en) * 2003-04-24 2004-10-28 George Vergis Method and apparatus to establish, report and adjust system memory usage
US8237386B2 (en) 2003-08-15 2012-08-07 Apple Inc. Methods and apparatuses for operating a data processing system
US7451332B2 (en) * 2003-08-15 2008-11-11 Apple Inc. Methods and apparatuses for controlling the temperature of a data processing system
US7508671B2 (en) * 2003-10-10 2009-03-24 Intel Corporation Computer system having controlled cooling
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7194645B2 (en) 2005-02-09 2007-03-20 International Business Machines Corporation Method and apparatus for autonomic policy-based thermal management in a data processing system
JP4575859B2 (en) * 2005-08-05 2010-11-04 株式会社日立製作所 The electronic device
US7562234B2 (en) 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US8374730B2 (en) 2005-08-25 2013-02-12 Apple Inc. Methods and apparatuses for dynamic thermal control
US7664970B2 (en) 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
JP4624928B2 (en) * 2006-01-12 2011-02-02 ルネサスエレクトロニクス株式会社 The semiconductor integrated circuit device
JP2007249660A (en) * 2006-03-16 2007-09-27 Toshiba Corp Information processor and method of controlling system state
CN101427197B (en) * 2006-04-24 2012-01-25 诺基亚公司 System and method for manage and control near field communication for a mobile multifunctional device when the device is uncharged or only partially charged
US8044697B2 (en) * 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
US7921312B1 (en) 2007-09-14 2011-04-05 National Semiconductor Corporation System and method for providing adaptive voltage scaling with multiple clock domains inside a single voltage domain
EP2249227B1 (en) 2008-02-29 2015-05-27 Panasonic Corporation Interface device for host device, interface device for slave device, host device, slave device, communication system and interace voltage switching method
US8504854B2 (en) * 2010-06-21 2013-08-06 Advanced Micro Devices, Inc. Managing multiple operating points for stable virtual frequencies
US10001831B2 (en) 2014-01-31 2018-06-19 Hewlett-Packard Development Company, L.P. Determination of a zero watt state for implementation
US9921618B2 (en) * 2015-12-24 2018-03-20 Intel Corporation Cooling solution for a dock

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69522633T2 (en) * 1994-10-19 2002-07-04 Advanced Micro Devices Inc Embedded processor systems for portable information devices
JP3075957B2 (en) * 1995-05-30 2000-08-14 株式会社東芝 Computer system
US5745375A (en) * 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5887179A (en) * 1996-06-11 1999-03-23 Motorola, Inc. System power saving means and method
US5881298A (en) * 1996-09-05 1999-03-09 Micron Technology, Inc. Portable computer with selectively operable cooling unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017112029A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Power delivery architecture to increase performance of computing systems when docked

Also Published As

Publication number Publication date Type
JP2003514296A (en) 2003-04-15 application
WO2001035200A1 (en) 2001-05-17 application

Similar Documents

Publication Publication Date Title
US6571333B1 (en) Initializing a memory controller by executing software in second memory to wakeup a system
US5987613A (en) Portable computer with time-sensitive tri-modal power management switch
US6029119A (en) Thermal management of computers
US5513361A (en) Method and apparatus for reducing power consumption of a fan in a computer system
US5566340A (en) Portable computer system with adaptive power control parameters
US6760850B1 (en) Method and apparatus executing power on self test code to enable a wakeup device for a computer system responsive to detecting an AC power source
US6125450A (en) Stop clock throttling in a computer processor through disabling bus masters
US6085330A (en) Control circuit for switching a processor between multiple low power states to allow cache snoops
US5964878A (en) Method for controlling operation of optical disk drive in power saving mode
US6647320B1 (en) Software-based temperature controller circuit in electronic apparatus
US6990594B2 (en) Dynamic power management of devices in computer system by selecting clock generator output based on a current state and programmable policies
US7000130B2 (en) Method and apparatus for thermal throttling of clocks using localized measures of activity
US5230074A (en) Battery operated computer power management system
US7028200B2 (en) Method and apparatus for adaptive power management of memory subsystem
US5898880A (en) Power saving apparatus for hard disk drive and method of controlling the same
US7263457B2 (en) System and method for operating components of an integrated circuit at independent frequencies and/or voltages
EP0474963A2 (en) Computer system having sleep mode function
US7647513B2 (en) Method and apparatus for improving responsiveness of a power management system in a computing device
US5384747A (en) Circuit for placing a memory device into low power mode
US20020138778A1 (en) Controlling CPU core voltage to reduce power consumption
US20080244294A1 (en) Dynamic power reduction
US7028196B2 (en) System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
US6754837B1 (en) Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay
US6665802B1 (en) Power management and control for a microcontroller
US20130246820A1 (en) Method for adaptive performance optimization of the soc

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination