KR20020045269A - 반도체 소자의 커패시터 하부전극 형성 방법 - Google Patents

반도체 소자의 커패시터 하부전극 형성 방법 Download PDF

Info

Publication number
KR20020045269A
KR20020045269A KR1020000074653A KR20000074653A KR20020045269A KR 20020045269 A KR20020045269 A KR 20020045269A KR 1020000074653 A KR1020000074653 A KR 1020000074653A KR 20000074653 A KR20000074653 A KR 20000074653A KR 20020045269 A KR20020045269 A KR 20020045269A
Authority
KR
South Korea
Prior art keywords
lower electrode
reaction chamber
forming
gas
reaction
Prior art date
Application number
KR1020000074653A
Other languages
English (en)
Other versions
KR100383772B1 (ko
Inventor
김윤수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0074653A priority Critical patent/KR100383772B1/ko
Publication of KR20020045269A publication Critical patent/KR20020045269A/ko
Application granted granted Critical
Publication of KR100383772B1 publication Critical patent/KR100383772B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 커패시터 하부 전극 형성 방법에 관한 것으로, RuO2막을 증착하여 하부 전극을 형성하는 과정에서, 단원자 증착법으로 RuO2막을 증착하여 하부 전극을 형성함으로써 RuO2막 내부에 불순물이 잔류하는 것을 방지하고, 파티클 발생을 방지하여 하부 전극의 막질 및 커패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 커패시터 하부 전극 형성 방법이 개시된다.

Description

반도체 소자의 커패시터 하부전극 형성 방법{Method for forming a bottom electrode of capacitor in a semiconductor device}
본 발명은 반도체 소자의 커패시터 하부 전극 형성 방법에 관한 것으로, 특히 RuO2막으로 하부 전극을 형성하는 반도체 소자의 커패시터 하부 전극 형성 방법에 관한 것이다.
최근 들어, 커패시터의 하부 전극으로 RuO2막을 사용하는 기술이 많이 연구되고 있다.
종래 기술은 Ru의 산화 상태가 +2 또는 +3인 상태의 선구 물질(RuX2또는 RuX3)을 사용하여 CVD법으로 산소 기체와 반응시켜 커패시터의 하부 전극을 형성한다.
RuO2막 증착시 산소는 Ru 선구 물질과 반응하여 RuO2막을 만들고, 또한 산소는 리간드(Ligand)인 X와 반응하여 반응 생성물을 만들게 된다. 이때, 산화/환원 반응을 통해 중성으로 만들어진 반응 생성물은 진공으로 제거되지만, 음이온 또는 양이온성 반응생성물은 제거되기 어렵기 때문에 막내에 불순물로 남게 된다. 또한, 산소와 리간드의 분해 반응이 매우 복잡할 뿐만 아니라 짧은 시간에 일어나므로 불순물인 탄소, 수소 또는 산소가 막 내에 잔류하게 된다. 이러한 불순물은 후속 열공정이나 후속 증착 공정시 막 사이에서 확산되면서 막 특성을 저하시킨다.
그 외에도, 기존의 화학 기상 증착법(CVD)을 실시하는 경우 기상에서 반응 기체와 선구 물질이 만나게 되고 기상에서 분해 반응이 일어난다. 이 반응에 의해비휘발성 물질(특히, Carbonate)이 형성되어 막 위에 덩어리 형태로 존재하면서 파티클(Particle) 발생의 주원인으로 작용한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 단원자 증착법으로 RuO2막을 증착함으로써 막 내부에 불순물이 잔류하는 것을 방지하고, 파티클 발생을 방지하여 RuO2의 막질 및 커패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 커패시터 하부 전극 형성 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 커패시터 하부전극 형성 방법을 설명하기 위하여 도시한 가스 공급 타이밍 특성 그래프.
도 2a 내지 도 2c는 도 1의 가스 공급에 따른 루테늄 산화막 형성 방법을 설명하기 위하여 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판2 : 층간 절연막
3a : 루테늄 소오스3b : 산소
3 : RuO2막30 : 하부 전극
본 발명에 따른 반도체 소자의 커패시터 하부 전극 형성 방법은 반도체 기판이 장착된 반응 챔버 내부로 루테늄 소오스를 공급하여 상기 반도체 기판 표면에 루테늄 소오스를 흡착시키는 제 1 단계, 반응 챔버 내부로 퍼지 가스를 공급하여 반응 챔버 내부의 미반응 루테늄 소오스를 제거하는 제 2 단계, 반응 챔버 내부로 산소 반응 가스를 공급하여 루테늄 소오스와 반응시켜 RuO2막을 형성하는 제 3 단계 및 반응 챔버 내부로 퍼지 가스를 공급하여 반응 챔버 내부의 미반응 산소 반응 가스 및 반응 부산물을 제거하는 제 4 단계로 이루어져, 제 1 내지 제 4 단계를 1 싸이클로 정의하고, 싸이클 계속해서 반복 실시하여 목표 두께의 RuO2막을 형성한 후 패터닝하여 하부 전극을 형성한다.
반응 챔버는 100 내지 900℃ 범위의 온도를 유지한다.
루테늄 소오스로는 RuX2또는 RuX3를 사용하며, RuX2또는 RuX3의 화학식 X는 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, ??-diketonates, cyclopentadienyl, C1-C8alkylcyclopentadienyl 또는 이들 물질에 할로겐(Halogen)이 첨가된 유도체들 중 어느 하나이다. 퍼지 가스는 불활성 가스인 H2, N2, He, Ne 및 Ar 가스 중 어느 한 가스를 사용하며, 산소 반응 가스로는 H2O, H2O2, ROH, RCOOH 및 C2-C10diol 중 어느 한 가스를 사용하며, ROH 또는 RCOOH에서 화학식 R은 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, β-diketonates, cyclopentadienyl, C1-C8alkylcyclopentadienyl 또는 이들 물질에 할로겐(Halogen)이 첨가된 유도체들 중 어느 하나이다. 이때, 루테늄 소오소 가스, 퍼지 가스 또는 산소 반응 가스의 공급 시간은 0.1 내지 5초로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1은 본 발명에 따른 커패시터 하부전극 형성 방법을 설명하기 위하여 도시한 가스 공급 타이밍 특성 그래프이다. 도 2a 내지 도 2c는 도 1의 가스 공급에 따른 루테늄 산화막 형성 방법을 설명하기 위하여 순차적으로 도시한 단면도이다.
도 1을 참조하면, RuO2막을 형성하는 공정 단계는 반응 챔버 내부로 루테늄소오스를 공급하는 제 1 단계(A), 반응기 내부의 미반응 루테늄 소오스 및 반응 부산물을 제거하는 제 2 단계(B), 산소 반응 가스를 공급하는 제 3 단계(C) 및 미반응 산소 반응 가스 및 반응 부산물을 제거하는 제 4 단계(D)로 이루어지며, 제 1 내지 제 4 단계가 1 싸이클(Cycle)을 이룬다. 목표 두께의 RuO2막을 형성하기 위해서는 제 1 내지 제 4 단계로 이루어진 1 싸이클을 계속해서 반복 실시한다.
RuO2막의 증착이 이루어지는 반응 챔버는 100 내지 900℃ 범위의 온도를 유지하며, 각 단계에서 반응 챔버 내부로 공급되는 루테늄 소오스 가스, 산소 반응 가스 또는 퍼지 가스의 공급 시간은 0.1 내지 5초로 한다.
도 1 및 도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 층간 절연막(2)을 형성한다. 이후 제 1 단계(A)에서는 반도체 기판(1)이 위치하는 반응 챔버 내부로 루테늄 소오스 가스를 공급하여 층간 절연막(2) 표면에 루테늄 소오스(3a)를 흡착시킨다.
여기서, 루테늄 소오스로는 RuX2또는 RuX3를 사용하며, 화학식 X는 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, β-diketonates, cyclopentadienyl, C1-C8alkylcyclopentadienyl 또는 이들 물질에 할로겐(Halogen)이 첨가된 유도체들 중 어느 하나이다.
제 2 단계(B)에서는 반도체 기판의 표면에 흡착되지 않고 반응 챔버 내부에 잔류하는 루테늄 소오스 가스를 제거하기 위하여, 불활성 가스를 퍼지 가스로 이용하여 챔버 내부에 공급한다.
반응 챔버의 정화를 위한 퍼지 가스로는 불활성 가스(Inert Gas)인 H2, N2, He, Ne 또는 Ar 가스를 사용한다.
도 1 및 도 2b를 참조하면, 제 3 단계(C)에서는 산소 반응 가스를 반응 챔버 내부로 공급하여 화학식 1 및 화학시 2와 같이 반도체 기판(1)의 표면에 흡착된 루테늄 소오스(3a)의 표면에 산소(3b)를 반응시켜 RuO2막(3)을 형성한다.
산소 반응 가스로는 H2O, H2O2, ROH, RCOOH 및 C2-C10diol 중 어느 한 가스를 사용하며, ROH 또는 RCOOH에서 화학식 R은 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, β-diketonates, cyclopentadienyl, C1-C8alkylcyclopentadienyl 또는 이들 물질에 할로겐(Halogen)이 첨가된 유도체들 중 어느 하나이다.
RuX2+ H2O → Ru(OH)2+ 2HX(↑) → RuO2+ H2O(↑)
RuX2를 사용하면, H2O와 반응하여 RuO2막을 만들면서 휘발성이 강한 반응생성물(HX)을 생성하고, HX는 진공으로 쉽게 제거된다.
RuX3+ H2O → Ru(OH)3+ 3HX(↑) → RuO2+ H2O(↑)
RuX3를 사용하면, 마찬가지로 H2O와 반응하여 RuO2막을 만들면서 휘발성이 강한 반응생성물(HX)을 생성하고, HX는 진공으로 쉽게 제거된다.
제 4 단계(D)에서는 퍼지 가스로 사용하기 위한 불활성 가스를 반응 챔버 내부로 공급하여 반응 챔버 내부에 잔류하는 미반응 산소 소오스 가스 및 반응 부산물을 반응 챔버 외부로 배출한다.
반응 부산물로는 HX, H2O가 있다. 기존의 CVD법에서는 다양한 산화/환원 반응으로 인하여 반응 부산물이 주로 이온성이었기 때문에 쉽게 제거되지 못하고 반응기체와 다시 반응하여 일부는 기체로 되거나, 일부는 막 내에 불순물로 남게되는데, 본 발명에서는 HX, H2O는 기화압이 높은 중성 물질이므로, RuO2막 내에 포함되지 않고 진공 배기로 반응기에서 쉽게 제거되므로 탄소, 수소, 산소 등의 불순물이 거의 없는 높은 순도의 RuO2막이 형성된다. 또한, 종래 기술에서는 기상에서 반응 기체와 소오스 물질이 일부 화학 반응을 일으켜 비휘발성 물질을 형성하므로 파티클 발생의 주원인으로 작용했으나, 본 발명에서는 단원자 증착법을 사용하므로 반도체 기판 표면에서만 증착 반응이 일어나게 되므로 파티클 발생을 억제할 수 있다.
이로써, 제 1 내지 제 4 단계(A 내지 D)로 이루어진 1 싸이클 공정이 진행되어 1차 RuO2막이 형성된다.
도 2c를 참조하면, 제 1 내지 제 4 단계로 이루어진 1 싸이클을 계속해서 반복 실시하여 RuO2막(3)을 목표 높이까지 증착해 하부 전극(30)을 형성한다.
상술한 바와 같이, 본 발명은 단원자 증착법으로 불순물과 파티클이 없는 막질이 우수한 RuO2막을 형성하여 하부 전극으로 사용함으로써 커패시터의 제조 공정의 신뢰성 및 전기적 특성을 향상시키는 효과가 있다.

Claims (8)

  1. 반도체 기판이 장착된 반응 챔버 내부로 루테늄 소오스를 공급하여 상기 반도체 기판 표면에 루테늄 소오스를 흡착시키는 제 1 단계;
    상기 반응 챔버 내부로 퍼지 가스를 공급하여 상기 반응 챔버 내부의 미반응 루테늄 소오스를 제거하는 제 2 단계;
    상기 반응 챔버 내부로 산소 반응 가스를 공급하여 상기 루테늄 소오스와 반응시켜 RuO2막을 형성하는 제 3 단계 및
    상기 반응 챔버 내부로 퍼지 가스를 공급하여 상기 반응 챔버 내부의 미반응 산소 반응 가스 및 반응 부산물을 제거하는 제 4 단계로 이루어져 상기 제 1 내지 제 4 단계를 1 싸이클하고, 상기 1 싸이클 계속해서 반복 실시하여 목표 두께의 RuO2막을 형성한 후 패터닝하여 하부 전극을 형성하는 것을 특징을 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  2. 제 1 항에 있어서,
    상기 반응 챔버는 100 내지 900℃ 범위의 온도를 유지하는 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  3. 제 1 항에 있어서,
    상기 루테늄 소오스로는 RuX2또는 RuX3를 사용하는 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  4. 제 3 항에 있어서,
    상기 RuX2또는 RuX3의 화학식 X는 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, β-diketonates, cyclopentadienyl, C1-C8alkylcyclopentadienyl 또는 이들 물질에 할로겐(Halogen)이 첨가된 유도체들 중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  5. 제 1 항에 있어서,
    상기 퍼지 가스는 불활성 가스인 H2, N2, He, Ne 및 Ar 가스 중 어느 한 가스를 사용하는 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  6. 제 1 항에 있어서,
    상기 산소 반응 가스로는 H2O, H2O2, ROH, RCOOH 및 C2-C10diol 중 어느 한 가스를 사용하는 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  7. 제 6 항에 있어서,
    상기 ROH 또는 RCOOH에서 화학식 R은 H, C1-C10alkyl, C2-C10alkenyl, C1-C8alkoxy, C6-C12aryl, β-diketonates, cyclopentadienyl, C1-C8alkylcyclopentadienyl 또는 이들 물질에 할로겐(Halogen)이 첨가된 유도체들 중 어느 하나인 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
  8. 제 1 항에 있어서,
    상기 루테늄 소오소 가스, 퍼지 가스 또는 산소 반응 가스의 공급 시간은 0.1 내지 5초로 하는 것을 특징으로 하는 반도체 소자의 커패시터 하부 전극 형성 방법.
KR10-2000-0074653A 2000-12-08 2000-12-08 반도체 소자의 커패시터 하부전극 형성 방법 KR100383772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0074653A KR100383772B1 (ko) 2000-12-08 2000-12-08 반도체 소자의 커패시터 하부전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0074653A KR100383772B1 (ko) 2000-12-08 2000-12-08 반도체 소자의 커패시터 하부전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20020045269A true KR20020045269A (ko) 2002-06-19
KR100383772B1 KR100383772B1 (ko) 2003-05-14

Family

ID=27680556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0074653A KR100383772B1 (ko) 2000-12-08 2000-12-08 반도체 소자의 커패시터 하부전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100383772B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030089066A (ko) * 2002-05-16 2003-11-21 주성엔지니어링(주) 반도체 소자용 루세늄막 제조방법
US7842581B2 (en) * 2003-03-27 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
KR101034337B1 (ko) * 2010-01-13 2011-05-16 산이건설 주식회사 충전형 강성차등 강상자형교
WO2011159691A2 (en) * 2010-06-18 2011-12-22 Applied Materials, Inc. Chemical vapor deposition of ruthenium films containing oxygen or carbon

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504554B1 (ko) * 2000-12-21 2005-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR20040024658A (ko) * 2002-09-16 2004-03-22 주식회사 메카로닉스 원자층 증착법에 의한 루세늄 박막 제조 방법 및 그박막을 이용한 커패시터

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319888B1 (ko) * 1998-06-16 2002-01-10 윤종용 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030089066A (ko) * 2002-05-16 2003-11-21 주성엔지니어링(주) 반도체 소자용 루세늄막 제조방법
US7842581B2 (en) * 2003-03-27 2010-11-30 Samsung Electronics Co., Ltd. Methods of forming metal layers using oxygen gas as a reaction source and methods of fabricating capacitors using such metal layers
KR101034337B1 (ko) * 2010-01-13 2011-05-16 산이건설 주식회사 충전형 강성차등 강상자형교
WO2011159691A2 (en) * 2010-06-18 2011-12-22 Applied Materials, Inc. Chemical vapor deposition of ruthenium films containing oxygen or carbon
WO2011159691A3 (en) * 2010-06-18 2012-06-14 Applied Materials, Inc. Chemical vapor deposition of ruthenium films containing oxygen or carbon

Also Published As

Publication number Publication date
KR100383772B1 (ko) 2003-05-14

Similar Documents

Publication Publication Date Title
KR100549680B1 (ko) 기재 상에 이리듐-계 물질 및 구조물을 형성하는 방법, 및 이에 사용되는 이리듐 원료 시약
JP4789389B2 (ja) ルテニウム薄膜の形成方法
US9587307B2 (en) Enhanced deposition of noble metals
KR100323874B1 (ko) 반도체 소자의 알루미늄 산화막 형성 방법
KR100472730B1 (ko) 원자층증착법을 이용한 반도체 소자의 금속전극 형성방법
KR100958332B1 (ko) 신규 루테늄 화합물 및 이를 이용한 박막 증착 방법
KR100852234B1 (ko) 금속 산화막의 형성 방법, 이를 이용한 게이트 구조물의제조 방법 및 커패시터의 제조 방법
JP2006257551A (ja) Ａｌｄによる貴金属の促進された堆積
KR100383772B1 (ko) 반도체 소자의 커패시터 하부전극 형성 방법
KR100442963B1 (ko) 고순도의 금속막 제조방법
KR100396694B1 (ko) 원자층 증착법을 이용한 박막 제조 방법
TWI678428B (zh) 金屬薄膜的原子層堆積方法
KR100414871B1 (ko) 원자층증착법에 의한 9족 금속막의 형성 방법
KR100673217B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100383771B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100490658B1 (ko) 반도체 소자의 절연박막 형성방법
KR100539963B1 (ko) 반도체 소자의 유전체막 형성 방법
KR100443356B1 (ko) 루테늄막의 단원자층 증착법
KR100686688B1 (ko) 루테늄 박막 형성 방법
KR20030002134A (ko) 화학기상증착법에 의한 10족 금속막의 형성 방법
KR20040032198A (ko) 오존을 이용한 탄탈 산화막의 금속유기화학증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee