KR20020040913A - Method for preventing damage to wafers in a sequential multiple steps polishing process - Google Patents

Method for preventing damage to wafers in a sequential multiple steps polishing process

Info

Publication number
KR20020040913A
KR20020040913A KR1020027005224A KR20027005224A KR20020040913A KR 20020040913 A KR20020040913 A KR 20020040913A KR 1020027005224 A KR1020027005224 A KR 1020027005224A KR 20027005224 A KR20027005224 A KR 20027005224A KR 20020040913 A KR20020040913 A KR 20020040913A
Authority
KR
South Korea
Prior art keywords
polishing
wafer
endpoint
platen
pad
Prior art date
Application number
KR1020027005224A
Other languages
Korean (ko)
Inventor
둔톤사무엘
리앙빅터
장리밍
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20020040913A publication Critical patent/KR20020040913A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

본 발명에서, 다수의 스테이지의 폴리싱 동작에서 웨이퍼 표면상의 잔여물의 건조를 방지하는 방법은 웨이퍼 처리 효율을 증가시켜, CMP 동작에서 이용되는 폴리싱 패드의 유효 수명을 연장시킨다. 이러한 방법은 웨이퍼에 대한 제 1 폴리싱 단계에 뒤이은 제 2 폴리싱 단계에서 폴리싱된 웨이퍼에 대한 폴리싱 종단점을 검출하는 단계를 포함한다. 종단점 검출은 제 1 폴리싱 동작에서 다른 웨이퍼의 폴리싱을 종료시키며, 제 2 폴리싱 동작에서 앞선 웨이퍼의 오버폴리싱을 트리거한다. 설정된 주기(a set period)후에, 제 2 폴리싱 동작내의 이전의 웨이퍼의 오버폴리싱이 종료된다. 마지막으로 각각의 웨이퍼가 후속의 처리 동작으로 이동하는데, 이는 폴리싱 동작 또는 버핑 동작을 포함할 수 있다. 본 발명의 장점 중 하나는 총 처리 시간이 동일한 폴리싱 패드에 대하여 증가되어 플래튼 패드 교환 사이의 총 플래튼 패드 사용 시간의 최대화가 가능하고, 이로 인하여 플래튼 패드 교환 사이에 보다 많은 수의 웨이퍼의 폴리싱을 가능하게 한다는 것이다.In the present invention, the method of preventing the drying of residues on the wafer surface in the multi-stage polishing operation increases the wafer processing efficiency, thereby extending the useful life of the polishing pad used in the CMP operation. The method includes detecting a polishing endpoint for the polished wafer in a second polishing step subsequent to the first polishing step for the wafer. Endpoint detection terminates polishing of another wafer in the first polishing operation and triggers overpolishing of the preceding wafer in the second polishing operation. After a set period, overpolishing of the previous wafer in the second polishing operation ends. Finally, each wafer moves to a subsequent processing operation, which may include a polishing operation or a buffing operation. One of the advantages of the present invention is that the total processing time is increased for the same polishing pad to maximize the total platen pad usage time between platen pad exchanges, thereby increasing the number of wafers between platen pad exchanges. To enable polishing.

Description

웨이퍼 표면상의 잔여물 건조 방지 방법 및 시스템과 폴리싱 패드 수명 연장 방법{METHOD FOR PREVENTING DAMAGE TO WAFERS IN A SEQUENTIAL MULTIPLE STEPS POLISHING PROCESS}METHOD FOR PREVENTING DAMAGE TO WAFERS IN A SEQUENTIAL MULTIPLE STEPS POLISHING PROCESS}

반도체 산업은 소비자가 이용할 수 있는 많은 생산품에 사용할 많은 수의 디바이스를 제조한다. 이들 디바이스는 반도체 기판 재료 상에서 제조된 마이크로프로세서를 포함한다. 기판 재료는 대부분의 경우에 통상적으로 웨이퍼라고 불리는 얇은 섹션(thin section)내에서 생산된 실리콘으로 구성된다. 다양한 전자 회로 구성 요소가 이러한 웨이퍼 상에서 제조되며, 웨이퍼는 각기 많은 회로 구성 요소를 포함하는 다이(dies) 또는 칩(chips)으로 분할된다.The semiconductor industry manufactures a large number of devices for use in many products available to consumers. These devices include microprocessors fabricated on semiconductor substrate materials. The substrate material consists of silicon produced in a thin section, which in most cases is commonly referred to as a wafer. Various electronic circuit components are fabricated on these wafers, which are divided into dies or chips, each containing many circuit components.

제조 프로세스의 다양한 시점에서, 웨이퍼는 반도체 디바이스의 전자 회로 구성 요소를 위치시키기 위하여 평탄한 표면을 제공하기 위한 처리를 요구할 수 있다. 이러한 처리는 웨이퍼 표면을 손상시키지 않고서 원하는 기판 평탄 표면을 생성하는 데에 있어서 높은 정도의 제어를 제공하여야 한다. 평탄한 기판 표면을 획득하기 위하여 다양한 폴리싱 방법이 이용된다. 화학 기계적 폴리싱(CMP)은 웨이퍼 처리를 위한 산업에서 널리 이용되는 방법 중 하나이다.At various points in the manufacturing process, the wafer may require processing to provide a flat surface to locate the electronic circuit components of the semiconductor device. This treatment should provide a high degree of control in producing the desired substrate planar surface without damaging the wafer surface. Various polishing methods are used to obtain a flat substrate surface. Chemical mechanical polishing (CMP) is one of the widely used methods in the industry for wafer processing.

CMP는 폴리싱 패드(polishing pad)를 보유하기 위한 하나 또는 다수의 플래튼(platen) 및 웨이퍼를 보유하기 위한 다수의 헤드(head)를 가지는 폴리싱 디바이스 상에서 수행된다. 폴리싱 패드는 플래튼 및 패드가 회전할 때에 폴리싱 헤드에 의해서 패드에 대하여 보유된 웨이퍼를 폴리싱하는 입자 슬러리(a particulate slurry)를 포함한다. Applied Material Mirra(미국 캘리포니아 산타클라라 소재)로부터 입수가능한 디바이스와 같은 다수의 폴리싱 헤드를 가지는 다수의 플래튼 CMP 디바이스에서 웨이퍼가 폴리싱되는 경우에는 이러한 특정 웨이퍼의 전체 폴리싱 시퀀스는 동일한 폴리싱 헤드 상에서 수행된다. 그러나, 이러한 헤드는 상이한 폴리싱 플래튼으로 회전된다. 폴리싱 시퀀스의 제 1 부분은 하나의 플래튼("플래튼-1")상에서 수행된다. 폴리싱 시퀀스의 제 1 부분이 완료되는 때에, 헤드 및 웨이퍼는 폴리싱 시퀀스의 제 2 부분을 위한 제 2 폴리싱 플래튼(플래튼-2)으로 이동한다. 원래 웨이퍼가 폴리싱 시퀀스의 제 2 부분을 수신하는 플래튼-2에 존재하는 동안, 제 2 웨이퍼를 보유하는 제 2 폴리싱 헤드는 플래튼-1의 폴리싱 시퀀스의 제 1 부분을 수행한다. 제 1 헤드("헤드-1")가 플래튼-2에서 폴리싱 시퀀스의 제 2 부분을 완료하고, 제 2 헤드("헤드-2")가 플래튼-1에서 폴리싱 시퀀스의 제 1 부분을 완료한 때에, 헤드-1이 플래튼-3으로 이동하고, 헤드-2가 플래튼-2로 이동하며,헤드-3이 플래튼-1로 이동하도록 헤드가 플래튼을 다시 변경한다. 통상적인 폴리싱 디바이스 구성에서, 폴리싱(산화막 제거)이 플래튼-3에서 수행되지 않는다. 대신에, 폴리싱은 플래튼-1 및 2에서만 발생하며, 플래튼-3은 화학적 잔여물을 제거하기 위하여 CMP후 버핑 동작(a post-CMP buffing operation)("버프(buff)")으로 이용된다.CMP is performed on a polishing device having one or more platens for holding a polishing pad and a plurality of heads for holding a wafer. The polishing pad includes a particulate slurry that polishes the wafer held against the pad by the polishing head as the platen and the pad rotate. When a wafer is polished in multiple platen CMP devices with multiple polishing heads, such as the device available from Applied Material Mirra, Santa Clara, Calif., The entire polishing sequence of this particular wafer is performed on the same polishing head. However, this head is rotated to a different polishing platen. The first portion of the polishing sequence is performed on one platen ("platen-1"). When the first portion of the polishing sequence is completed, the head and wafer move to the second polishing platen (platen-2) for the second portion of the polishing sequence. While the original wafer is in platen-2 receiving the second portion of the polishing sequence, the second polishing head holding the second wafer performs the first portion of the polishing sequence of platen-1. The first head ("head-1") completes the second portion of the polishing sequence at platen-2 and the second head ("head-2") completes the first portion of the polishing sequence at platen-1 At one time, the head-1 moves to platen-3, the head-2 moves to platen-2, and the head changes back the platen so that head-3 moves to platen-1. In a conventional polishing device configuration, polishing (oxide removal) is not performed on platen-3. Instead, polishing occurs only on platens-1 and 2, and platen-3 is used as a post-CMP buffing operation ("buff") to remove chemical residues. .

폴리싱 플래튼에 위치한 광학 레이저 및 광학 방사 검출기를 이용하여 CMP 동작이 제어되고, 폴리싱의 종단점이 검출된다. 투명 윈도우가 방사 전송을 위하여 플래튼 표면 내에 내장된다. 각각의 플래튼의 폴리싱 패드는 레이저 방사의 전송을 가능하게 하는 재료의 정합 매립 패드(a matching embedded pad)("윈도우 패드(windowed pad)")를 가진다. 윈도우 패드는 플래튼 상에 정렬되어, 플래튼 윈도우 및 패드 윈도우를 통하여 방사가 전송될 수 있도록 한다. 정렬된 플래튼 윈도우 및 패드 윈도우는 통칭하여 "종단점 윈도우(endpoint window)"라고 한다. 플래튼이 회전할 때에, 종단점 윈도우는 회전 당 한 번 웨이퍼와 마주치게되어, 회전이 윈도우를 통과하고, 웨이퍼로부터 반사되어 다시 윈도우를 통하여 검출기로 반사될 수 있도록 한다.CMP operation is controlled using an optical laser and an optical radiation detector located at the polishing platen, and the endpoint of polishing is detected. Transparent windows are embedded within the platen surface for radiation transmission. The polishing pad of each platen has a matching embedded pad ("windowed pad") of material that enables the transmission of laser radiation. The window pads are aligned on the platen, allowing radiation to be transmitted through the platen window and the pad window. The aligned platen window and pad window are collectively referred to as the "endpoint window." As the platen rotates, the endpoint window encounters the wafer once per revolution, allowing the rotation to pass through the window, reflect off the wafer and back through the window to the detector.

(실리콘 위의 실리콘 이산화물과 같은)불투명 기판 위에 피복된 투명막의 폴리싱 동안에, 검출기에서의 방사의 강도는 막이 표면으로부터 제거되는 경우에 주기성을 나타낸다. 이러한 주기성은 등식 d = λ/(2n cos θ)에 의해서 결정되는데, 여기서 d는 피크 최대치(peak maxima) 사이의 막을 통한 거리이며, n은 방사 파장에 대한 막의 굴절률이며, θ는 수집각이며, λ는 방사 파장이다. 폴리싱 시간에 대한 방사광 세기를 그래프로 나타내면 간섭 측정 곡선(an interferometery curve)을 얻을 수 있는데, 이는 폴리싱 종단점 검출에 이용될 수 있다. 이러한 곡선은 "종단점 트레이스(endpoint trace)"라고 불린다. 종단점 트레이스의 시그너쳐(signature)는 막 두께 및 폴리싱 레이트(polishing rate)의 특성을 나타낸다. 트레이스 시그너쳐, 폴리싱 레이트 및 제공될 막 두께 사이의 관계로부터 폴리싱 "종단점"이 트레이스의 특정한 노드에서, 또는 그 근처에서 결정될 수 있다.During polishing of a transparent film coated on an opaque substrate (such as silicon dioxide on silicon), the intensity of radiation at the detector indicates periodicity when the film is removed from the surface. This periodicity is determined by the equation d = λ / (2n cos θ), where d is the distance through the film between peak maxima, n is the refractive index of the film with respect to the emission wavelength, θ is the collection angle, λ is the emission wavelength. Graphing the emission intensity versus polishing time yields an interferometery curve, which can be used for polishing endpoint detection. This curve is called an "endpoint trace." The signature of the endpoint trace is indicative of the film thickness and the polishing rate. From the relationship between trace signature, polishing rate, and film thickness to be provided, the polishing “end point” can be determined at or near a particular node of the trace.

처리동안에 단일 웨이퍼에 의해서 방문되는 각각의 폴리싱 플래튼의 종단점 트레이스는 웨이퍼를 위한 가상 단의 트레이스(a virtual single trace)로 전자적으로 합쳐질 수 있다. 상기 기술된 바와 같이 버핑 단계가 플래튼-3에서 수행된다면, 단지 플래튼-1 및 2로부터의 종단점 트레이스만이 수집되어 합쳐진다. 2 스텝 폴리싱 시퀀스에서, 웨이퍼에 대한 폴리싱 시간은 플래튼-1 상에서 수행된 전체 폴리싱 시간의 약 반과 플래튼-2 상에서 수행된 전체 폴리싱 시간의 약 반인, 대략적으로 동일한 부분으로 나누어진다. 이러한 분할은 아래에 기술된 방법 중 하나에 의해서 달성된다.The endpoint traces of each polishing platen visited by a single wafer during processing can be electronically combined into a virtual single trace for the wafer. If the buffing step is performed at Platen-3 as described above, only the endpoint traces from Platen-1 and 2 are collected and combined. In a two step polishing sequence, the polishing time for the wafer is divided into approximately equal parts, about half of the total polishing time performed on platen-1 and about half of the total polishing time performed on platen-2. This division is accomplished by one of the methods described below.

단일 플래튼 종단점 모드에서, 종단점 트레이스가 플래튼-1 및 플래튼-2로부터 수집되어, 양자 모두가 하나의 가상 트레이스로 합쳐진다. 그러나, 트레이스는 제 2 플래튼 상에서만 폴리싱 종단점을 트리거하는 데에 이용된다. 플래튼-1 상에서의 폴리싱 시간은 폴리싱 레이트 및 제거될 막 두께에 근거하여 예상 폴리싱 시간의 대략 반에 고정된다. 그런 다음, 플래튼-2 상의 폴리싱 시간이 광학 종단점 분석에 의해서 결정된다.In single platen endpoint mode, endpoint traces are collected from platen-1 and platen-2, both merged into one virtual trace. However, the trace is used to trigger the polishing endpoint only on the second platen. The polishing time on Platen-1 is fixed at approximately half of the expected polishing time based on the polishing rate and the film thickness to be removed. The polishing time on platen-2 is then determined by optical endpoint analysis.

이중 플래튼 종단점 모드에서, 종단점 트레이스가 플래튼-1 및 플래튼-2로부터 수집되며, 이들 양자는 하나의 가상 트레이스로 합쳐진다. 트레이스는 양 폴리싱 플래튼 상의 폴리싱 종단점을 트리거(trigger)하는 데에 이용된다. 제 1 플래튼 상의 폴리싱 시간은 종단점 트레이스 및 제거되는 두께의 관계에 근거하여, 대략 폴리싱 시간의 중간정도로 결정된 트레이스 내의 특정 피쳐(feature)의 검출에 의해서 결정된다. 플래튼-2 상의 폴리싱 시간은 광학 종단점 분석에 의해서 다시 결정된다.In dual platen endpoint mode, endpoint traces are collected from platen-1 and platen-2, both of which are combined into one virtual trace. The trace is used to trigger the polishing endpoint on both polishing platens. The polishing time on the first platen is determined by the detection of a particular feature in the trace that is determined to be approximately midway between the polishing time, based on the relationship of the endpoint trace and the thickness to be removed. The polishing time on platen-2 is again determined by optical endpoint analysis.

특정 플래튼에 대한 폴리싱 시퀀스의 일부가 완료된 때에, 헤드는 플래튼으로부터 들어올려지고, 웨이퍼는 진공(vacuum)에 의해서 헤드로 보유되며, 디바이스의 모든 다른 스테이션에 대한 시퀀스가 완료될 때까지 폴리싱 패드 위에 부유한다. 예를 들어, 폴리싱 종단점이 플래튼-2 상의 웨이퍼에 도달한 때에, 헤드는 플래튼으로부터 웨이퍼를 들어올려서 다른 헤드에 대한 폴리싱 시퀀스가 또한 완료될 때까지 웨이퍼를 플래튼 위에 보유한다. 모든 헤드가 폴리싱 시퀀스의 자신의 부분을 충족하고, 모든 웨이퍼가 플래튼으로부터 들어올려졌을 때에 헤드는 모두 폴리싱 시퀀스의 다음 스테이션으로 회전한다. 웨이퍼가 폴리싱 플래튼 위에 부유하는 동안에, 조금의 슬러리 잔여물이 웨이퍼 표면상에 존재할 수 있다. 플래튼-2 상의 폴리싱 또는 플리튼-3 상의 버핑 후의 이러한 유휴 시간 동안에 슬러리 잔여물을 건조시킨다면, 이는 이어지는 처리 동작 동안에 웨이퍼 표면의 해로운 긁힘(deleterious scratching)을 야기할 수 있다.When part of the polishing sequence for a particular platen is completed, the head is lifted from the platen, the wafer is held by the vacuum to the head, and the polishing pad until the sequence for all other stations in the device is complete. Is rich on. For example, when the polishing endpoint reaches the wafer on platen-2, the head lifts the wafer from the platen and holds the wafer on the platen until the polishing sequence for the other head is also completed. All heads meet their part of the polishing sequence, and when all the wafers are lifted from the platen, the heads all rotate to the next station of the polishing sequence. While the wafer is floating on the polishing platen, some slurry residue may be present on the wafer surface. If the slurry residues are dried during this idle time after polishing on platen-2 or buffing on pleton-3, this may cause deleterious scratching of the wafer surface during subsequent processing operations.

유휴 시간 동안의 헤드 및 웨이퍼 영역에의 분무수(water mist)의 도입은 웨이퍼 표면 상에서의 슬러리 건조를 방지할 것이다. 그러나, 폴리싱 시스템에 수분을 추가하게 되면, 폴리싱 성능에 영향을 미쳐서 프로세스를 악화시킬 수 있다.The introduction of water mist into the head and wafer regions during idle time will prevent slurry drying on the wafer surface. However, adding moisture to the polishing system can affect the polishing performance and worsen the process.

발명의 개요Summary of the Invention

본 발명은 폴리싱 슬러리가 폴리싱 단계간에 웨이퍼 표면상에서 건조되는 것을 방지함으로써 순차적인 다단계 폴리싱 프로세스에서 웨이퍼 손상을 방지하는 것과 관련된 상기 요구 및 다른 요구를 충족시키는 방법 및 시스템에 관한 것이다. 본 발명은 많은 실시 및 응용에서 예시되며, 이중 일부가 아래에 요약된다.The present invention is directed to a method and system that meets the above and other needs associated with preventing wafer damage in a sequential multistep polishing process by preventing the polishing slurry from drying on the wafer surface between polishing steps. The invention is illustrated in many implementations and applications, some of which are summarized below.

본 발명의 한 측면에 따르면, 순차적인 다단계 폴리싱 동작에서 웨이퍼 표면상의 잔여물의 건조를 방지하는 방법이 개시된다. 이러한 방법은 제 1 웨이퍼의 제 1 폴리싱 동작에 이어지는 제 2 폴리싱 동작에서 폴리싱된 제 1 웨이퍼에 대한 폴리싱 종단점을 검출하는 단계를 포함한다. 종단점을 검출하면 제 1 폴리싱 동작에서의 제 2 웨이퍼의 폴리싱을 종료시키고, 그런 다음 제 2 폴리싱 동작에서의 제 1 웨이퍼가 오버폴리싱(overpolishing)된다. 사전 결정된 시간 주기 후에, 제 2 폴리싱 동작 내의 제 1 웨이퍼의 오버폴리싱이 종료된다. 마지막으로, 각각의 에이퍼는 버핑 동작 또는 추가적인 폴리싱 동작을 포함하거나, 또는 단순히 웨이퍼 처리 라인을 계속할 수 있는 이어지는 웨이퍼 처리 동작으로 이동한다. 이와 관련된 응용에서, 양 웨이퍼 모두가 각각의 2개의 폴리싱 위치에서 동시에 폴리싱되기 전에, 제 1 웨이퍼가 폴리싱되어 제 2 폴리싱 위치로 이동된다. 제 1 위치에서의 폴리싱 동작은 종단점이 제 2 위치에서 폴리싱되는 제 1 웨이퍼에 도달하는 때에시간의 함수로서 종료된다.According to one aspect of the present invention, a method of preventing drying of residues on a wafer surface in a sequential multistep polishing operation is disclosed. The method includes detecting a polishing endpoint for the polished first wafer in a second polishing operation subsequent to a first polishing operation of the first wafer. Detecting an endpoint terminates polishing of the second wafer in the first polishing operation, and then overpolishing the first wafer in the second polishing operation. After a predetermined time period, overpolishing of the first wafer in the second polishing operation ends. Finally, each aper may include a buffing operation or an additional polishing operation, or simply move to a subsequent wafer processing operation that may simply continue the wafer processing line. In applications related to this, the first wafer is polished and moved to the second polishing position before both wafers are polished simultaneously in each of the two polishing positions. The polishing operation at the first position ends as a function of time when the endpoint reaches the first wafer to be polished at the second position.

본 발명의 다른 측면에 의하면, 다수의 폴리싱 패드 디바이스에 있어서 유용한 웨이퍼 폴리싱 패드를 연장하는 방법이 개시된다. 이러한 방법은 적어도 제 1 및 제 2 폴리싱 패드를 제공하는 단계와, 제 1 폴리싱 패드로 제 2 웨이퍼를 폴리싱하는 단계와, 제 2 폴리싱 패드로 제 1 웨이퍼를 폴리싱하는 단계를 포함한다. 그런 다음, 제 1 웨이퍼에 대한 폴리싱 종단점을 검출하는 때에 제 1 폴리싱 패드에 의한 제 2 웨이퍼의 폴리싱이 종료된다. 그런 다음, 제 1 웨이퍼는 제 2 폴리싱 패트로 오버폴리싱되며, 그 후에 오버폴리싱 동작이 종료된다. 그런 다음, 각각의 웨이퍼는 이어지는 웨이퍼 처리 동작으로 이동된다. 관련 실시예에서, 교환을 위한 시간을 결정하기 위하여 2개 이상의 패드의 누적 마모 시간이 트랙킹(tracking)된다.According to another aspect of the present invention, a method of extending a wafer polishing pad useful for a plurality of polishing pad devices is disclosed. The method includes providing at least first and second polishing pads, polishing the second wafer with the first polishing pad, and polishing the first wafer with the second polishing pad. Then, the polishing of the second wafer by the first polishing pad is terminated when the polishing endpoint for the first wafer is detected. The first wafer is then overpolished with a second polishing pat, after which the overpolishing operation ends. Each wafer is then moved to a subsequent wafer processing operation. In a related embodiment, the cumulative wear time of two or more pads is tracked to determine the time for exchange.

본 발명에 대한 상기 요약은 본 발명의 각각의 예시된 실시예 또는 모든 실시를 기술하는 것은 아니다. 도면 및 상세한 설명은 이들 실시예를 보다 구체적으로 예시할 것이다.The above summary of the present invention does not describe each illustrated embodiment or every implementation of the present invention. The drawings and the detailed description will more particularly exemplify these embodiments.

본 발명은 수반하는 도면과 관련된 본 발명의 다양한 실시예에 대한 아래의 상세한 설명을 고려할 때에 보다 완전히 이해될 것이다.The invention will be more fully understood upon consideration of the following detailed description of various embodiments of the invention in conjunction with the accompanying drawings.

본 발명은 전반적으로 반도체 디바이스 및 그 제조에 관한 것이며, 보다 구체적으로는 폴리싱 프로세스(polishing process)에서 웨이퍼의 손상을 방지하는 방법에 관한 것이다.TECHNICAL FIELD The present invention relates generally to semiconductor devices and their fabrication, and more particularly, to a method of preventing damage to a wafer in a polishing process.

도 1은 본 발명의 실시예에 따라 2개의 헤드 및 2개의 폴리싱 패드를 포함하는 2개의 플래튼 폴리싱 시스템의 예를 도시하는 도면,1 shows an example of two platen polishing systems comprising two heads and two polishing pads in accordance with an embodiment of the present invention;

도 2는 웨이퍼상의 잔여물의 건조를 방지하고, 오히려 폴리싱 디바이스의 폴리싱 패드의 수명을 연장하기 위하여 폴리싱 패드가 제어되는 방식을 나타내는 흐름도,2 is a flow chart showing how the polishing pad is controlled to prevent drying of residue on the wafer, but rather to extend the life of the polishing pad of the polishing device;

도 3a는 단일 플래튼 종단점 모드 및 초기 폴리싱 동작을 위한 고정 폴리싱 시간을 이용하는 24개의 웨이퍼의 배치(a batch of 24 wafers)의 처리를 위한 요약표,3A is a summary table for the processing of a batch of 24 wafers using a single platen endpoint mode and fixed polishing time for initial polishing operation, FIG.

도 3b는 본 발명의 예시적인 실시예에 따른 24개의 웨이퍼의 배치(batch)를 처리하는.FIG. 3B illustrates a batch of 24 wafers in accordance with an exemplary embodiment of the present invention. FIG.

본 발명이 다양한 변형 및 대안적인 형태로 변경될 수 있으며, 이들의 구체적인 사항이 예시적으로 도면에 도시되고 상세히 기술될 것이다. 그러나, 이는 본 발명을 기술된 특정 실시예에 한정하는 것이 아님을 이해하여야 한다. 오히려, 본 발명은 첨부된 청구항에 규정된 본 발명의 사상 및 범위 내에 놓이는 모든 변형, 등가적인 사항 및 대안들을 포함한다.The present invention may be modified in various modifications and alternative forms, the details of which will be illustrated in the drawings and described in detail. It should be understood, however, that the intention is not to limit the invention to the particular embodiments described. Rather, the invention includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention as defined in the appended claims.

본 발명은 전반적으로 폴리싱 동작에서 웨이퍼 표면상의 잔여물의 건조를 방지하는 방법 및 시스템에 관한 것이다. 본 발명은 또한 다수의 웨이퍼를 폴리싱하는 데에 동시에 이용되는 다수의 폴리싱 패드의 유효 수명을 연장하는 데에 적합하다. 본 발명이 반드시 웨이퍼 처리 애플리케이션에 한정되는 것은 아니지만, 본 발명은 이러한 특정한 상황에서의 예시적인 실시예의 논의를 이용하여 보다 잘 이해될 것이다.The present invention relates generally to a method and system for preventing drying of residues on a wafer surface in a polishing operation. The present invention is also suitable for extending the useful life of a plurality of polishing pads used simultaneously for polishing a plurality of wafers. Although the present invention is not necessarily limited to wafer processing applications, the present invention will be better understood using the discussion of exemplary embodiments in this particular situation.

예시적인 실시예에서, 다단 폴리싱 디바이스에서의 웨이퍼 표면상의 잔여물의 건조를 방지하고, 웨이퍼 생산량을 증가시키는 방법이 본 명세서에 기술된다. 특히, 3개의 폴리싱 플래튼, 즉 플래튼-1, 플래튼-2 및 제 3 버핑 플래튼(플래튼-3)을 포함하는 폴리싱 디바이스에서, 폴리싱 종단점 검출 프로그램이 플래튼-2상에서의 폴리싱 단계가 완료된 후에 플래튼-2에 위치한 헤드 및 웨이퍼에 대한 유휴 시간을 방지하기 위하여 변형된다. 가령 종단점 간섭 측정 곡선의 분석에 의해서 폴리싱 종단점이 플래튼-2 상에서 검출되는 때에, 이는 플래튼-1 및 플래튼-2 상의 이벤트를 동시에 트리거한다. 플래튼-2 상의 웨이퍼의 폴리싱이 종료되고, 플래튼-2상의 짧은 지속 시간의 오버폴리싱 단계가 트리거된다. 폴리싱 종단점의 검출 후의 오버폴리싱은 웨이퍼 내부 폴리싱 레이트 비균일성(within-wafer polishing rate non-uniformity)을 보상한다. 오버폴리싱 지속 시간은 폴리싱 패드로부터 리트레이스(retrace)하기 위하여 플래튼-1에서의 헤드 및 웨이퍼를 위한 충분한 시간을 가능하게 한다. 이러한 방식으로, 웨이퍼는 플래튼-1 상의 고정된 폴리싱 시간의 완료를 기다리는 동안의 유휴 시간동안에 플래튼-2 상에 부유하지 않는다. 따라서, 버핑 단계전의 유휴 시간에 기인한 웨이퍼 표면상의 슬러리 건조가 최소화되어 버핑 플래튼-3상의 웨이퍼의 긁힘을 감소시킨다. 플래튼-1에서 폴리싱된 배치(batch)의 제 1 웨이퍼를 위한 플래튼-2 종단점 검출은 존재하지 않는다. 그러나, 플래튼-1상의 폴리싱 시간은 폴리싱 레이트 및 각각의 웨이퍼로부터 제거되어야 할 막의 양에 근거하여 대략 예상 전체 폴리싱 시간의 반에 간단하게고정된다.In an exemplary embodiment, a method of preventing drying of residues on a wafer surface in a multi-stage polishing device and increasing wafer yield is described herein. In particular, in a polishing device comprising three polishing platens, namely platen-1, platen-2 and third buffing platen (platen-3), the polishing endpoint detection program is carried out at the polishing step on platen-2. After is completed, it is deformed to prevent idle time for the head and wafer located on platen-2. When the polishing endpoint is detected on Platen-2, for example by analysis of endpoint interference measurement curves, it simultaneously triggers events on Platen-1 and Platen-2. Polishing of the wafer on Platen-2 is terminated and a short duration overpolishing step on Platen-2 is triggered. Overpolishing after detection of the polishing endpoint compensates for with-wafer polishing rate non-uniformity. The overpolishing duration allows sufficient time for the head and wafer at platen-1 to retrace from the polishing pad. In this way, the wafer does not float on platen-2 during idle time while waiting for the completion of a fixed polishing time on platen-1. Thus, slurry drying on the wafer surface due to idle time before the buffing step is minimized to reduce scratching of the wafer on buffing platen-3. There is no platen-2 endpoint detection for the first wafer of the batch polished in platen-1. However, the polishing time on Platen-1 is simply fixed at approximately half of the expected total polishing time based on the polishing rate and the amount of film to be removed from each wafer.

이제 도면을 참조하면, 도 1은 본 발명의 한 실시예에 따라 배열된 폴리싱 시스템(100)을 도시한다. 이 예에서, 시스템(100)은 위에 위치한 폴리싱 슬러리(106)를 가지는 서로 떨어진 플래튼(102B 및 104B) 상에 위치한 2개의 폴리싱 패드(102A 및 104A)를 포함한다. 각각의 패드 상에는 폴리싱될 한 쌍의 웨이퍼(110 및 114)를 보유하는 폴리싱 헤드(108 및 112)가 위치한다. 플래튼(104B) 및 패드(104A)가 정렬되고, 디바이스(118)에 선택적으로 결합되는 내장된 종단점 윈도우(116)를 가진다. 디바이스(118)는 양 폴리싱 헤드(108 및 112) 모두에 결합되어 폴리싱 패드를 향한 그들의 상하 움직임을 제어하는 컴퓨터 장치(124)와 통신한다. 다른 실시예에서, 선택적인 종단점 윈도우(122) 및 상응하는 디바이스(124)가 배치(a batch)의 제 1 웨이퍼를 폴리싱할 때에 종단점을 보다 정밀하게 검출하기 위하여 제공된다. 일단 종단점이 헤드(112)의 제 1 웨이퍼(114)에서 검출되면, 이러한 정보가 디바이스(118)를 통하여 컴퓨터(120)로, 다시 헤드(108)에 신호를 전송하여 폴리싱 패드(102A)로부터 웨이퍼(110)를 당기도록 통신된다.Referring now to the drawings, FIG. 1 shows a polishing system 100 arranged in accordance with one embodiment of the present invention. In this example, the system 100 includes two polishing pads 102A and 104A located on each other platens 102B and 104B having a polishing slurry 106 positioned thereon. Located on each pad is a polishing head 108 and 112 that holds a pair of wafers 110 and 114 to be polished. Platen 104B and pad 104A are aligned and have an embedded endpoint window 116 that is selectively coupled to device 118. Device 118 is coupled to both polishing heads 108 and 112 in communication with computer device 124 that controls their up and down movement towards the polishing pad. In another embodiment, an optional endpoint window 122 and corresponding device 124 are provided for detecting the endpoint more precisely when polishing a first wafer of a batch. Once the endpoint is detected at the first wafer 114 of the head 112, this information is sent to the computer 120 via the device 118 and back to the head 108 to send the signal from the polishing pad 102A to the wafer. Is communicated to pull 110.

도 2를 참조하면, 흐름도(200)는 본 발명의 실시예에 따라 다수의 웨이퍼를 폴리싱하는 동작의 흐름의 예를 도시한다. 단계 202에서, 웨이퍼의 배치(a bach of wafers)가 폴리싱 디바이스에 제공됨으로써 CMP 폴리싱 동작이 개시된다. 단계 204에서, 제 1 웨이퍼가 사전 결정된 시간 동안 제 1 폴리싱 위치(예를 들면, 헤드(108))에 놓이게 된다. 이 예에서, 시간은 웨이퍼에 대한 전체 예상 폴리싱시간의 약 반정도로 설정된다. 단계 206에서, 제 2 웨이퍼가 제 1 폴리싱 위치에서 폴리싱되고, 제 1 웨이퍼가 폴리싱을 위하여 제 2 폴리싱 위치로 이동된다. 이 지점에서, 양 웨이퍼는 양 위치 모두에서 동시에 폴리싱된다. 단계 208에서, 제 2 웨이퍼의 폴리싱이 제 1 폴리싱 위치에서 제 1 웨이퍼의 폴리싱 종단점이 검출되는 때에 시간의 함수로서 종료된다.2, a flowchart 200 illustrates an example flow of operations for polishing a plurality of wafers in accordance with an embodiment of the present invention. In step 202, a batch of wafers is provided to the polishing device to initiate a CMP polishing operation. In step 204, the first wafer is placed in a first polishing position (eg, head 108) for a predetermined time. In this example, the time is set to about half of the total expected polishing time for the wafer. In step 206, the second wafer is polished at the first polishing position and the first wafer is moved to the second polishing position for polishing. At this point, both wafers are polished simultaneously in both locations. In step 208, polishing of the second wafer ends as a function of time when the polishing endpoint of the first wafer is detected at the first polishing location.

제 1 폴리싱 위치에서의 어셈블리가 내려가고, 웨이퍼가 폴리싱 패드로부터 들어올려지며, 제 2 폴리싱 위치는 사전 결정된 시간 동안에 제 1 웨이퍼에 오버폴리싱 동작을 수행한다. 이 예에서, 사전 결정된 시간은 약 5 초이지만, 이 시간은 통상적으로 양 플래튼에서의 전체 폴리싱 시간의 5%로 계산된다. 일단 양 폴리싱 헤드가 플래튼으로부터 들어올려지면, 단계 212에 나타난 바와 같이 웨이퍼는 다른 웨이퍼 처리 동작으로 이동된다. 이 예에서, 제 1 웨이퍼는 버핑을 위해 제 3 플래튼으로 이동되는 한편, 제 2 웨이퍼는 제 2 폴리싱 위치로 이동하고, 제 3 웨이퍼는 제 1 폴리싱 위치로 이동된다. 일단 배치(batch) 내의 모든 웨이퍼이 자신의 폴리싱 시퀀스를 완료하면, 이들은 카세트(cassette) 내에 다시 놓이며, 단계 214에서 웨이퍼 처리 라인의 다음 동작으로 이동된다.The assembly at the first polishing position is lowered, the wafer is lifted from the polishing pad, and the second polishing position performs an overpolishing operation on the first wafer for a predetermined time. In this example, the predetermined time is about 5 seconds, but this time is typically calculated as 5% of the total polishing time on both platens. Once both polishing heads are lifted from the platen, the wafer is moved to another wafer processing operation as shown in step 212. In this example, the first wafer is moved to the third platen for buffing, while the second wafer is moved to the second polishing position and the third wafer is moved to the first polishing position. Once all the wafers in the batch have completed their polishing sequence, they are placed back in the cassette and moved to the next operation of the wafer processing line in step 214.

본 발명의 다른 실시예에서, 폴리싱 디바이스 상의 폴리싱 패드의 유효 수명을 연장하는 방법이 재공된다. 이것은 2개의 폴리싱 플래튼 사이의 전체 폴리싱 시간의 차이를 감소시키고, 이로 인하여 플래튼 사이의 패드 마모의 차이를 감소시킴으로써 이루어진다. 소정의 양의 마모 후에, 패드 성능은 저하되고 폴리싱 레이트가 떨어져서 과도한 웨이퍼내 불균일(within-wafer nonuniformity)을 초래한다.In another embodiment of the present invention, a method is provided for extending the useful life of a polishing pad on a polishing device. This is done by reducing the difference in total polishing time between the two polishing platens, thereby reducing the difference in pad wear between the platens. After a certain amount of wear, pad performance degrades and the polishing rate drops, resulting in excessive with-wafer nonuniformity.

상기 기술된 이중 플래튼 종단점 모드(dual-platen endpoint mode)는 플래튼-1 및 플래튼-2상의 폴리싱을 모두 제어하기 위하여 광학 종단점 분석을 이용한다. 마찬가지로 상기 기술된 단일 플래튼 종단점 모드는 폴리싱-1 상의 폴리싱 시간을 대략 전체 폴리싱 시간의 반에 설정하며, 폴리시 플래튼-2 상의 폴리싱 시간은 광학 종단점 분석에 의해서 결정한다. 플래튼-2 상의 폴리싱 후에 유휴 시간이 존재하지 않도록 하기 위하여, 플래튼-1 상의 폴리싱 시간은 예상된 전체 폴리싱 시간 보다 상당히 작은 고정된 폴리싱 지속 시간을 가진다. 이러한 시간에 대한 접근 방식은 플래튼-1 상의 패드 보다 플래튼-2 상의 패드가 보다 많이 마모되도록 하여, 플래튼-2 패드의 성능이 폴리싱 시간이 2개의 패드 사이에 고루 분할되는 경우 보다 빨리 저하되도록 한다. 따라서, 플래튼-2 패드는 작은 수의 웨이퍼를 폴리싱 후에 변경할 것을 요구하며, 폴리싱 패드를 변경시키고 수정하는 데에 요구되는 상당한 장비 다운 시간(significant equipment down time)에 기인하여, 양 플래튼 상의 패드는 동시에 변경된다. 플래튼-2 상의 패드만이 그 수명이 다했을 때에 플래튼-1과 플래튼-2 모두가 교환되어야 한다면, 플래튼-1 패드의 잠재적인 이용성이 상실된다. 종국적인 결과는 동일한 수의 처리된 웨이퍼에 대한 보다 잦은 패드 교환 및 보다 높은 패드 이용 레이트이다.The dual-platen endpoint mode described above uses optical endpoint analysis to control polishing on both platen-1 and platen-2. Likewise, the single platen endpoint mode described above sets the polishing time on Polishing-1 to approximately half of the total polishing time, and the polishing time on Polish Platen-2 is determined by optical endpoint analysis. In order that there is no idle time after polishing on platen-2, the polishing time on platen-1 has a fixed polishing duration significantly less than the expected total polishing time. This approach to time causes more pads on platen-2 to wear out than pads on platen-1, so that the performance of platen-2 pads degrades faster if the polishing time is divided evenly between the two pads. Be sure to Thus, the platen-2 pads require a small number of wafers to be changed after polishing, and due to the significant equipment down time required to change and modify the polishing pads, the pads on both platens Is changed at the same time. If only the pads on Platen-2 have reached the end of their life, both Platen-1 and Platen-2 have to be replaced, the potential availability of Platen-1 pads is lost. The end result is more frequent pad changes and higher pad utilization rates for the same number of processed wafers.

본 발명은 폴리싱 패드 사이의 상호 관계를 창조함으로써 다양한 폴리싱 패드에 대한 마모 레이트를 제어한다. 고정된 시간동안 제 1 폴리싱 위치에서 웨이퍼를 폴리싱하는 대신에, 폴리싱 시간이 제 2 또는 가장 근접한 폴리싱 위치에서의 웨이퍼의 종단점의 검출에 의해서 제어된다. 예시적인 실시예에서, 4개의 헤드 및4개의 플래튼을 가지는 CMP 디바이스가 2개의 24 웨이퍼 배치를 처리하는 데에 이용되었다. 웨이퍼는 4850Å의 산화물 막을 제거하기에 충분한 폴리싱 시간을 요구한다. 폴리싱 종단점은 플래튼-1 및 플래튼-2(예를 들면, 도 1의 플래튼(102B 및 104))의 전체 폴리싱 시간의 5%의 플래튼-2 상의 오버폴리싱 지속 시간으로 각각의 웨이퍼로부터 4650Å의 산화물 막을 제거하도록 세팅되었다. 헤드 1(예를 들면, 헤드(108))의 폴리싱 레이트는 약 40Å/sec이며, 헤드 2(예를 들면, 헤드(112))의 폴리싱 레이트는 약 39Å/sec이고, 헤드 3(도시되지 않음)의 폴리싱 레이트는 약 42Å/sec이며, 헤드 4(도시되지 않음)의 폴리싱 레이트는 약 40Å/sec이다.The present invention controls the wear rate for various polishing pads by creating a correlation between the polishing pads. Instead of polishing the wafer at the first polishing position for a fixed time, the polishing time is controlled by detection of the endpoint of the wafer at the second or nearest polishing position. In an exemplary embodiment, a CMP device with four heads and four platens was used to process two 24 wafer batches. The wafer requires a polishing time sufficient to remove an oxide film of 4850 ms. The polishing endpoint is from each wafer with an overpolishing duration on Platen-2 of 5% of the total polishing time of Platen-1 and Platen-2 (e.g., platens 102B and 104 of FIG. 1). It was set to remove an oxide film of 4650 kPa. The polishing rate of head 1 (eg, head 108) is about 40 kW / sec, the polishing rate of head 2 (eg, head 112) is about 39 kW / sec, and head 3 (not shown) ), The polishing rate is about 42 kW / sec, and the head 4 (not shown) is about 40 kW / sec.

도 3A는 약 55초의 제 1 폴리싱 단계(고정 시간 주기) 및 광학 종단점 플러스 5초의 오버폴리싱의 제 2 폴리싱 단계를 가지는 단일 플래튼 종단점 모드를 이용하는 24 웨이퍼의 배치의 CMP 프로세싱에 대한 요약표를 제공한다. 플래튼-1 대 플래튼-2의 웨이퍼 당 평균 폴리싱 시간에 있어서의 차는 10.25초(65.25초 대 55.00초)이다. 도 3a로부터의 패드 마모 시간의 누적차는 246초이다. 단일 플래튼 종단점 모드에서, 55초의 고정된 시간은 플래튼-1에 대하여 선택된 것이다. 플래튼-1 시간을 56초까지 증가시키면 플래튼-2상에서의 바람직하지 않은 유휴 시간을 야기한다. 플래튼-1 시간을 보다 작게 감소시키면, 생산량을 감소시키고, 플래튼-1과 플래튼-2 사이의 패드의 마모의 차이를 증가시킨다.FIG. 3A provides a summary table of CMP processing of a batch of 24 wafers using a single platen endpoint mode having a first polishing step (fixed time period) of about 55 seconds and a second polishing step of optical endpoint plus overpolishing of 5 seconds. . The difference in average polishing time per wafer of Platen-1 to Platen-2 is 10.25 seconds (65.25 seconds versus 55.00 seconds). The cumulative difference in pad wear time from FIG. 3A is 246 seconds. In single platen endpoint mode, a fixed time of 55 seconds is selected for platen-1. Increasing platen-1 time to 56 seconds results in undesirable idle time on platen-2. Reducing the platen-1 time smaller reduces production and increases the difference in pad wear between platen-1 and platen-2.

이 예에서, 양 플래튼 폴리싱 동작 모두는 폴리싱 동작이 플래튼-2에 의해서 수행될 때까지 대략 동일한 지속 시간을 가진다. 도 3b는 본 발명의 종단점 모드를 이용하는 24 웨이퍼의 배치의 CMP 처리에 대한 다른 요약표를 제공한다. 종단점 모드는 5초의 플래튼-2상에서의 오버폴리싱을 포함한다. 플래튼-1 대 플래튼-2에 대한 웨이퍼 당 평균 폴리싱 시간에 있어서의 차는 이제 7.25초(63.75초 대 56.50초)이다. 도 3b로부터의 패드 마모 시간에 있어서의 누적차는 이제 174초이며, 도 3a에 나타난 단일 플래튼 종단점 모드에 대해 72초만큼 향상되었다.In this example, both platen polishing operations have approximately the same duration until the polishing operation is performed by platen-2. 3B provides another summary table for CMP processing of batches of 24 wafers using the endpoint mode of the present invention. Endpoint mode includes overpolishing on Platen-2 for 5 seconds. The difference in average polishing time per wafer for Platen-1 vs. Platen-2 is now 7.25 seconds (63.75 seconds versus 56.50 seconds). The cumulative difference in pad wear time from FIG. 3B is now 174 seconds, improved by 72 seconds for the single platen endpoint mode shown in FIG. 3A.

전형적으로, 패드 교체 사이에 300개의 웨이퍼가 처리된다. 고체적(high-volume) 및 저체적(low-volume) ASIC 칩의 혼합물을 포함하는 웨이퍼의 처리에 있어서, 로트 크기(lot sizes)는 적게는 로트 당 4 웨이퍼에서, 많게는 로트 당 24 웨이퍼까지 변화하며, 대부분의 로트는 24 웨이퍼를 가진다. 도 3a 및 도 3b의 예는 본 발명에 따라 24 웨이퍼 로트를 폴리싱하면 대략 72초까지 패드 마모 시간차가 감소되고, 플래튼-2상의 전체 마모 시간이 36초만큼 감소됨을 나타낸다. 따라서, 24 웨이퍼의 12 로트를 처리하는 데에 전체 마모 시간이 플래튼-2 패드상에서 432초 절감되었다. 절감된 마모 시간은 패드가 교환되기 전에 플래튼-2 상에서 384초의 마모 시간을 요구하는 추가적인 6 웨이퍼 로트를 처리하기에 충분한 시간이다. 결과적으로, 플래튼 패드 교환 사이의 총 플래튼 패드 사용 시간이 처리되는 총 웨이퍼의 수가 아니라 총 처리 시간으로 명시된다면, 본 발명은 처리되는 24 웨이퍼의 매 12 로트에 대한 패드 교환 사이에 추가적인 6 웨이퍼 로트의 폴리싱을 가능하게 한다.Typically, 300 wafers are processed between pad changes. In the processing of wafers containing mixtures of high-volume and low-volume ASIC chips, lot sizes vary from as little as 4 wafers per lot to as much as 24 wafers per lot. Most lots have 24 wafers. 3A and 3B show that polishing a 24 wafer lot in accordance with the present invention reduces the pad wear time difference by approximately 72 seconds and reduces the total wear time on platen-2 by 36 seconds. Thus, the overall wear time for processing 12 lots of 24 wafers was 432 seconds on the Platen-2 pad. The reduced wear time is enough time to process an additional 6 wafer lot that requires 384 seconds wear time on Platen-2 before the pad is changed. As a result, if the total platen pad use time between platen pad exchanges is specified in terms of total processing time, not the total number of wafers processed, the present invention provides an additional six wafers between pad exchanges for every 12 lots of 24 wafers processed. Enables polishing of the lot.

본 발명이 몇몇 특정한 예시적인 실시예를 참조하여 기술되었지만, 본 기술 분야의 당업자는 첨부된 청구의 범위에 기술된 본 발명의 사상 및 범위를 벗어나지 않고서 많은 변경이 이루어 질 수 있음을 인식할 것이다.Although the present invention has been described with reference to some specific exemplary embodiments, those skilled in the art will recognize that many changes may be made without departing from the spirit and scope of the invention as set forth in the appended claims.

Claims (20)

순차적인 다수 단계의 폴리싱 동작으로 웨이퍼 표면상의 잔여물의 건조를 방지하는 방법에 있어서,A method of preventing drying of residues on a wafer surface with a sequential multiple step polishing operation, 제 1 웨이퍼(114)의 제 1 폴리싱 동작(a first polishing operation)에 이어지는 제 2 폴리싱 동작에서 폴리싱된 상기 제 1 웨이퍼(114)에 대한 폴리싱 종단점(a polishing endpoint)을 검출하는 단계와,Detecting a polishing endpoint for the first wafer 114 polished in a second polishing operation following a first polishing operation of the first wafer 114; 상기 제 1 폴리싱 동작에서의 제 2 웨이퍼(110)의 폴리싱을 종료하고 상기 제 2 폴리싱 동작에서 상기 제 1 웨이퍼를 오버폴리싱(overpolishing)하는 단계와,Terminating polishing of the second wafer 110 in the first polishing operation and overpolishing the first wafer in the second polishing operation; 상기 제 2 폴리싱 동작에서 상기 제 1 웨이퍼(114)의 오버폴리싱을 종료하는 단계와,Terminating overpolishing of the first wafer 114 in the second polishing operation; 상기 각각의 웨이퍼(114,110)를 후속 웨이퍼 처리 동작으로 이동시키는 단계Moving each of the wafers 114, 110 to a subsequent wafer processing operation 를 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Residual drying prevention method on the wafer surface comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 폴리싱 단계에서 상기 제 2 웨이퍼(110)를 폴리싱하는 것과 상기 제 2 폴리싱 단계에서 종단점까지 상기 제 1 웨이퍼(114)를 폴리싱하는 것은 대략 동일한 지속 시간을 가지는 웨이퍼 표면상의 잔여물 건조 방지 방법.Polishing the second wafer 110 in the first polishing step and polishing the first wafer 114 to the endpoint in the second polishing step have approximately the same duration to prevent residue drying on the wafer surface. . 제 1 항에 있어서,The method of claim 1, 상기 폴리싱 종단점을 검출하는 단계는 상기 제 1 웨이퍼(114)의 표면상의 막 두께를 결정하는 단계를 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Detecting the polishing endpoint comprises determining a film thickness on the surface of the first wafer (114). 제 1 항에 있어서,The method of claim 1, 상기 폴리싱 종단점을 검출하는 단계는 검출 디바이스(118,120)로부터 종단점 트레이스(an endpoint trace)를 분석하는 단계를 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Detecting the polishing endpoint comprises analyzing an endpoint trace from a detection device (118,120). 제 1 항에 있어서,The method of claim 1, 상기 폴리싱 종단점을 검출하는 단계는 검출 디바이스(118,120)로부터 간섭 측정 곡선을 분석하는 단계를 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Detecting the polishing endpoint comprises analyzing an interferometry curve from a detection device (118, 120). 제 1 항에 있어서,The method of claim 1, 상기 폴리싱 종단점을 검출하는 단계는 상기 제 1 웨이퍼(114)의 표면으로부터 반사된 레이저 빔(a laser beam)을 분석하는 단계를 포함하는 웨이퍼 표면상의잔여물 건조 방지 방법.Detecting the polishing endpoint comprises analyzing a laser beam reflected from the surface of the first wafer (114). 제 1 항에 있어서,The method of claim 1, 상기 제 2 폴리싱 단계에서 상기 제 1 웨이퍼(114)를 오버폴리싱하는 단계는 선택된 시간 주기 동안 발생하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Overpolishing the first wafer (114) in the second polishing step occurs during a selected time period. 제 7 항에 있어서,The method of claim 7, wherein 선택된 시간 주기동안 상기 제 1 웨이퍼(114)를 오버폴리싱하는 단계는 상기 제 1 폴리싱 단계에서의 상기 제 2 웨이퍼(110)가 후속의 폴리싱 동작으로 이동되는 것을 준비하는 데에 충분한 지속 시간을 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Overpolishing the first wafer 114 for a selected time period includes a duration sufficient to prepare the second wafer 110 in the first polishing step to be moved to a subsequent polishing operation. A method for preventing residue drying on the wafer surface. 제 1 항에 있어서,The method of claim 1, 상기 각각의 웨이퍼(114,110)를 후속의 동작으로 이동시키는 것은 후속의 폴리싱 단계를 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Moving each of the wafers (114,110) to subsequent operations comprises a subsequent polishing step. 제 1 항에 있어서,The method of claim 1, 상기 각각의 웨이퍼(114,110)를 후속의 동작으로 이동시키는 것은 후속의 버핑 동작(buffing operation)을 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Moving each of the wafers (114,110) to subsequent operations comprises a subsequent buffing operation. 제 1 항에 있어서,The method of claim 1, 상기 제 1 폴리싱 동작내의 상기 제 2 웨이퍼(110)의 폴리싱을 종료하는 것은 상기 제 1 웨이퍼(114)에 대한 폴리싱 종단점이 상기 제 2 폴리싱 동작 내에 검출되는 경우에 시간의 함수인 웨이퍼 표면상의 잔여물 건조 방지 방법.Terminating polishing of the second wafer 110 in the first polishing operation is a residue on the wafer surface that is a function of time when the polishing endpoint for the first wafer 114 is detected in the second polishing operation. How to avoid drying. 다수 단계의 폴리싱 동작으로 웨이퍼 표면상의 잔여물의 건조를 방지하는 방법에 있어서,A method of preventing drying of residues on a wafer surface in a multi-step polishing operation, 제 1 폴리싱 위치에서 제 2 웨이퍼(110)를 폴리싱함과 동시에 제 2 폴리싱 위치에서 제 1 웨이퍼(114)를 폴리싱하는 단계와,Polishing the first wafer 114 at the second polishing position simultaneously with polishing the second wafer 110 at the first polishing position, 상기 제 2 폴리싱 위치에서 상기 제 1 웨이퍼(114)에 대한 폴리싱 종단점이 검출되는 경우에 상기 제 1 폴리싱 위치에서 시간의 함수로서 상기 제 2 웨이퍼(110)의 폴리싱을 종료하는 단계와,Terminating polishing of the second wafer 110 as a function of time at the first polishing location when a polishing endpoint for the first wafer 114 is detected at the second polishing location; 상기 제 1 웨이퍼(114)를 상기 제 2 폴리싱 위치에서 사전 결정된 시간 주기동안 오버폴리싱하는 단계Overpolishing the first wafer 114 for a predetermined time period at the second polishing location 를 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Residual drying prevention method on the wafer surface comprising a. 제 12 항에 있어서,The method of claim 12, 상기 동시에 폴리싱하는 단계에 앞서, 사전 결정된 시간 주기동안 상기 제 1 폴리싱 위치에서 상기 제 1 웨이퍼(114)를 폴리싱하는 단계를 더 포함하는 웨이퍼 표면상의 잔여물 건조 방지 방법.Prior to said simultaneously polishing, further comprising polishing said first wafer (114) at said first polishing location for a predetermined period of time. 순차적인 다수의 단계의 폴리싱 프로세스로 웨이퍼 표면상의 잔여물의 건조를 방지하는 시스템에 있어서,A system for preventing drying of residues on a wafer surface with a sequential multiple stage polishing process, 제 1 폴리싱 위치(108)에서 제 2 웨이퍼(110)를 폴리싱하고, 동시에 제 2 폴리싱 위치(112)에서 제 1 웨이퍼(114)를 폴리싱하는 수단(108,112,120)과,Means (108, 112, 120) for polishing the second wafer (110) at the first polishing position (108) and simultaneously polishing the first wafer (114) at the second polishing position (112); 상기 제 2 폴리싱 위치(112)에서 상기 제 1 웨이퍼(114)에 대한 폴리싱 종단점이 검출되는 경우에 시간의 함수로서 상기 제 1 폴리싱 위치(108)에서 상기 제 2 웨이퍼(110)의 폴리싱을 종료하는 수단(120)과,Terminating polishing of the second wafer 110 at the first polishing location 108 as a function of time when a polishing endpoint for the first wafer 114 is detected at the second polishing location 112. Means 120, 사전 결정된 시간 주기동안 상기 제 2 폴리싱 위치(112)에서 상기 제 1 웨이퍼(114)를 오버폴리싱하는 수단(112)Means 112 for overpolishing the first wafer 114 at the second polishing location 112 for a predetermined time period. 을 포함하는 웨이퍼 표면상의 잔여물 건조 방지 시스템.Residual drying prevention system on the wafer surface comprising a. 다수의 폴리싱 패드 디바이스의 웨이퍼 폴리싱 패드 유효 수명을 연장하는 방법에 있어서,A method of extending the wafer polishing pad useful life of a plurality of polishing pad devices, the method comprising: 적어도 제 1 및 제 2 폴리싱 패드(104A,102A)를 제공하는 단계와,Providing at least first and second polishing pads 104A, 102A; 상기 제 1 폴리싱 패드(104A)로 제 2 웨이퍼(110)를 폴리싱하고, 상기 제 2 폴리싱 패드(102A)로 제 1 웨이퍼(114)를 폴리싱하는 단계와,Polishing the second wafer 110 with the first polishing pad 104A, polishing the first wafer 114 with the second polishing pad 102A, and 상기 제 2 웨이퍼(110)에 대한 폴리싱 종단점을 검출하는 때에 상기 제 1 폴리싱 패드(104A)에 의한 상기 제 2 웨이퍼(110)의 폴리싱을 종료하고, 상기 제 2 폴리싱 패드(102A)로 상기 제 1 웨이퍼(114)를 오버폴리싱하는 단계와,When the polishing endpoint for the second wafer 110 is detected, polishing of the second wafer 110 by the first polishing pad 104A is terminated, and the first polishing pad 102A is used to terminate the polishing. Overpolishing the wafer 114, 상기 제 2 폴리싱 패드(102A)에 의한 상기 제 1 웨이퍼의 오버폴리싱을 종료하는 단계와,Terminating overpolishing of the first wafer by the second polishing pad 102A; 상기 각각의 웨이퍼(110,114)를 후속의 웨이퍼 처리 동작으로 이동시키는 단계Moving each of the wafers 110, 114 to a subsequent wafer processing operation 를 포함하는 웨이퍼 폴리싱 패드 유효 수명의 연장 방법.Method for extending the wafer polishing pad useful life comprising a. 제 15 항에 있어서,The method of claim 15, 사전 결정된 시간 주기동안 상기 제 1 폴리싱 패드(104A)로 상기 제 1 웨이퍼(114)를 폴리싱하는 단계를 더 포함하는 웨이퍼 폴리싱 패드 유효 수명의 연장 방법.Polishing the first wafer (114) with the first polishing pad (104A) for a predetermined period of time. 제 16 항에 있어서,The method of claim 16, 상기 제 2 폴리싱 패드(102A)로 오버폴리싱하는 단계를 사전 결정된 시간 주기동안 계속하는 웨이퍼 폴리싱 패드 유효 수명의 연장 방법.And over-polishing with the second polishing pad (102A) for a predetermined period of time. 제 17 항에 있어서,The method of claim 17, 종단점까지 상기 제 1 폴리싱 패드(104A)로 폴리싱하고, 상기 제 2 폴리싱 패드(102A)로 폴리싱하는 단계는 대략 동일한 지속 시간을 가지는 웨이퍼 폴리싱 패드 유효 수명의 연장 방법.Polishing with the first polishing pad (104A) and polishing with the second polishing pad (102A) to an endpoint have approximately the same duration. 제 15 항에 있어서,The method of claim 15, 적어도 상기 2개의 폴리싱 패드(102A,104A) 사이의 누적 마모 시간차를 트래킹(tracking)하는 단계를 더 포함하는 웨이퍼 폴리싱 패드 유효 수명의 연장 방법.Tracking a cumulative wear time difference between at least the two polishing pads (102A, 104A). 제 15 항에 있어서,The method of claim 15, 상기 폴리싱 종단점을 검출하는 단계는 검출 디바이스(120)로부터 종단점 트레이스를 분석하는 단계를 포함하는 웨이퍼 폴리싱 패드 유효 수명의 연장 방법.Detecting the polishing endpoint comprises analyzing endpoint traces from the detection device (120).
KR1020027005224A 2000-08-24 2001-08-20 Method for preventing damage to wafers in a sequential multiple steps polishing process KR20020040913A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US64573500A 2000-08-24 2000-08-24
US09/645,735 2000-08-24
PCT/EP2001/009648 WO2002017381A2 (en) 2000-08-24 2001-08-20 Method for preventing damage to wafers in a sequential multiple steps polishing process

Publications (1)

Publication Number Publication Date
KR20020040913A true KR20020040913A (en) 2002-05-30

Family

ID=24590257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027005224A KR20020040913A (en) 2000-08-24 2001-08-20 Method for preventing damage to wafers in a sequential multiple steps polishing process

Country Status (5)

Country Link
EP (1) EP1312112A2 (en)
JP (1) JP2004507109A (en)
KR (1) KR20020040913A (en)
CN (1) CN1636272A (en)
WO (1) WO2002017381A2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7363569B2 (en) 2001-06-29 2008-04-22 Intel Corporation Correcting for data losses with feedback and response
CN1302522C (en) * 2002-05-15 2007-02-28 旺宏电子股份有限公司 Terminal detection system for chemical and mechanical polisher
CN102922415B (en) * 2011-08-10 2015-05-13 无锡华润上华科技有限公司 Chemical mechanical polishing method capable of prolonging service life of polishing pad

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5951373A (en) * 1995-10-27 1999-09-14 Applied Materials, Inc. Circumferentially oscillating carousel apparatus for sequentially processing substrates for polishing and cleaning
JP3231659B2 (en) * 1997-04-28 2001-11-26 日本電気株式会社 Automatic polishing equipment
US6168683B1 (en) * 1998-02-24 2001-01-02 Speedfam-Ipec Corporation Apparatus and method for the face-up surface treatment of wafers
US6863593B1 (en) * 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer

Also Published As

Publication number Publication date
JP2004507109A (en) 2004-03-04
WO2002017381A2 (en) 2002-02-28
EP1312112A2 (en) 2003-05-21
CN1636272A (en) 2005-07-06
WO2002017381A3 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
US6287879B1 (en) Endpoint stabilization for polishing process
US7294039B2 (en) Polishing system with in-line and in-situ metrology
KR100435246B1 (en) Polishing body, polisher, method for adjusting polisher, method for measuring thickness of polished film or end point of polishing, method for producing semiconductor device
TW471994B (en) System and method for controlled polishing and planarization of semiconductor wafers
EP1176631B1 (en) Method and apparatus for monitoring polishing state, polishing device, process wafer, semiconductor device, and method of manufacturing semiconductor device
Malik et al. Manufacturability of the CMP process
US7201636B2 (en) Chemical mechanical polishing a substrate having a filler layer and a stop layer
WO2001062436A1 (en) Method and apparatus for polishing outer peripheral chamfered part of wafer
JP3374814B2 (en) Polishing body, planarization apparatus, semiconductor device manufacturing method, and semiconductor device
KR20020040913A (en) Method for preventing damage to wafers in a sequential multiple steps polishing process
JPH10315131A (en) Polishing method of semiconductor wafer and device therefor
KR100798831B1 (en) Method and apparatus for polishing
JP3099002B1 (en) Two-step chemical mechanical polishing method
US6858449B2 (en) Process and device for the abrasive machining of surfaces, in particular semiconductor wafers
Desai et al. Chemical mechanical polishing for planarization in manufacturing environment
US20070032176A1 (en) Method for polishing diamond wafers
KR100630659B1 (en) Chemical-mechanical polishing apparatus
KR100602116B1 (en) Chemical mechanical polishing apparatus and method thereof
EP1308243B1 (en) Polishing method
Yano et al. Impact of built-in film thickness measurement in CMP process
US20080070485A1 (en) Chemical mechanical polishing process
US20090286453A1 (en) Method and apparatus for chemical-mechanical polishing
JPH11135465A (en) Semiconductor grinding device
US20020162996A1 (en) Chemical mechanical polishing system and method for planarizing substrates in fabricating semiconductor devices
KR19990088338A (en) A Method Of Chemical Mechanical Polishing An Integrated Circuit And Manufacturing An Integrated Circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid