KR20020038379A - 모뎀 제어 시스템 - Google Patents

Abstract

본 발명은 시스템 전체를 제어하는 중앙 프로세서, 중앙 프로세서에 의해 제어되는 SDSL 모뎀부, 중앙 프로세서와 SDSL 모뎀 간의 신호 전달을 위한 EDGE 블록부, 및 이더넷I/F부를 포함하며, 중앙 프로세서에 의하여 복수의 SDSL 모뎀부를 직접 제어하는 모뎀 제어 시스템을 제공한다.

본 발명에 따라 중앙 프로세서에 의해 모뎀을 직접 제어함으로써, 모뎀 제어에 요구되는 시간을 단축시킬 수 있고, 모뎀 제어를 위하여 모뎀 내에 위치하여 사용되는 별도의 프로세서를 제거함으로써, 모뎀의 구성을 단순화시킬 수 있다.

Description

모뎀 제어 시스템{MODEM CONTROL SYSTEM}

본 발명은 SDSL (Symmetric Digital Subscriber Loop) 모뎀을 사용하여 이더넷 (Ethernet) 서비스를 제공하기 위한 모뎀 제어 시스템으로서, 보다 상세하게는 복수의 SDSL 모뎀 내의 프로세서를 제거하고, 시스템 내의 중앙 프로세서로서 이들 모뎀을 직접 제어하는 모뎀 제어 시스템에 관한 것이다.

최근에 SDSL 모뎀을 사용하여 이더넷 서비스를 제공하는 기술이 등장하게 된배경은 멀티미디어 기술의 발달로 대용량 고속 데이터 전송이 요구되고 있지만, 일반 모뎀을 사용한 데이터 전송 기술은 이를 수용할 만한 속도를 낼 수 없으므로, 기존의 전화선을 그대로 사용하면서 고속의 데이터 전송 요구를 수용할 수 있는 데이터 전송 기술이 필요했기 때문이다.

이더넷은 1978년 Xerox, Intel, DEC에 의해 최초의 공식적인 표준이 마련되었는데, 이를 DIX(DEC-Intel-Xerox) 표준이라고 한다. 이어서 1980년 9월 Xerox, Intel, DEC에 의해 이더넷 버전 1 이 발표되고 1982년 역시 Xerox, Intel, DEC에 의해 이더넷 버전 2 가 발표되었다. 이 이더넷 버전 2가 IEEE 802.3의 토대가 되었으며 이 둘은 작은 차이만 있을 뿐 거의 동일하다.

IEEE는 1980년 2월 LAN의 표준 작성을 위한 "802" 그룹을 결성하는데, 이 활동의 결과로 1985년 IEEE에서 IEEE 802.3, CSMA/CD(Carrier Sense Multiple Access with Collision Detection) 표준이 만들어졌다. 오늘날 "이더넷" 이라는 용어는 IEEE 802.3을 포함하여 이더넷 표준을 만족하는 모든 CSMA/CD LAN을 지칭하는 용어로 사용된다.

한편, SDSL은 ISDN, ADSL, HDSL, VDSL 등과 같은 데이터 전송 기술의 일종으로서, T1(1.544Mbps) 또는 E1(2.048Mbps) 신호를 중계기 없이 장거리 전송할 수 있도록 개발된 HDSL(High Speed DSL)의 기본기술을 활용한 데이터 전송 기술이다.

HDSL이 T1이나 E1 속도를 내기 위해서 초기에는 2쌍(T1), 3쌍(E1)의 전화선을 사용하여야 했으나, DSP 기술과 라인코딩 기술 등의 발달로 인하여 1쌍의 전화선으로 같은 속도의 전송을 구현하게 되었는바, 이를 SDSL이라 한다.

HDSL이나 SDSL은 처음 T1/E1 전송 선로에 적용되었으나 점차 그 활용도를 인터넷 전용선, 학교등 캠퍼스 환경의 고속 접속 등으로 응용분야를 넓혀왔으며, 최근들어 미국 등지에서는 ADSL의 비대칭성을 극복하고 시스템에서 생길지 모르는 선로 잡음에 의한 영향(현재 확실히 밝혀지지 않은 상태)을 피할 수 있는 이미 검증된 2B1Q 라인코딩을 사용하는 SDSL이 최근 다수의 xDSL사업자들에게 채택되고 있다.

이러한 기술들의 핵심은 전화선을 통하여 데이터를 전송함에 있어서, 어떠한 방식에 의해 디지털 신호를 아날로그 신호로 모듈레이트하는가에 있다. 그래서, CAP, QAM, 2B1Q, DMT와 같은 다양한 모듈레이션 방법이 개발되었는데, 본원 발명에서 채용한 SDSL 기술은 2B1Q를 사용한다.

SDSL 모뎀을 사용한 이더넷 서비스 제공에서 데이터의 전송 방식은 다음과 같다. 먼저, 데이터를 보내려는 모뎀은 네트웍의 현재 사용 여부를 "listen" 한다. 만약, 네트웍이 사용 중이 아니라면 자신이 사용하고, 네트웍이 이미 사용 중이면 일정시간을 기다린 후 다시 "listen"한다. 네트웍 사용 여부에 대한 판단은 네트웍 상에서 프레임 형태의 데이터에 대응하는 전기적 신호의 존재 여부를 확인함으로써 가능하다. 만약, 복수의 장비가 동시에 "listen"하여 네트웍이 사용 중이지 않다는 것을 확인한 결과 동시에 데이터 프레임을 전송하게 되면 데이터 프레임간에 충돌이 발생할 수 있다. 이런 경우를 대비해서 데이터 프레임을 전송한 모뎀은 자신의 데이터 프레임이 손상되었는지를 확인하여, 만약 손상되었으면 데이터 프레임을 재전송 한다.

이때 복수의 모뎀이 동일한 시간 후에 데이터 프레임을 재전송 하면, 다시 데이터의 충돌이 발생하므로 재전송 시간은 일정한 방법에 의해 변경된다. 이와 같이 함으로써, 각각의 SDSL 모뎀은 전송하고자 하는 데이터 프레임을 네트웍 상에 제공할 수 있다.

전송된 데이터를 수신할 때는, 네트웍 자원을 사용하는 것이 아니므로, 다른 모뎀이 네트웍 자원을 사용하는지 여부에 대한 판단은 필요하지 않고, 네트웍 상의 데이터 프레임을 바로 수신하면 된다.

모뎀간 데이터 송수신에 있어서, 종래의 모뎀 제어 시스템에서는 모뎀마다 프로세서를 구비하여 모뎀을 각각 제어할 뿐만 아니라, 별도의 프로세서를 구비하여 그것으로 각각의 모뎀을 총괄하여 제어하였다. 이하에서는 도 1을 참조하여 종래의 모뎀 제어 시스템에 대하여 상세히 설명한다.

도 1에 도시된 종래의 모뎀 제어 시스템은 시스템 전체를 제어하는 중앙 프로세서, 중앙 프로세서에 의해 제어되는 SDSL 모뎀부, 중앙 프로세서와 SDSL 모뎀 간의 신호 전달을 위한 EDGE 블록부, 및 이더넷I/F부를 포함한다.

상기와 같은 구성을 가지는 모뎀 제어 시스템의 데이터 전송 과정을 설명하면, 먼저 메인 프로세서 (100) 는 특정 모뎀을 선택하는 칩셀 신호 (칩 셀렉션 신호), 선택된 모뎀에게 커넥션 스피드와 명령어를 저장하는 제어 레지스터 (130) 의 주소 정보인 어드레스 신호1을 EDGE 블록 (110)을 통해 제어 블록 (120) 에 입력한다.

그 후, 제어 블록 (120) 은 칩셀 신호에 의해 모뎀을 선택하고, 선택된 모뎀의 제어 레지스터 (130) 에 칩셀 신호와 어드레스신호를 조합하여 데이터 래치 신호를 보낸다.

데이터 래치 신호를 입력 받은 모뎀의 제어 레지스터 (130) 는 메인 프로세서 (100) 가 EDGE 블록 (110)을 통해 전송한 데이터 신호를 받아들이고 어드레스 신호1 와 칩셀신호에 의해 선택된 제어 레지스터 (130) 는 EDGE 블록을 통해 전송된 데이터 신호를 다음 데이터 래치때까지 유지하면서 프로세서부 (140) 에 전달한다.

제어 레지스터의 값이 모뎀의 상태 정보를 요구하는 값이면, 프로세서부 (140) 는 SDSL 모뎀부로부터 모뎀의 상태 정보를 읽어 응답신호를 이용 EDGE 블록 (110)을 통해 메인 프로세서 (100)로 전송하여, 메인 프로세서 (100) 가 모뎀 상태를 인식할 수 있게 한다.

제어레지스터의 값이 SDSL 모뎀을 정상적인 모드로 제어하라는 값이면, 프로세서부 (140) 는 모뎀을 정상적으로 동작하게 제어를 수행한다.

모뎀 제어를 위한 동작은 프로세서부 (140) 가 모뎀제어를 위한 프로그램에 의해 필요한 상황에 맞게 어드레스2와 데이터 및 제어신호를 SDSL모뎀부 (150) 에 전달하거나 데이터를 전달받으면서 이루어진다.

SDSL 모뎀부 (150) 는 이더넷 I/F부(160)로부터 전달된 데이터를 SDSL 라인을 통해 다른 PC로 전송하거나 SDSL 라인을 통해 전달된 데이터를 이더넷 I/F부(160)로 전달하는 기능을 수행한다.

이러한 종래 기술은 메인 프로세서 (100) 가 모뎀을 총괄적으로 상태를 파악하기 위해 모뎀의 상태 정보를 요구하면, 모뎀의 상태 정보가 프로세서 (140)을 경유하여 메인 프로세서에 제공됨으로써, 모뎀 상태 파악에 시간 지연이 야기되는 문제가 있다.

따라서, 본 발명의 목적은 모뎀 상태 파악을 위한 시간을 단축시키기 위해 메인 프로세서가 모뎀의 상태 정보를 직접적으로 인식할 수 있는 모뎀 제어 시스템을 제공하는 것이다.

본 발명의 다른 목적은 각 모뎀에서 프로세서를 제거하여 개별 모뎀의 구성을 단순화하고, 하나의 프로세서에 의해 모뎀들을 직접 제어하는 모뎀 제어 시스템을 제공하는 것이다.

도 1은 종래 기술에 따른 모뎀 제어 시스템을 도시한 도.

도 2는 본 발명의 일 실시예에 따른 모뎀 제어 시스템을 도시한 도.

* 도면의 주요 부분에 대한 부호의 명칭 *

100...메인 프로세서110, 210...EDGE 블록

120...제어 블록130...제어 레지스터

140...프로세서부150, 220...SDSL 모뎀부

160, 230...이더넷I/F부

200...중앙 프로세서

본 발명은 복수의 모뎀을 제어하기 위한 중앙 프로세서, 중앙 프로세서에 의해 제어되는 SDSL 모뎀부, 중앙 프로세서와 SDSL 모뎀 간의 신호 전달을 위한 EDGE 블록부, 및 이더넷I/F부를 포함하며, 중앙 프로세서는 복수의 SDSL 모뎀부를 직접 제어하는 것을 특징으로 하는 모뎀 제어 시스템을 제공한다.

본 발명에 따른 모뎀 제어 시스템의 동작 원리를 살펴보면, 중앙 프로세서가 모뎀 제어를 위해 제어 신호, 어드레스 신호, 및 데이터 신호를 EDGE 블록을 통해 SDSL 모뎀부로 전송하면, SDSL 모뎀부는 제어 신호의 내용에 따라, 필요한 동작을 수행한다.

한편, SDSL 모뎀부는 주기적으로 인터럽트를 발생하여 중앙 프로세서에게 모뎀의 상태를 알리고, 모뎀 상태에 따라 중앙 프로세서가 적절하게 제어할 수 있도록 한다. 즉, 각 SDSL 모뎀부가 인터럽트를 발생하여 중앙 프로세서에게 알리면, 중앙 프로세서는 어느 모뎀에서 인터럽트를 발생하였는지 파악하고, 인터럽트를 발생한 모뎀에 직접 액세스하여 모뎀의 상태 레지스터를 체크하고, 모뎀의 상태에 적합한 제어 신호를 모뎀으로 전송한다. 종래에는 메인 프로세서가 제어 블록, 제어 레지스터, 및 프로세서를 경유하여 모뎀 상태를 체크함으로써, 모뎀 상태 파악에 시간상의 지연이 발생하였으나, 본 발명에서는 상술한 바와 같이 중앙 프로세서가 직접 모뎀의 상태 레지스터에 액세스하여 모뎀 상태를 체크하므로, 모뎀 상태 파악에 필요한 시간을 단축시킬 수 있다.

이하에서는 본 발명의 일 실시예에 따른 모뎀 제어 시스템의 동작을 도 2를 참조하여 상세히 설명한다.

먼저, 읽기 동작에 대하여 설명하면 다음과 같다. 예를 들어, 제 1 모뎀 을 통해 데이터를 읽고자 한다면, 중앙 프로세서 (200)는 제 1 모뎀을 선택하는 칩셀 신호, 리드 신호, 및 읽기에 필요한 제 1 모뎀의 SDSL 모뎀부 (220) 내의 레지스터의 주소 정보인 어드레스 신호를 EDGE 블록 (210) 을 통해 제 1 모뎀의 SDSL 모뎀부 (220) 로 보낸다.

신호들을 전달받은 제 1 모뎀의 SDSL 모뎀부 (220) 는 EDGE 블록을 통해전달되는 어드레스가 가르키는 레지스터의 값을 데이터 라인에 실어 EDGE 블록을 통해 중앙 프로세서 (200) 로 전달한다.

한편, 제 1 모뎀의 SDSL 모뎀부 (220) 는 주기적으로 인터럽트를 발생하여중앙 프로세서 (200) 가 제 1 모뎀의 SDSL 모뎀부 (220) 의 상태를 확인하여 필요한 제어 신호를 보내도록 한다.

다음으로, 예를 들어 제 1 모뎀을 사용하여 SDSL 모뎀의 특정 레지스터에 쓰기 동작을 수행하는 경우에 대하여 살펴본다. 중앙 프로세서 (200) 는 제 1 모뎀을 선택하는 칩셀 신호, 라이트 신호, 제 1 모뎀의 레지스터의 주소 정보인 어드레스 신호, 및 쓰기 동작의 대상인 데이터 신호를 EDGE 블록 (210)을 통해 제 1 모뎀의 SDSL 모뎀부 (220) 로 보낸다.

본 발명의 일 실시예에 따라, 중앙 프로세서 (200)는 상기와 같은 방식으로 각 모뎀을 직접 제어하여, SDSL 모뎀에 특정레지스터에 존재하는 데이터를 읽고 쓰는 동작을 수행한다.

상술한 바와 같이, 본 발명은 중앙 프로세서를 사용하여 모뎀을 직접 제어함으로써, 모뎀 상태 체크에 필요한 시간을 단축시킬 수 있을 뿐만 아니라, 모뎀부에서 프로세서 및 제어 레지스터 등을 제거함으로써, 모뎀부의 구성을 단순화하였다.

본 발명은 첨부된 특허청구범위에 기재된 내용에 의해 권리의 범위가 설정된다.

따라서, 본 발명은 상술한 기재 내용에 한정되지 않으며, 본 발명의 분야에서 통상의 지식을 가진 자에 의해 본 발명의 요지를 벗어나지 않는 범위에서 변형 및 수정될 수 있다.

Claims (2)

1. 시스템 전체를 제어하는 중앙 프로세서,

   상기 중앙 프로세서에 의해 제어되는 복수의 SDSL 모뎀부,

   상기 중앙 프로세서와 상기 복수의 SDSL 모뎀부 간의 신호 전달을 위한 경로인 EDGE 블록부, 및

   이더넷I/F부를 포함하며,

   상기 중앙 프로세서는 상기 복수의 SDSL 모뎀부에 직접 액세스하고, 상기 복수의 SDSL 모뎀부중 특정 SDSL 모뎀부를 선택하는 칩셀 신호, 선택된 SDSL 모뎀부를 리셋하는 리셋 신호, 상기 선택된 SDSL 모뎀부 내의 레지스터의 주소 정보인 어드레스 신호를 사용하여 상기 선택된 SDSL 모뎀부를 제어하여 데이터를 송수신함으로써, 복수의 SDSL 모뎀부를 직접 제어하는 것을 특징으로 하는 모뎀 제어 시스템.
2. 제 1 항에 있어서,

   상기 복수의 SDSL 모뎀부는 주기적으로 인터럽트를 발생하며,

   상기 중앙 프로세서는 인터럽트를 발생한 상기 SDSL 모뎀부의 상태 레지스터에 액세스하여 모뎀 상태를 체크하고, 모뎀 상태에 따라 필요한 제어 신호를 상기 SDSL 모뎀부에 전송하여 모뎀을 제어하는 것을 특징으로 하는 모뎀 제어 시스템.