KR20020034061A

KR20020034061A - 시디엠에이 시스템에서 병렬 처리 필터링 방법 및 그 장치

Info

Publication number: KR20020034061A
Application number: KR1020000064849A
Authority: KR
Inventors: 정재훈
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-11-02
Filing date: 2000-11-02
Publication date: 2002-05-08

Abstract

본 발명은 CDMA 시스템에서 광대역(Wideband) 신호를 처리하는 병렬 처리 필터링 방법 및 그 장치에 관한 것으로서, 이러한 본 발명은 1.23MHz 대의 협대역(Narrowband) 3FA(Frequency Allocation ; 주파수 할당)를 처리하는 디지털 필터 3개를 이용하여 하드웨어(Hardware)의 변경 없이 3.87MHz 대의 광대역 수신 신호를 처리하고, 매 시간(Time)마다 레지스터에 저장된 데이터를 순차적으로 디지털 유한 임펄스 응답(Finite Impulse Response ; 이하 'FIR'이라 약칭한다) 필터에 입력하고, 또한 순차적으로 디지털 FIR 필터의 출력 데이터를 먹스(Mux) 시키는 병렬 처리 필터링 방법 및 그 장치에 관한 것이다.

Description

시디엠에이 시스템에서 병렬 처리 필터링 방법 및 그 장치{Method and apparatus for filtering a parallel management in CDMA system}

본 발명은 코드분할다중접속(Code Division Multiple Access ; 이하 'CDMA'라 약칭한다) 방식을 사용하는 셀룰러(Cellular) 이동통신 시스템, 개인 휴대 통신(Personal Communication Services ; PCS) 시스템, IMT-2000 시스템, 그리고 위성 통신 시스템 등 이동통신 시스템에서 광대역(Wideband) 신호를 처리하는 병렬 처리 필터링 방법 및 그 장치에 관한 것으로, 특히 1.23MHz 대의 협대역(Narrowband) 3FA를 처리하는 디지털 필터 3개를 이용하여 하드웨어(Hardware)의 변경 없이 3.87MHz 대의 광대역 수신 신호를 처리하고, 매 시간(Time)마다 레지스터에 저장된 데이터를 순차적으로 FIR 필터에 입력하고 또한 순차적으로 디지털 FIR 필터의 출력 데이터를 먹스(Mux) 시키는 병렬 처리 필터 방법 및 그 장치에 관한 것이다.

일반적인 CDMA 시스템에서의 수신 장치 구성은 첨부된 도 1과 같다.

이에 도시된 바와 같이, 제1 및 제2 안테나(10)(15)와 제1 및 제2 수신부(20)(25)와 아날로그 하향 변환부(30)와 디지털 하향 변환부(40)와 그리고 채널카드(51~53)로 구성되며, 상기 디지털 하향 변환부(40)는 2개의 A/D 변환부(41, 42)와 6개의 디지털 처리부(43-1~43-3, 44-1~44-3) 및 멀티플렉서부(Multiplexer ; 45)로 구성된다.

상기와 같이 구성된 종래 CDMA 시스템 수신 장치의 동작을 설명하면 다음과 같다.

이러한 CDMA 시스템 수신 장치는 안테나 다이버시티(Diversity)를 수용함으로, 제1 안테나(10)와 제1 수신부(20)는 수신 경로 '0'에 할당되며 제2 안테나(15)와 제2 수신부(25)는 수신 경로 '1'에 할당되고, 상기 각 안테나(10, 15)와 각 수신부(20, 25)는 할당된 모든 FA에 대해 공용으로 사용된다. 아날로그 하향 변환부(30)는 내부에 수신 경로 '0'과 '1'을 처리하는 독립된 두 블록을 가지고 있어 수신 경로 '0'과 '1'을 모두 수용하며 3FA 별로 할당된다. 디지털 하향 변환부(40)는 내부에 수신 경로 '0'과 '1'을 처리하는 독립된 두 블록을 가지고 있어 수신 경로 '0'과 '1'을 모두 수용하며 각각의 블록은 3개의 독립된 디지털 처리부(43-1~43-3)(44-1~44-3)가 있어 각각 1FA를 담당한다. 그리고 채널 카드(50)는 FA 별로 1개 이상 사용된다. 예를 들면, 3FA를 수용하는 CDMA 시스템의 수신 장치는 각 2개의 안테나(10, 15)와 2개의 수신부(20, 25)와 각 1개의 아날로그 하향 변환부(30)와 디지털 하향 변환부(40) 및 3개 이상의 채널 카드(51~53)로 구성된다.

제1 수신부(20) 및 제2 수신부(25)는 각각 안테나(10, 15)로부터 수신한 RF(Radio Frequency ; 고주파) 신호를 받아 대역 통과 필터를 이용하여 신호의 대역을 제한하고 선형 저잡음 증폭기를 이용하여 신호를 증폭시킨다.

아날로그 하향 변환부(30)는 수신 경로 '0'과 '1'에 대한 RF 신호를 각각 제1 수신부(20)와 제2 수신부(25)에서 받아 각각 1단의 믹서(Mixer)를 사용하여 RF 신호를 약 70MHz 대의 IF(Intermediate Frequency ; 중간 주파수) 신호로 하향 변화시키고 동시에 3FA 대역폭에 해당하는 약 3.75MHz의 통과 대역(Passband)을 갖는 광대역 SAW(Surface Acoustic Wave ; 탄성 표면파) 필터 등을 이용하여 대역을 제한시킨다.

디지털 하향 변환부(40)는 수신 경로 '0'과 '1'에 대한 3FA의 IF 신호를 아날로그 하향 변환부(30)에서 받아 제1 A/D 변환부(41)와 제2 A/D 변환부(42)를 이용하여 각각 디지털 신호로 변환시킨 후 수신 경로 별로 할당된 3개의 디지털 처리부(43-1~43-3)(44-1~44-3)에서 할당된 각 FA 신호를 I와 Q 채널로 나누어 기저 대역 신호로 디지털 하향 변환시킴으로써, QPSK 복조를 수행하고 디지털 FIR 필터링 등을 수행한다.

디지털 하향 변환부(40)의 멀티플렉서부(45)에서 수신 경로 '0'과 '1'에 대한 I와 Q 채널 디지털 기저 대역 신호를 FA 별로 다중화시켜 특정 FA에 할당된 채널 카드(41~53)는 특정 FA에 대해 다중화된 수신 경로 '0'과 '1'에 대한 I와 Q 채널 디지털 기저 대역 신호를 받아 CDMA 복조 처리를 수행한다.

상기 종래 디지털 처리부에서 FIR 필터의 접속점 수가 일정할 때, 입력 데이터 레이트가 증가하면 필터의 출력 레이트도 비례하여 증가함으로, 이로 인해 FIR 필터의 처리 속도 증가(Processing Clock)가 요구된다. 그러나 필터의 처리 속도 증가가 일정할 때 입력 데이터 레이트가 증가하더라도 출력 데이터 레이트가 일정하게 되어 입력 데이터 레이트 증가시 요구되는 출력 데이터 레이트를 만족하지 못한다. 즉 필터 연산이 끝나기 전에 다시 새로운 데이터가 입력되는 현상이 발생한다. 예를 들어 FIR 필터의 접속점 수와 처리 속도 증가 비율이 일정할 경우, 입력 데이터 레이트가 2.44576MHz인 경우 필터 데이터 출력 레이트가 2.44576MHz이고, 이때 1개의 출력 데이터가 나오기 위해 처리하는 데 소요되는 시간이 1/2445700 초라면 3배가 빠른 7.3728MHz의 데이터가 입력될 때 1개의 출력 데이터가 나오기 위해 처리하는 데 소요되는 시간이 마찬가지로 1/2445700 초이므로 출력 데이터 레이트 7.3728MHz를 만족하지 못하게 된다.

이러한 종래의 CDMA 시스템 수신 장치는 각 디지털 처리부(43, 44)가 1FA를 처리하는 성능을 가지고 있으므로 광대역 신호를 처리할 수 없었다. 따라서 광대역 CDMA를 처리하기 위해서는 성능이 향상된 디지털 처리부(43, 44)를 사용하여야 하며, 이는 하드웨어의 변경이 필요하게 된다.

따라서 협대역 CDMA 시스템에서 광대역 CDMA 시스템으로의 발전시 디지털 하향 변환부(40)를 변경하여야 하는 문제가 발생한다. 이로 인해 하드웨어 교체를 위한 인력 및 시간이 낭비되며 또한 하드웨어 업그레이드(Upgrade) 비용도 발생하는 문제점을 가진다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 동일한 처리 속도를 갖는 필터를 N개 이용하여 N배 빠른 입력 레이트(Rate)를 갖는 신호를 같은 탭(Tap) 수로 처리할 수 있도록 함으로써, 성능이 뛰어난 필터를 대체해야 하는 비용이 감소되며 이를 이용하여 1.23MHz의 협대역 CDMA 신호를 처리하는 디지털 필터 3개를 이용하여 3.69MHz의 광대역 CDMA 신호를 처리할 수 있도록 한 CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 방법 및 그 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 방법 및 그 장치는,

각 FIR 필터가 순차적으로 시간 지연된 데이터 열을 처리하고 그 출력을 다중화하여 사용한다. 예를 들면, 7.3728MHz의 입력 레이트인 경우 1개의 출력 데이터가 출력되기 위해 처리하는 데 소요되는 시간이 1/2445700 초이므로 FIR 필터 3개에서 나오는 데이터를 먹스하면 1/2445700 초에 3개의 데이터가 출력됨으로 출력 레이트가 7.3728MHz가 된다. 이 때 각 필터마다 동시에 처리하는 데이터 열은 각각 한 개씩 딜레이(Delay) 되어 있다.

도 1은 종래 CDMA 시스템의 수신 장치의 구성을 나타낸 도면,

도 2는 본 발명에 따른 병렬 처리 FIR 필터의 구성을 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

10, 20 ; 제1 및 제2 수신부

30 ; 아날로그 하향 변환부

40 ; 디지털 하향 변환부

41, 42 ; 제1 및 제2 A/D 변환부

43, 44 ; 디지털 처리부

50 ; 채널 카드

100 ; 레지스터부200 ; 경로 제어부

300 ; FIR 필터부400 ; 멀티플렉서

이하, 상기와 같은 기술적 사상에 따른 본 발명의 CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 방법과 그 장치의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

도 2는 본 발명에서 제안된 병렬 처리 FIR 필터의 구성을 보인 도면이다.

이에 도시된 바와 같이, 레지스터부(100)와 경로(Path) 제어부(200)와 FIR 필터부(300)와 멀티플렉서(400)로 구성되며, 그 동작은 다음과 같다.

먼저, 첫번째 입력 데이터가 레지스터부(100)에 저장되면 상기 레지스터부(100)에 저장된 데이터를 경로 제어부(200)가 읽어 들인 후, 제1 FIR 필터(301)에 입력시키고, 두번째 입력 데이터가 상기 레지스터부(100)에 저장되면 경로 제어부(200)가 상기 저장된 데이터를 제2 FIR 필터(302) 입력시키며, 세번째 입력 데이터가 상기 레지스터부(200)에 저장되면 경로 제어부(200)가 상기 저장된 데이터를 제3 FIR 필터(303)에 입력시킨다. 그리고 네번째 입력 데이터가레지스터부(200)에 저장될 때 제1 FIR 필터(301)에서는 첫번째 출력 데이터가 출력되고 이때 경로 제어부(200)는 상기 저장된 데이터를 제1 FIR 필터(301)에 입력시킨다.

상기와 같은 순서로 매 시간(Time)마다 레지스터부(200)에 저장된 데이터는 경로 제어부(200)에 의해 순차적으로 각 FIR 필터(301~303)에 입력된다. 이렇게 함으로써 각 FIR 필터(301~303)에서 출력 데이터가 순차적으로 나오고 이때 멀티플렉서(400)에서 순차적으로 나오는 출력 데이터를 먹스(Mux) 시킨다.

여기서, 경로 제어부(200)가 데이터를 순차적으로 각 FIR 필터(301~303)에 입력시키는 동작은 FIR 필터부(300) 입장에서 3번의 추림(Decimation ; 표본화한 신호에 대해 규칙적으로 표본의 일부를 버림으로써 표본화 율을 낮추는 처리 과정)이 수행되는 효과를 가져오고 멀티플렉서(400)에서 출력 데이터를 먹스시켜 다시 3번의 보간(Interpolation ; 주변의 신호로 신호들 사이에 있는 미지의 신호를 추정하여 삽입하는 것) 되는 효과가 생겨 출력 레이트는 원하는 레이트를 갖게된다.

이상에서 상술한 본 발명 "CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 방법 및 그 장치"에 따르면, 협대역 FIR 필터를 이용하여 광대역 FIR 필터를 구현함으로써 CDMA 시스템에서 이동통신 등에 응용될 수 있으며, 이를 응용하면 1.23MHz 대역의 협대역 CDMA 신호를 처리하는 장치를 하드웨어의 변경 없이 3.69MHz 대역의 광대역 CDMA를 처리하는 장치로 이용할 수 있으므로 시스템 업그레이드가 용이하고, 이로 인해 추가되는 여러 비용과 시간을 절약할 수 있는 이점을 가진다.

Claims

협대역과 광대역을 처리할 수 있는 병렬 처리 FIR 필터링 방법에 있어서,

매 시간마다 입력 데이터를 레지스터부에 저장하는 제 1 단계와;

상기 순차적으로 저장된 데이터를 병렬로 구성된 각 FIR 필터에 입력하는 제 2 단계와;

상기 각 FIR 필터에서 필터링을 수행하는 제 3 단계와;

상기 각 FIR 필터에서 출력되는 데이터를 멀티플렉싱하여 출력하는 제 4 단계를 포함하여 이루어짐을 특징으로 하는 CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 방법.
제 1 항에 있어서, 제 2 단계는,

첫번째 시간에 저장된 데이터를 첫번째 FIR 필터에 입력시키는 단계와;

두번째 시간에 저장된 데이터를 두번째 FIR 필터에 입력시키는 단계와;

세번째 시간에 저장된 데이터를 세번째 FIR 필터에 입력시키는 단계와;

네번째 시간에 저장된 데이터를 다시 첫번째 FIR 필터에 입력시키는 단계를 수행하여 매 시간마다 순차적으로 저장된 데이터를 각 병렬 FIR 필터에 입력시키는 것을 특징으로 하는 CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 방법.
제 1 항에 있어서, 제 3 단계는,

첫번째 시간에 첫번째 FIR 필터의 출력 데이터를 출력시키는 단계와;

두번째 시간에 두번째 FIR 필터의 출력 데이터를 출력시키는 단계와;

세번째 시간에 세번째 FIR 필터의 출력 데이터를 출력시키는 단계와;

네번째 시간에 다시 첫번째 FIR 필터의 출력 데이터를 출력하는 단계를 수행하여 매 시간마다 순차적으로 입력 데이터를 필터링하는 것을 특징으로 하는 CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 방법.
CDMA 시스템에서 광대역 신호를 처리하는 장치에 있어서,

순차적으로 입력되는 데이터를 입력된 순서에 따라 순차적으로 저장하여 경로 제어부로 전송해 주는 레지스터부와;

상기 레지스터부에 순차적으로 저장된 데이터를 읽어 들인 후, 각 병렬 FIR 필터에 입력 시키는 경로 제어부와;

상기 경로 제어부에서 출력되는 데이터를 병렬로 연결된 복수개의 FIR 필터로 각각 필터링하여 출력하는 FIR 필터부와;

상기 FIR 필터부 내의 각 FIR 필터로부터 각각 출력되는 데이터를 멀티플렉싱하여 출력하는 멀티플렉서로 구성된 것을 특징으로 하는 CDMA 시스템에서 광대역 신호를 처리하는 병렬 처리 필터링 장치.