KR20020032209A - Field emitter of field emission display device having metal island and manufacturing method thereof - Google Patents

Field emitter of field emission display device having metal island and manufacturing method thereof Download PDF

Info

Publication number
KR20020032209A
KR20020032209A KR1020000063240A KR20000063240A KR20020032209A KR 20020032209 A KR20020032209 A KR 20020032209A KR 1020000063240 A KR1020000063240 A KR 1020000063240A KR 20000063240 A KR20000063240 A KR 20000063240A KR 20020032209 A KR20020032209 A KR 20020032209A
Authority
KR
South Korea
Prior art keywords
metal island
metal
electrode
cathode electrode
gate
Prior art date
Application number
KR1020000063240A
Other languages
Korean (ko)
Inventor
정재훈
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000063240A priority Critical patent/KR20020032209A/en
Publication of KR20020032209A publication Critical patent/KR20020032209A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46Control electrodes, e.g. grid; Auxiliary electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE: A field emitter of an FED(Field Emission Display) device having a metal island and a method for fabricating the same are provided to prevent a damage of a device by restricting high voltage due to electron emission of a strong electric field. CONSTITUTION: A substrate(101) is formed by a material such as a glass or a silicon. A metal island(103) has a rectangular shape. The metal island(103) is formed on a surface of the substrate(101) in matrix. One metal island(103) is arrayed on a center portion of one pixel of a field emitter array. A cathode electrode(102) is formed between the metal islands(103). A resistance layer(104) is formed around one side of the metal island(103) and one side of the cathode electrode(102). A gate insulating layer(105) is formed on the cathode electrode(102) and the resistance layer(104). The metal island(103) is exposed partially by a gate hole. The cathode electrode(102) is exposed partially by a cathode hole. A gate electrode(106) is formed on the gate insulating layer(105). A micro tip(109) is formed on the metal island(103). A focusing electrode(108) is formed on the cathode electrode(102).

Description

금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 및 그 제조방법{Field emitter of field emission display device having metal island and manufacturing method thereof}Field emitter of field emission display device having a metal island and a method of manufacturing the same

본 발명은 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 및 그 제조방법에 관한 것으로, 상세하게는 FED(Field Emission Display, 전계 방출 표시 소자, 이하, "전계 방출 표시 소자"라 함)의 필드 에미터 어레이(Field Emitter Array, 전계 방출 소자)에서 소자의 파괴를 방지하기 위해 마이크로 팁에 연결되도록 구성되는 저항층을 캐소드 전극과 금속섬사이에 형성하여 단위 픽셀간의 방출 전류의 균일도를 향상시킬 수 있고, 캐소드 전극과 금속섬사이의 거리 조절 및 저항층 재료의 비저항 조절에 따라 마이크로 팁에 흐르는 전류를 제어할 수 있는 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a field emitter of a field emission display device having a metal island and a method of manufacturing the same, and more particularly to a field of a field emission display device (FED), hereinafter referred to as a "field emission display device". In an emitter array (Field Emitter Array), a resistive layer configured to be connected to a micro tip to prevent destruction of the device can be formed between the cathode electrode and the metal island to improve the uniformity of emission current between unit pixels. The present invention relates to a field emitter of a field emission display device having a metal island capable of controlling a current flowing through a micro tip according to the distance between the cathode electrode and the metal island and the resistivity of the resistive layer material.

일반적으로, 전계 방출 표시 소자는 금속으로 이루어지 마이크로 팁에 강한 전지장이 인가될 때 마이크로 팁에서 방출하는 전자들이 양극의 형광막에 충돌하여 빛을 내는 성질을 이용하는 소자이다.In general, the field emission display device is made of a metal and uses a property that electrons emitted from the micro tip collide with the fluorescent film of the anode to emit light when a strong electric field is applied to the micro tip.

특히, 전류밀도의 관점에서 미소한 마이크론(micron) 크기의 전자원을 다수 형성한 필드 에미터 어레이는 수십 A/㎠의 고전류밀도의 방출(emission)이 가능한 전자원으로써 CRT(Cathode Ray Tube)의 높은 휘도, 넓은 시야각, 넓은 동작 온도 및 습도의 장점과 액정표시장치의 얇고, 가벼우며, 입력에 대한 휘도가 완전한 선형 특성의 장점을 동시에 갖는 우수한 디스플레이 소자이다.In particular, the field emitter array, in which a large number of micron-sized electron sources are formed in terms of current density, is an electron source capable of high current density emission of several tens of A / cm 2. It is an excellent display device that combines the advantages of high brightness, wide viewing angle, wide operating temperature and humidity, and the thin, light, and lightness of the input of the liquid crystal display.

1968년 C. A. Spindt에 의해 처음 제기된 박막형 전계 방출 소자의 필드 에미터는 전자 방출용 마이크로 팁을 원뿔 모양으로 뽀죡하게 만들고 , 마이크로 팁에 전압을 인가하기 위한 게이트 전극을 수 ㎛로 아주 가까이 위치하여 수십 V의 낮은 전압에서도 마이크로 팁에서 전자 방출이 가능하게 하였다.Field emitters in thin-film field emitters, first proposed by CA Spindt in 1968, make the micro-tips for electron emission conical, and the gate electrodes for applying voltages to the micro-tips are located very close to several micrometers and dozens of V Emission from the micro tip was possible even at low voltages.

이에 따라, 양극에 수백 ~ 수천 V의 전압을 일정하게 인가하고 마이크로 팁(캐소드 전극)에 0 혹은 (-) 수십 V, 게이트 전극에 (+) 수십 V의 전압을 인가하게 되면 게이트 전극과 마이크로 팁 간의 강한 전계에 의하여 마이크로 팁에서 전자가 방출되어 양극 전극으로 가속되어 도달하게 된다.Accordingly, when a voltage of several hundred to several thousand V is constantly applied to the anode, and a voltage of 0 or (-) several tens of V is applied to the micro tip (cathode electrode) and (+) several tens of V is applied to the gate electrode, the gate electrode and the micro tip are applied. Due to the strong electric field of the liver, electrons are released from the micro tip and accelerated to the anode electrode.

하지만, 강한 전계에 의한 전자 방출로 인한 높은 전류에 의하여 주울열이 발생하고 이로 인하여 마이크로 팁이 파괴되고, 더 나아가서는 게이트 전극간의 전기적인 쇼트에 의하여 소자의 파괴가 발생할 수 있다.However, Joule heat is generated by the high current due to the electron emission by the strong electric field, which causes the micro tip to be destroyed, and further, the device may be destroyed by the electrical short between the gate electrodes.

소자의 파괴를 방지하기 위하여 초기에는 게이트 전극과 캐소드 전극의 외부에 전기 저항을 부착시켜 캐소드 전극의 과전류를 억제하는 단순한 전기회로를 이용하였으나, 이는 외부 전원 장치의 보호는 물론 필드 이미터의 보호를 꾀할 수 있지만 전계 방출 소자의 단위 픽셀의 균일성은 확보할 수 없다.In order to prevent the destruction of the device, a simple electric circuit was initially used by attaching an electrical resistance to the outside of the gate electrode and the cathode electrode to suppress the overcurrent of the cathode electrode. Although uniformity of the unit pixel of the field emission device can be secured.

이를 해결하기 위하여, 최근에는 단위 픽셀에 각각의 저항을 형성시키는 기술이 제안되었는데, 전계 방출 소자에 수직형, 수평형, 수직/수평 혼합형 구조의 저항층을 적용하여 전류 제한과 소자의 수명을 연장시키고 있다.In order to solve this problem, a technique of forming a respective resistor in a unit pixel has recently been proposed. By applying a resistive layer having a vertical, horizontal, and vertical / horizontal mixed structure to a field emission device, current limiting and device lifetime are extended. I'm making it.

그리고, 저항층을 이용하지 않는 다른 방법으로 도3과 같이 냉음극 소자의 기판에 트렌치(Trench) 구조를 적용하여 FEA 칩(Chip)을 아크(Arc) 방전 파괴로부터 보호하는 보호 회로인 VECTL(Vertical current limiter, 이하, "VECTL"이라 함)을 사용하여, 8 x 8 = 64개의 전자원을 한개의 그룹으로 해서 그 그룹을 에워싸도록 트렌치를 배치하고 있다.In another method that does not use a resistive layer, VECTL (Vertical) is a protection circuit that protects the FEA chip from arc discharge by applying a trench structure to the substrate of the cold cathode device as shown in FIG. 3. Using a current limiter (hereinafter referred to as "VECTL"), the trenches are arranged to surround the group with 8 x 8 = 64 electron sources as one group.

이때, 아크 방전이란 전자 충격에 의해 잔류 가스의 이온화가 폭주해서 일어나는 현상으로서, VECTL은 그 아크 방전에 다다르는 전 단계에서 흐르는 이상 캐소드 전류, 즉 방전전구전류를 검출해서 자동적으로 전류를 억제하는 회로이다.At this time, arc discharge is a phenomenon in which ionization of residual gas is congested due to an electron impact, and VECTL is a circuit that detects abnormal cathode current, that is, discharge bulb current, flowing at all stages of the arc discharge and automatically suppresses the current. .

트렌치 구조에 포함된 그룹 내의 임의의 캐소드 전극 근방에서 방전전구전류가 흐르면 원추형 캐소드 전극의 전위가 올라가며, 전위가 올라감에 따라 공핍층(Depletion Region)이 넓게 핀치오프(Pinch-off) 상태가 된다.When the discharge bulb current flows in the vicinity of any cathode electrode in the group included in the trench structure, the potential of the conical cathode electrode rises, and as the potential rises, the depletion region becomes a pinch-off state.

한편, 정상동작에서는 공핍층이 줄어들고 VECTL은 저저항으로 되고 필요한 전자가 캐소드 전극에 공급된다. VECTL은 이와같이 아크 방전전구전류에 대해서 능동적으로 작용하는 것으로 정상동작시의 직렬 저항 성분을 작게할 수 있고, 고주파수 동작이 필요한 CRT에 적용한 보호회로이다.On the other hand, in normal operation, the depletion layer is reduced, VECTL becomes low resistance, and the necessary electrons are supplied to the cathode electrode. VECTL acts actively on the arc discharge bulb current in this way, which can reduce the series resistance component during normal operation, and is a protection circuit applied to CRT requiring high frequency operation.

하지만 VECFL을 적용하기 위해서는 캐소드 전극을 트랜치 구조에 포함시킨 구조를 형성해야 하지만. 기판상에 폭이 수 ㎛, 깊이 수십 ㎛의 트랜치를 형성하는 것은 매우 어려울 뿐만 아니라, 그 트랜치 내부에 절연물질을 채워 넣는 공정 또한 매우 어렵기 때문에 소자의 제작 수율이 현저히 떨어지는 단점이 있다.However, in order to apply VECFL, it is necessary to form a structure including the cathode electrode in the trench structure. It is very difficult to form trenches having a width of several micrometers and a depth of several tens of micrometers on the substrate, and the manufacturing process of filling an insulating material in the trench is also very difficult, so that the manufacturing yield of the device is significantly reduced.

본 발명은 상술한 바와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 전계 방출 표시 소자에 있어서 강한 전계의 전자 방출로 인한 높은 전류에 의해 발생할 수 있는 소자의 파괴를 방지하도록 전류를 억제 및 제어가능한 필드에미터를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems described above, and an object of the present invention is to suppress and control a current so as to prevent the destruction of a device which may be caused by a high current due to a strong electric field electron emission in a field emission display device. In providing a possible field emitter.

본 발명의 다른 목적은 전계 방출 표시 소자의 제조 방법에 있어서 강한 전계의 전자 방출로 인한 높은 전류에 의해 발생할 수 있는 소자의 파괴를 방지하도록 전류를 억제 및 제어가능한 필드 에미터의 제조 방법을 제공함에 있다.It is another object of the present invention to provide a method of manufacturing a field emitter capable of suppressing and controlling a current so as to prevent destruction of a device which may be caused by a high current due to electron emission of a strong electric field in a method of manufacturing a field emission display device. have.

본 발명의 또 다른 목적은 후술될 구성 및 작용에서 더욱 상세히 설명될 것이다.Another object of the present invention will be described in more detail in the configuration and operation to be described later.

도1은 본 발명에 따른 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터의 단면구성을 나타낸 단면도.1 is a cross-sectional view showing a cross-sectional configuration of a field emitter of a field emission display device having a metal island according to the present invention.

도 2a내지 도 2g는 본 발명에 따른 전계 방출 표시 소자의 필드 에미터 제조 과정을 나타내기 위한 단면도.2A to 2G are cross-sectional views illustrating a field emitter manufacturing process of the field emission display device according to the present invention.

도 3은 도 2a내지 도 2g의 제조과정을 나타내는 순서도.3 is a flow chart showing the manufacturing process of Figures 2a to 2g.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

11 : 기판 12 : 캐소드 전극(전극배선층)11 substrate 12 cathode electrode (electrode wiring layer)

13 : 금속섬14 : 저항층13 metal island 14 resistance layer

15 : 게이트 절연층 16 : 게이트 전극15 gate insulating layer 16 gate electrode

17 : 희생층 18 : 집속전극(Focusing Electrode)17: sacrificial layer 18: focusing electrode (Focusing Electrode)

19 : 마이크로 팁19: micro tips

상술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 전계 방출 표시 소자의 필드 에미터의 구성은 기판의 소정 부위상에 형성된 금속섬;과 상기 금속섬으로부터 일정거리 이격되어 형성된 캐소드 전극;과 상기 금속섬의 양단 및 캐소드 전극 상에 걸쳐 형성되어 상기 금속섬과 캐소드 전극을 연결하는 저항층;과 상기 금속섬, 상기 캐소드 전극 및 상기 저항층 상에 적층 형성되고, 상기 금속섬의 일부 표면을 노출하는 게이트 홀과 상기 캐소드 전극의 일부를 노출시키는 캐소드 홀을 갖는 게이트 절연층;과 상기 게이트 절연층상에 형성되는 게이트 전극;과 상기 캐소드 홀의 내부에 상기 캐소드 전극상에 형성되는 집속전극; 및 상기 게이트 홀을 통해 상기 금속섬상에 형성된 마이크로 팁을 포함함을 특징으로 한다.The field emitter of the field emission display device according to the present invention for achieving the above object is a metal island formed on a predetermined portion of the substrate; and a cathode electrode formed at a predetermined distance from the metal island; and the metal A resistance layer formed on both ends of the island and on the cathode electrode to connect the metal island and the cathode electrode, and stacked on the metal island, the cathode electrode, and the resistance layer, and exposing a part surface of the metal island. A gate insulating layer having a gate hole and a cathode hole exposing a portion of the cathode electrode, a gate electrode formed on the gate insulating layer, and a focusing electrode formed on the cathode electrode in the cathode hole; And a micro tip formed on the metal island through the gate hole.

바람직하게 상기 금속섬은 기판의 중앙부위에 형성될 수 있고, 상기 캐소드 전극과 0.1 ~ 20 ㎛의 거리로 이격되어 형성되며, 상기 저항층은 바람직하게 인(P)과 같은 불순물이 도포된 실리콘 박막으로 형성될 수 있다.Preferably, the metal island may be formed at a central portion of the substrate, and is spaced apart from the cathode electrode at a distance of 0.1 to 20 μm, and the resistance layer is preferably a silicon thin film coated with impurities such as phosphorus (P). It can be formed as.

그리고, 상기 집속 전극은 마이크로 팁과 같은 종류의 재질을 가지도록 형성될 수 있다.The focusing electrode may be formed to have the same kind of material as the micro tip.

또한, 본 발명에 따른 전계 방출 표시 소자의 필드 에미터 어레이를 제조하는 방법은 기판의 소정 부위상에 금속섬을 형성하는 단계;와 금속섬으로부터 일정거리 이격되도록 기판상에 캐소드 전극을 형성하는 단계;와 상기 금속섬의 양단 및 캐소드 전극상에 형성되어 상기 금속섬 및 캐소드 전극을 연결하는 저항층을 형성하는 단계;와 상기 금속섬, 저항층 및 캐소드 전극상에 적층 형성되어 상기 저항층의 일부 표면을 노출하는 게이트 홀과 상기 캐소드 전극의 일부를 노출하는 캐소드 홀을 갖는 게이트 절연층을 형성하는 단계;와 상기 게이트 절연층상에 게이트 전극을 형성하는 단계;와 상기 캐소드 홀을 통해 캐소드 전극상에 집속전극을 형성하는 단계; 및 상기 게이트 홀을 통해 금속섬상에 마이크로 팁을 형성하는 단계를 포함함을 특징으로 한다.In addition, the method of manufacturing a field emitter array of the field emission display device according to the present invention comprises the steps of forming a metal island on a predetermined portion of the substrate; and forming a cathode electrode on the substrate to be spaced a certain distance from the metal island And forming a resistance layer formed on both ends of the metal island and on the cathode electrode to connect the metal island and the cathode electrode, and being laminated on the metal island, the resistance layer, and the cathode electrode. Forming a gate insulating layer having a gate hole exposing a surface and a cathode hole exposing a portion of the cathode electrode; and forming a gate electrode on the gate insulating layer; and on the cathode electrode through the cathode hole Forming a focusing electrode; And forming a micro tip on the metal island through the gate hole.

이때, 집속전극과 마이크로 팁은 동시에 형성될 수 있으며, 동일한 재질의 금속으로 형성될 수 있다.At this time, the focusing electrode and the micro tip may be formed at the same time, it may be formed of a metal of the same material.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도1은 본 발명에 따른 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터의 단면구성을 나타낸 단면도이다.1 is a cross-sectional view showing the cross-sectional structure of a field emitter of a field emission display device having a metal island according to the present invention.

도 1에 의하면 전계 방출 표시 소자의 필드 에미터 어레이를 구성하는 기판(101), 금속섬(103), 캐소드 전극(102), 저항층(104), 게이트 절연층(105), 게이트 전극(106) 및 마이크로 팁(108)의 상호 배치구조가 잘 나타나 있다.Referring to FIG. 1, the substrate 101, the metal island 103, the cathode electrode 102, the resistive layer 104, the gate insulating layer 105, and the gate electrode 106 constituting the field emitter array of the field emission display device are shown. ) And micro tips 108 are well shown.

구체적으로 기판(101)은 실리콘이나 유리기판이 이용되고, 바람직한 일례로 정사각형의 형상을 갖도록 형성되는 금속섬(103)은 기판(101) 표면에 매트릭스로 배치 형성되어 하나의 금속섬(103)은 필드 에미터 어레이의 하나의 픽셀에 있어서 중앙 부위에 배치된다.Specifically, the substrate 101 is a silicon or glass substrate is used, a metal island 103 is formed to have a square shape as a preferred example is formed in a matrix on the surface of the substrate 101 is one metal island 103 One pixel of the field emitter array is placed in the center region.

캐소드 전극(102)은 기판(101)상에 형성된 금속섬(103)들 사이에 형성되는데, 금속섬(103)으로부터 소정거리, 바람직하게 0.1 ~ 20 ㎛ 만큼 이격되어 형성된다.The cathode electrode 102 is formed between the metal islands 103 formed on the substrate 101, and is spaced apart from the metal islands 103 by a predetermined distance, preferably 0.1 to 20 μm.

저항층(104)은 금속섬(103)의 일측 변부와 캐소드 전극(102)의 일측 변부를 둘러싸도록 형성된다.The resistance layer 104 is formed to surround one side of the metal island 103 and one side of the cathode electrode 102.

게이트 절연층(105)은 기판(101)상에 형성된 캐소드 전극(102) 및 상기 저항층(104) 상에 적층 형성되고, 상기 금속섬(103)의 일부 표면을 노출하는 게이트 홀(110)과 상기 캐소드 전극(102)의 일부를 노출시키는 캐소드 홀(113)을 갖도록 형성된다.The gate insulating layer 105 is stacked on the cathode electrode 102 and the resistance layer 104 formed on the substrate 101, and has a gate hole 110 exposing a part surface of the metal island 103. The cathode electrode 102 is formed to have a cathode hole 113 exposing a portion of the cathode electrode 102.

게이트 전극(106)은 게이트 절연층(105)상에 형성되고, 마이크로 팁(109)이 게이트 홀(110)내의 금속섬(103)상에 형성된다.The gate electrode 106 is formed on the gate insulating layer 105, and the micro tip 109 is formed on the metal island 103 in the gate hole 110.

그리고, 캐소드 홀(113)내의 캐소드 전극(102)상에는 집속전극(108)이 형성된다.The focusing electrode 108 is formed on the cathode electrode 102 in the cathode hole 113.

이상과 같은 구조를 가지는 전계 방출 표시 소자의 필드 이미터의 작용은 캐소드 전극(102)과 금속섬(103) 사이를 저항값이 지정된 저항층(104)으로 연결하여마이크로 팁(109)에 정확한 저항이 연결되어 단위 픽셀간의 방출 전류의 균일도를 향상시킬 수 있다.The action of the field emitter of the field emission display device having the structure as described above is connected between the cathode electrode 102 and the metal island 103 to the resistance layer 104 with the specified resistance value, thereby providing an accurate resistance at the micro tip 109. This connection can improve the uniformity of emission current between unit pixels.

특히, 캐소드 전극(102)과 금속선(103)과의 거리(d)를 0.1 ~ 20㎛로 조절하고, 저항층(104)으로 사용하는 비정질 실리콘 박막에 PH3SiH4=0~1% 성분의 가스를 반응시켜 불순물(P)을 도핑하여 박막의 비저항을 조절하여 캐소드 전극(102)과 금속성(103)과의 저항을 통하여 마이크로 팁(109)에 흐르는 전류를 제어할 수 있다.In particular, the distance d between the cathode electrode 102 and the metal wire 103 is adjusted to 0.1 to 20 µm, and the PH 3 SiH 4 = 0 to 1% component of the amorphous silicon thin film used as the resistance layer 104. By reacting the gas to dopant (P) to adjust the specific resistance of the thin film to control the current flowing through the micro tip 109 through the resistance between the cathode electrode 102 and the metallic 103.

도 2a 내지 도 2g는 본 발명에 따른 전계 방출 표시 소자의 필드 에미터 제조 방법을 설명하기 위한 단면도들이며, 도 3은 이 제조 방법의 단계들을 나타내는 순서도이다.2A to 2G are cross-sectional views illustrating a method of manufacturing a field emitter of a field emission display device according to the present invention, and FIG. 3 is a flowchart showing steps of the manufacturing method.

도 2a를 참조하면, 기판(101), 예컨데 실리콘이나 유리 기판상에 Cr, Mo, Nb, W 등의 금속막을 스퍼터링법 등을 이용하여 1000 ~ 5000 Å의 두께로 증착한 후 사진식각공정으로 도 2a에 도시한 바와 같이 일방향으로 패터닝한다.Referring to FIG. 2A, a metal film such as Cr, Mo, Nb, W, or the like is deposited on a substrate 101, for example, a silicon or glass substrate, by sputtering or the like to have a thickness of 1000 to 5000 GPa, and then a photolithography process is performed. Patterning is performed in one direction as shown in 2a.

즉, 도 2a의 단면에 도시한 바와 같이 기판(101)의 중앙부분에는 금속섬(103)을 형성하고, 상기 금속섬(103)과는 소정거리(d), 예컨데 0.1 ~ 2㎛ 만큼 이격되도록 캐소드 전극(102)을 형성한다(단계 S1)That is, as shown in the cross section of FIG. 2A, a metal island 103 is formed in the center portion of the substrate 101, and is spaced apart from the metal island 103 by a predetermined distance d, for example, 0.1 to 2 μm. The cathode electrode 102 is formed (step S1).

이어서, 상기 금속섬(103) 및 캐소드 전극(102)이 형성된 기판(101)의 전면에 PH3/SiH4=0~1%의 혼합 가스를 이용하여 불순물(인)이 도핑된 비정질 실리콘 박막을 형성한 후 패터닝하여 상기 금속섬(603b)과 캐소드 전극(603a)을 연결하는 저항층(605)을 형성한다(단계 S2).Subsequently, an amorphous silicon thin film doped with impurities (phosphorus) is doped using a mixed gas of PH 3 / SiH 4 = 0 to 1% on the entire surface of the substrate 101 on which the metal island 103 and the cathode electrode 102 are formed. After forming, patterning is performed to form a resistance layer 605 connecting the metal island 603b and the cathode electrode 603a (step S2).

이때, 저항층(104)는 도 2b와 같이 캐소드 전극(102) 및 금속섬(103)과 후에 형성되는 게이트 전극(106)의 교차영역에 형성되고, 상기 금속섬(103)의 양단을 덮고 상기 캐소드 전극(102)을 포위하도록 형성된다.In this case, the resistor layer 104 is formed at the intersection of the cathode electrode 102 and the metal island 103 and the gate electrode 106 formed later, as shown in FIG. 2B, and covers both ends of the metal island 103. It is formed to surround the cathode electrode 102.

이렇게 금속섬(103) 상부에 저항층(104)을 형성하지 않을 경우 차후에 게이트 홀(110) 형성을 위한 건식식각시 종래와 다르게 저항층(104)이 식각되지 않아 종래보다 정확한 원통 모양의 게이트 홀(110)이 형성된다.When the resistive layer 104 is not formed on the upper portion of the metal island 103, the resistive layer 104 is not etched differently from the conventional dry etching process for forming the gate hole 110. 110 is formed.

도 2c를 참조하면 상기 저항층(104) 및 금속섬(103)이 형성된 기판(101)으 전면에 게이트 절연층(105)을 형성하며, 예컨데, 게이트 절연층(105)는 실리콘 산화막을 플라즈마 화학 기상 증착법 또는 화학 기상 증착법 등에 의해 증착된다(단계 S3).Referring to FIG. 2C, the gate insulating layer 105 is formed on the entire surface of the substrate 101 on which the resistive layer 104 and the metal island 103 are formed. For example, the gate insulating layer 105 may form a silicon oxide film using plasma chemistry. It deposits by a vapor deposition method, a chemical vapor deposition method, etc. (step S3).

이어서, 상기 절연층(105) 상에 게이트 전극(106)으로 사용할 Cr, Mo, Nb 또는 Ni 등의 금속막을 스퍼터링 등의 방법으로 1000~5000 Å의 두께로 증착한다(단계 S4).Subsequently, a metal film such as Cr, Mo, Nb, or Ni to be used as the gate electrode 106 is deposited on the insulating layer 105 in a thickness of 1000 to 5000 mm by sputtering or the like (step S4).

이후 도 2d와 같이 사진공정을 이용하여 상기 절연층(105)상에 상기 금속섬(103)의 상부 일부를 노출하는 게이트 홀(110)과 캐소드 전극(102)의 전부를 노출하는 캐소드 홀(113)을 갖는 마스크 패턴, 예컨데 포토레지스트 패턴을 형성한다.Thereafter, as shown in FIG. 2D, the gate hole 110 exposing the upper portion of the metal island 103 and the cathode hole 113 exposing all of the cathode electrode 102 are exposed on the insulating layer 105 using the photolithography process. Mask pattern, for example, a photoresist pattern, is formed.

이어서, 상기 마스크 패턴을 마스크로 하여 상기 게이트 전극(106) 및 절연층(105)을 상기 금속섬(103)을 노출할 때까지 건식식각하여 직경 0.1 ~ 2 ㎛ 내외의 게이트 홀(110)을 형성하고, 이와 동시에 상기 캐소드 전극을 노출하는 캐소드홀을 형성한다(단계 S5) .Subsequently, using the mask pattern as a mask, the gate electrode 106 and the insulating layer 105 are dry-etched until the metal islands 103 are exposed to form a gate hole 110 having a diameter of about 0.1 to 2 μm. At the same time, a cathode hole exposing the cathode electrode is formed (step S5).

상기 게이트 홀(110)과 캐소드 홀(113)의 형성시 상기 게이트 전극(106)이 Cr인 경우 Cl2/O2가스를 이용한 반응성 이온 식각법을 이용하여 식각하고, 상기 게이트 절연막(105)이 실리콘 산화막인 경우에는 CHF3/O2 가스를 이용한 반응성 이온 식각법을 이용하여 식각한다.When the gate electrode 106 is Cr when the gate hole 110 and the cathode hole 113 are formed, etching is performed by using a reactive ion etching method using Cl 2 / O 2 gas, and the gate insulating layer 105 is silicon oxide film. In the case of etch using a reactive ion etching method using CHF 3 / O 2 gas.

특히, 상기 게이트 홀(110)을 형성하기 위하여 실리콘 산화막으로 구성된 게이트 절연막(105)의 식각시 상기 금속섬(103)은 식각 저지막(etch stopper)으로 작용한다.In particular, the metal islands 103 serve as an etch stopper during etching of the gate insulating layer 105 formed of a silicon oxide layer to form the gate hole 110.

이에 따라, 종래와 비교하여 정확한 원통 모양의 게이트 홀(110)을 형성할 수 있고, 본 발명은 상기 게이트 홀(110) 형성시 건식식각을 이용하여 상기 게이트 홀의 측벽을 수직하게 형성한다.Accordingly, the gate hole 110 having a more accurate cylindrical shape can be formed as compared with the related art, and the present invention vertically forms the sidewall of the gate hole using dry etching when the gate hole 110 is formed.

이렇게 하면, 후에 형성되는 마이크로 팁(109)에 걸리는 전계를 최대로 할 수 있어 많은 전자 방출 효율을 최대로 하는 방출 전류를 얻을 수 있다.In this way, the electric field applied to the micro tip 109 formed later can be maximized, and the emission current which maximizes many electron emission efficiency can be obtained.

다음에, 도 2f 내지 도 2h와 같이 통상의 스핀트 공정을 이용하여 게이트 홀(110)속에 마이크로 팁(109)을 형성하며, 집속전극(108)이 바람직하게 마이크로 팁(109) 제작 공정시 동시에 형성된다(단계 S6).Next, as shown in FIGS. 2F to 2H, the micro tip 109 is formed in the gate hole 110 using a conventional spin process, and the focusing electrode 108 is preferably used at the same time during the manufacturing process of the micro tip 109. It is formed (step S6).

통상 마이크로 팁(109)과 집속전극(108)은 Cr, Mo, Nb 또는 W 의 금속 등을 이용하여 형성한다.Usually, the micro tip 109 and the focusing electrode 108 are formed using a metal of Cr, Mo, Nb or W.

상술한 과정을 거쳐 형성되는 전계 방출 표시 소자는 캐소드 전극(102)을 형성함과 동시에 종래에는 진행되지 않던 금속섬(103)을 형성하는 신규한 공정을 진행함으로써, 전류를 제어하고 소자의 파괴를 방지할 수 있는 구조를 형성하는 것이 가능하다The field emission display device formed through the above-described process forms a cathode electrode 102 and a new process of forming a metal island 103 which has not been performed in the past, thereby controlling current and preventing destruction of the device. It is possible to form a structure that can be prevented

이상 상술한 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 설명하였지만, 본 발명의 분야에 속하는 통상의 지식을 가진 자라면 본 발명의 정신 및 범위를 벗어나지 않는 범위내에서 얼마든지 본 발명을 변형 또는 변경하여 실시할 수 있음을 알수 있을 것이다.As described above, the preferred embodiments of the present invention have been described in detail, but those skilled in the art may change or change the present invention without departing from the spirit and scope of the present invention. It will be appreciated that this can be done.

이상과 같이, 본발명에 따른 전계 방출 표시 소자의 필드 이미터는 캐소드 전극과 금속섬 사이를 저항층으로 연결하여 마이크로 팁에 정확한 저항이 연결되도록 하므로써, 마이크로 팁에 흐르는 전류를 쉽게 제어하여 소자의 수명을 연장시킬 수 있고 방출 전류의 균일도를 높일 수 있다.As described above, the field emitter of the field emission display device according to the present invention connects the cathode electrode and the metal island with a resistance layer so that the correct resistance is connected to the micro tip, thereby easily controlling the current flowing through the micro tip, thereby improving the lifespan of the device. Can be extended and the uniformity of the emission current can be increased.

그리고,본 발명의 전계 방출 표시 소자의 필드 이미터는 금속섬 상에 저항층을 형성하지 않아 종래와 같이 저항층이 손상되지 않으며 제작 공정을 더욱 쉽게 진행할 수 있다.In addition, the field emitter of the field emission display device of the present invention does not form a resistive layer on the metal island, so that the resistive layer is not damaged as in the prior art, and the manufacturing process can be more easily performed.

또한, 클러스터 구조를 적용하므로써 외부 충격에 의하여 소자가 파괴되더라도 해당 클러스터를 제외한 다른 클러스터 부분의 소자는 파괴되지 않고 동작할 수 있으므로 소자의 수명 연장을 기대할 수 있다.In addition, by applying the cluster structure, even if the device is destroyed by an external impact, the device of the other cluster parts except the cluster can operate without being destroyed, so that the life of the device can be expected to be extended.

Claims (10)

기판의 소정 부위상에 형성되는 금속섬;A metal island formed on a predetermined portion of the substrate; 상기 금속섬의 외측으로 일정거리 이격되어 형성된 캐소드 전극;A cathode electrode spaced apart from the metal island by a predetermined distance; 상기 금속섬의 양단 및 캐소드 전극 상에 형성되어 상기 금속섬과 캐소드 전극을 연결하는 저항층;A resistance layer formed on both ends of the metal island and on the cathode electrode to connect the metal island and the cathode electrode; 상기 금속섬 및 상기 저항층 상에 형성되고 상기 금속섬의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극;A gate insulating layer and a gate electrode formed on the metal island and the resistive layer and having a gate hole exposing a part surface of the metal island; 상기 금속섬 및 상기 저항층 상에 형성되고 상기 캐소드 전극의 일부를 노출하는 집속전극 홀을 갖는 게이트 절연층 및 게이트 전극;A gate insulating layer and a gate electrode formed on the metal island and the resistive layer and having a focusing electrode hole exposing a portion of the cathode electrode; 상기 캐소드 전극 상에 전기적으로 연결되며 집속전극 홀 내부에 형성된 집속전극; 및A focusing electrode electrically connected to the cathode and formed in the focusing electrode hole; And 상기 게이트 홀에 형성된 마이크로 팁을 포함하여 이루어지는 것을 특징으로 하는 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터.A field emitter of a field emission display device having a metal island comprising a micro tip formed in the gate hole. 제 1항에 있어서,The method of claim 1, 상기 금속섬이 형성되는 소정 부위는 픽셀이 형성될 영역의 중앙부위임을 특징으로 하는 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터.The field emitter of the field emission display device having the metal island, wherein the predetermined portion where the metal island is formed is a central portion of the region where the pixel is to be formed. 상기 금속섬은 상기 캐소드 전극과 0.1~20㎛의 거리로 이격되어 있는 것을 특징으로 하는 금속섬을 갖는 전계 방출 소자의 필드 에미터.The metal island is a field emitter of the field emission device having a metal island, characterized in that spaced apart from the cathode electrode by a distance of 0.1 ~ 20㎛. 제 1항에 있어서,The method of claim 1, 상기 저항층은 불순물이 도핑된 비정질 실리콘 박막으로 구성되는 것을 특징으로 하는 금속섬을 갖는 전계 방출 소자의 필드 에미터.And the resistive layer is formed of an amorphous silicon thin film doped with impurities. 제 1항에 있어서,The method of claim 1, 상기 집속전극은 마이크로 팁이 형성될 때 동시에 형성되고 마이크로 팁과 같은 종류의 재질을 가지는 금속으로 구성되는 것을 특징으로 하는 금속섬을 갖는 전계 방출 소자의 필드 에미터.The focusing electrode is a field emitter of a field emission device having a metal island, characterized in that formed at the same time when the micro tip is formed of a metal having the same type of material as the micro tip. 기판의 소정 부분에 금속섬을 형성하고 그 외측 일정거리 이격되도록 캐소드 전극을 형성하는 단계;Forming a metal island on a predetermined portion of the substrate and forming a cathode electrode spaced apart from the outside by a predetermined distance; 상기 금속섬의 양단 및 캐소드 전극 상에 형성되어 상기 금속섬 및 캐소드 전극을 연결하는 저항층을 형성하는 단계;Forming a resistance layer formed on both ends of the metal island and the cathode electrode to connect the metal island and the cathode electrode; 상기 저항층 및 캐소드 전극 상에 형성되어 상기 저항층의 일부 표면을 노출하는 게이트 홀을 갖는 게이트 절연층 및 게이트 전극을 형성하는 단계;Forming a gate insulating layer and a gate electrode formed on the resistive layer and the cathode electrode having a gate hole exposing a part surface of the resistive layer; 상기 금속섬 및 상기 저항층 상에 형성되고 상기 캐소드 전극의 일부를 노출하는 집속전극 홀을 갖는 게이트 절연층 및 게이트 전극을 형성하는 단계; 및Forming a gate insulating layer and a gate electrode on the metal island and the resistive layer and having a focusing electrode hole exposing a portion of the cathode electrode; And 상기 캐소드 전극에 전기적으로 연결되며 집속전극 홀 내부에 집속전극을 형성하는 단계와 상기 게이트 홀에 마이크로 팁을 형성하는 단계가 동시에 이루어 지며 마이크로 팁과 집속전극의 재질이 같은 금속으로 이루어지는 것을 특징으로 하는 금속섬을 갖는 전계 방출 소자의 필드 에미터 제조방법.The electrode is electrically connected to the cathode, and the forming of the focusing electrode in the focusing electrode hole and the forming of the micro tip in the gate hole are simultaneously performed, and the materials of the microtip and the focusing electrode are made of the same metal. Field emitter manufacturing method of a field emission device having a metal island. 제 6항에 있어서,The method of claim 6, 상기 게이트 절연층 및 게이트 전극을 형성하는 단계는 상기 저항층이 형성된 기판의 전면에 절연층 및 금속막을 형성하는 단계와, 상기 금속막 상에 상기 금속섬 상부 표면 일부를 노출하는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 마스크로 하고 상기 금속섬을 식각저지막으로 하여 상기 금속막 및 절연층을 건식식각하는 단계와, 상기 마스크 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 제조방법.The forming of the gate insulating layer and the gate electrode may include forming an insulating layer and a metal film on the entire surface of the substrate on which the resistance layer is formed, and forming a mask pattern exposing a portion of the upper surface of the metal island on the metal film. And dry etching the metal film and the insulating layer using the mask pattern as a mask and the metal island as an etch stop film, and removing the mask pattern. Method of manufacturing field emitters in emission display devices. 제 6항에 있어서,The method of claim 6, 상기 금속섬은 상기 캐소드와 0.1~20 ㎛의 거리로 이격되게 형성하는 것을 특징으로 하는 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 제조방법.The metal island is a field emitter manufacturing method of a field emission display device having a metal island, characterized in that formed to be spaced apart from the cathode at a distance of 0.1 ~ 20㎛. 제 6항에 있어서,The method of claim 6, 상기 저항층은 불순물이 도핑된 비정질 실리콘 박막으로 형성하는 것을 특징으로 하는 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 제조방법.The resistive layer is a field emitter manufacturing method of a field emission display device having a metal island, characterized in that formed of an amorphous silicon thin film doped with impurities. 제 6항에 있어서,The method of claim 6, 상기 금속섬은 기판에 있어서 픽셀이 형성될 부분의 중앙부위에 형성됨을 특징으로 하는 금속섬을 갖는 전계 방출 표시 소자의 필드 에미터 제조 방법.And said metal islands are formed in a central portion of a portion of a substrate where pixels are to be formed.
KR1020000063240A 2000-10-26 2000-10-26 Field emitter of field emission display device having metal island and manufacturing method thereof KR20020032209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000063240A KR20020032209A (en) 2000-10-26 2000-10-26 Field emitter of field emission display device having metal island and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000063240A KR20020032209A (en) 2000-10-26 2000-10-26 Field emitter of field emission display device having metal island and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20020032209A true KR20020032209A (en) 2002-05-03

Family

ID=19695609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000063240A KR20020032209A (en) 2000-10-26 2000-10-26 Field emitter of field emission display device having metal island and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20020032209A (en)

Similar Documents

Publication Publication Date Title
US5396150A (en) Single tip redundancy method and resulting flat panel display
US7504767B2 (en) Electrode structures, display devices containing the same
KR100597056B1 (en) Large-area fed apparatus and method for making same
US6632114B2 (en) Method for manufacturing field emission device
US5710483A (en) Field emission device with micromesh collimator
KR100343222B1 (en) Method for fabricating field emission display
US20050001529A1 (en) Barrier metal layer for a carbon nanotube flat panel display
US5378182A (en) Self-aligned process for gated field emitters
US5719466A (en) Field emission display provided with repair capability of defects
KR100314830B1 (en) Method for fabricating field emission display device
US6809464B2 (en) Field emission device and method for fabricating the same
JP3104639B2 (en) Field emission cold cathode
US6210246B1 (en) Method for making an electron source with microtips, with self-aligned focusing grid
KR20020032209A (en) Field emitter of field emission display device having metal island and manufacturing method thereof
KR100310997B1 (en) Field emitter of field emission display device and manufacturing method thereof
KR100323221B1 (en) Field emitter of field emission display device and manufacturing method thereof
JP2000123713A (en) Electron emitting element, its manufacture and display device using it
KR100405971B1 (en) Structure and formation method for focusing electrode in field emssion display
KR20020009067A (en) Field emitter of field emission display device and manufacturing method thereof
KR100254674B1 (en) Resistive layer for field emission display
JPH07122178A (en) Field emitting cathode and manufacture of field emitting cathode
KR20020077565A (en) field emitter of field emission device and fabrication method thereof
KR100370246B1 (en) Field emission display
KR100262199B1 (en) Field emission cathode and manufacturing method of the same
KR20020054083A (en) Field emitter of field emission display device and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application