KR20020015834A - 액정표시장치용 어레이기판 제조방법 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 합착된 액정패널의 상부기판과 하부기판과의 거리(gap)을 유지하기 위한 수단으로 기둥형상 스페이서(column spacer)를 포함하는 액정표시장치에 관한 것이다.

본 발명은 상기 기둥형상 스페이서가 부착된 상부기판과 하부기판인 어레이기판을 합착하고 맞추는 과정에서, 상기 하부기판에 구성된 요소에 의해 발생하는 단차를 제거하여 상기 하부기판에 맞닿은 기둥형상 스페이서의 움직임을 자유롭게 함으로써 액표시장치의 합착불량을 방지할 수 있다.

Description

액정표시장치용 어레이기판 제조방법{method for fabricating array substrate for liquid crystal display device}

본 발명은 액정표시장치에 관한 것으로 특히, 기둥모양의 스페이서(column spacer)를 채용한 액정표시장치의 어레이기판 제조방법에 관한 것이다.

상기 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 크게 상부기판과 하부기판과 상기 상부기판과 하부기판의 사이에 위치한 액정(liquid crystal)으로 구성된다.

이하, 도 1을 참조하여 설명한다.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해사시도이다

도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.

상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.

상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.

이러한 신호는 상기 드레인전극을 지나 화소전극(17)을 통해 액정에 인가되며, 액정은 인가된 신호에 따라 배향되어 하부 백라이트(미도시)로부터 입사되는 빛의 양을 조절하여 외부로 출사하도록 함으로써 화상을 표시 할 수 있다.

전술한 바와 같이 구성된 상부기판과 하부기판은 실런트에 의해 합착되고, 상기 상부기판과 하부기판의 사이에 액정(14)을 주입하는 공정을 거쳐 액정패널을 제작할 수 있다.

이때, 상기 상부기판과 하부기판 사이에 액정을 주입하기 위한 공간을 정의하는 수단으로 스페이서(spacer)(미도시)를 사용한다.

일반적으로 상부기판과 하부기판 사이의 간격을 일정하게 유지하기 위해 동일한 구경을 가진 스페이서를 상기 하부기판에 산포하는 방식을 이용한다.

스페이서를 산포하는 방식은 크게 두가지로 구분될 수 있으며, 제 1 방식은 스페이서를 알콜등에 혼합하여 분포하는 습식 산포방식이고, 제 2 방식은 스페이서만을 분포하는 건식 산포방식이다.

상기 제 1 방식인 습식 산포방식은 공정조건이나 스페이서의 재질에 무관하고 스페이서가 응집하지 않는 장점은 있으나, 상기 알콜 등의 용매를 제거하는 과정에서 온도 조절등에 문제가 있다.

상기 제 2 방식은 온도조절 등이 불필요한 장점은 있으나, 재료보관이 어렵고 상태적으로 산포 분포차가 크며 정전기의 영향이 매우 큰 문제가 있다.

따라서, 전술한 바와 같은 문제점을 다소 해결하기 위한 대안으로 상기 상부기판과 일체화된 스페이서를 제작하여 구성하는 방법을 사용하여 왔다.

이와 같은 스페이서는 일반적으로 기둥(column)의 형태이며, 그 바닥면의 형상은 다양하게 변형 가능하다.(이러한 스페이서를 일반적으로 기둥형상 스페이서(column spacer)라 칭한다.)

도 2는 컬럼스페이서를 채용한 액정표시장치의 단면도이다.

도시한 바와 같이, 컬럼 스페이서(colum spacer)(31)는 액정패널(22)의 개구율(aperture ratio)에 영향을 미치지 않는 범위내에 구성되며, 일반적으로 상부기판(5)에 형성된 블랙매트릭스(black matrix : BM)(6)의 하부에 구성된다.

상기 스페이서(31)는 컬러필터기판인 상부기판(5)에 제작되며, 하부기판(22)과 맞닿는 계면에서 상기 하부기판(22)에 결함(defect)이 생기지 않고 액정(14)에 화학적인 영향을 미치지 않는 재질을 사용하여 구성할 수 있다.

상기 스페이서(31)가 형성된 상부기판(5)과 하부기판(22)을 합착하여 액정패널을 구성할 수 있으며, 이때 두 기판의 합착은 하부기판 또는 상부기판에 형성한 합착키(미도시)를 통해 이루어진다.

이때, 합착오차에 의한 부정합(misalignment)이 발생하게 되면 이를 감지(sensing)한 합착장치는 상기 상부기판(5)과 하부기판(22)을 미소하게 움직여 정확한 합착이 이루어 지도록 한다.

이와 같은 공정에서, 상기 스페이서(31) 또한 상부기판(5)의 움직임에 따라 하부기판(22)의 상부면을 움직이게 되며, 이때 하부기판(22)의 상부면에 단차가 존재한다면 상기 스페이서(31)의 움직임을 방해하여 합착불량을 유발할 소지가 있다.

이하, 도 3과 4를 참조하여 종래의 어레이기판의 구성과 제조방법을 설명한다.

도 3은 박막트랜지스터를 채용한 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.

도시한 바와 같이, 액티브매트릭스형(active matrix type) 액정표시장치는 화소(P)단위로 스위칭소자(T)와 스토리지 캐패시터(storage capacitor)(C)를 구성하며, 상기 스위칭 소자를 중심으로 게이트배선(13)과 데이터배선(15)이 교차하여 형성된다.

일반적으로 스위칭소자로는 박막트랜지스터를 이용하며, 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(55)으로 구성된다.

이때, 상기 게이트배선(13)과 데이터배선(15)이 교차하여 화소영역(P)을 정의하며, 상기 화소영역 상에는 상기 스위칭소자인 박막트랜지스터(T)의 드레인전극(30)과 접촉하는 화소전극(17)을 형성한다.

이하, 도4을 참조하여 도 3의 제조방법과 단면구조를 설명한다.

도 4는 도 3의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ를 따라 절단한 단면도이다.

도시한 바와 같이, 기판(22)상에 게이트전극(26)과 게이트배선(도 3의 13)을 형성한다. 이때 상기 화소영역(P)을 정의하는 게이트배선의 일부는 제 1 스토리지 캐패시터(13')의 기능을 한다.

다음으로, 상기 게이트배선(도 3의 13)등이 형성된 기판(22)상에 질화실리콘(SiN_X)과 산화실리콘(SiO₂)등이 포함된 무기절연물질을 도포하여 게이트절연막(gate insulator)(29)을 형성한다.

상기 게이트전극(26)상부의 게이트절연막(29)상에 액티브층(55)을 형성하고, 상기 액티브층상에 소스전극(28)과 드레인전극(30)과, 상기 소스전극(28)과 수직하게 일 방향으로 연장된 데이터배선(15)과 상기 스토리지 제 1 전극(13') 상부에 아일랜드형태의 스토리지 제 2 전극(15')을 형성한다.

다음으로, 상기 데이터배선(15)등이 형성된 기판 상에 전술한 무기절연물질을 증착하고 보호층(33)을 형성한 후 패턴하여, 상기 드레인전극(30) 상부에 드레인 콘택홀(31)을 형성한다.

다음으로, 상기 드레인 콘택홀(31)을 통해 상기 드레인전극(30)과 연결되고, 상기 화소영역(P)을 거쳐 상기 스토리지 제 2 전극(15')상부까지 연장된 화소전극(17)을 형성한다.

이와 같이 구성된 구조에서, 상기 게이트배선(도 3의 13)상부에 형성된 캐패시터(C)의 측면(D)이나, 데이터배선(15)의 측면(E)은 다수의 절단된층이 거의 수직한 방향으로 구성되므로, 이러한 구조에 의한 단차가 존재한다.

앞서 설명한 바와 같이, 상기 상부기판(도 2의 5)에는 상기 각 배선과 박막트랜지스터의 위치에 대응하여 블랙매트릭스(도 2의 6)가 구성되고, 상기 블랙매트릭스 위치의 상기 상부기판(도 2의 5)의 상부에는 기둥형태의 스페이서(도 2의 31)를 형성한다.

따라서, 전술한 바와 같이 두 기판을 합착하는 공정 중 두 기판의 미스얼라인을 보정할 경우, 상기 단차에 의해 스페이서의 움직임에는 한계가 있다.

이로 인해, 두 기판의 합착불량이 발생하여 액정표시장치의 수율을 떨어뜨리는 문제가 발생한다.

따라서, 전술한 바와 같은 문제를 해결하기 위해, 본 발명은 상기 각 구성요소가 형성된 하부기판에 단차가 존재하지 않도록 하여 컬럼형상의 스페이서를 포함하는 상부기판과 하부기판의 정확한 합착공정을 이루어 액정표시장치의 수율을 개선하는데 그 목적이 있다.

도 1은 일반적인 액정표시장치용 어레이기판의 분해사시도이고,

도 2는 종래의 액정표시장치의 일부를 도시한 확대 단면도이고,

도 3은 도 1에 구성된 화소의 일부를 도시한 확대 평면도이고,

도 4는 도 3의Ⅱ-Ⅱ와 Ⅲ-Ⅲ를 절단한 종래의 구성을 도시한 단면도이고,

도 5a 내지 도 5e는 도 3의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ를 절단하여 공정순서에 따라 도시한 본 발명에 따른 공정 단면도이다.

도 6은 본 발명에 따른 액정표시장치의 일부를 도시한 확대 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

122 : 하부기판 155 : 상부기판

166 : 블랙매트릭스 171 : 컬럼 스페이서

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판과; 상기 기판 상에 구성된 스위칭소자와; 상기 스위칭소자에 연결된 화소전극과; 상기 스위칭소자 상부에 유기절연물질로 구성되어 기판의 표면을 평탄화한 보호층으로 구성된 하부기판과; 상기 하부기판에 대응되고, 블랙매트릭스를 포함하는 컬러필터와; 상기 블랙매트릭스 상부에 형성된 기둥모양의 스페이서로 구성된 상부기판과; 상부기판과 하부기판 사이에 충진된 액정을 포함한다.

상기 보호층은 벤조사이클로 부텐(BCB)과 아크릴(acryl)계 수지 등이 포함된 투명 절연물질 그룹 중 선택된 하나인 것을 특징으로한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 실시예 --

본 발명에 따른 실시예에서는 상기 하부기판에 단차가 존재하지 않도록 하기 위해, 상기 하부기판을 구성하는 공정 중 상기 보호층을 형성하는 공정에서 투명한 유기절연물질을 사용하는 방법을 제안한다.

이하, 도 5a 내지 도 5e를 참조하여 본 발명에 따른 액정표시자치용 어레이기판의 제조방법을 설명한다.

도 5a 내지 도 5e는 도 3의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ를 절단하여 공정순서에 따라 도시한 공정단면도이다.

본 실시예에서는 백채널에치(back channel etch : BCE) 방법으로 구성된 역스태거드(inverted staggered)형 박막트랜지스터를 채용한 어레이기판을 예를 들어 설명한다. (편의상 참조부호는 도 3의 도면에 표기한 번호에 100번을 더하여 표시한다.)

먼저, 도 5a에 도시한 바와 같이, 기판(122) 상에 알루미늄(Al), 알루미늄합금(AlNd), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패턴하여, 게이트 전극(126)과 게이트배선(미도시)을 형성하는 단계이다.

이때, 상기 게이트배선중 화소영역(도 3의 P)을 정의하는 게이트배선의 일부는 스토리지 제 1 전극(113')으로 사용된다.

이러한 게이트 전극(126) 물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.

다음으로, 도 5b에 도시한 바와 같이, 상기 게이트전극(126) 및 스토리지 제 1 전극(113') 형성 후, 그 상부 및 노출된 기판 전면에 걸쳐 절연막(150)을 증착한다. 또한, 상기 게이트 절연막(150) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H)과 불순물이 함유된 비정질 실리콘(n⁺a-Si:H)을 증착하여 반도체층을 형성한다.

상기 반도체 물질을 증착한 후 패턴하여, 섬(island)형상의 액티브층(155)과 상기 액티브층과 동일형태의 오믹콘택층(156)을 형성한다.

상기 불순물이 함유된 오믹콘택층(156)은 추후 생성될 금속층과 상기 액티브층(155)과의 접촉저항을 줄이기 위한 목적이다.

이후, 도 5c에 도시된 바와 같이, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta)등의 도전성 금속을 증착하고 패턴하여, 소스 및 드레인 전극(128, 130)과 동시에 상기 소스전극(128)과 연결된 데이터배선(115)을 형성한다.

또한, 상기 스토리지 제 1 전극(113') 상부 상기 절연막(150) 상에 상기 스토리지 제 1 전극(113')의 일부와 겹치게 스토리지 제 2 전극(115')을 형성한다. 즉, 제 3 마스크 공정에서 데이터배선(115), 소스전극(128), 드레인전극(130), 스토리지 제 2 전극(115')이 형성된다.

그리고, 상기 소스 및 드레인전극(128, 130)을 마스크로 하여 상기 소스 전극(128)과 상기 드레인 전극(130) 사이에 존재하는 오믹콘택층(156)을 제거한다. 만약, 상기 소스전극(128)과 상기 드레인전극(130) 사이에 존재하는 오믹콘택층(156)을 제거하지 않으면 박막 트랜지스터(T)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.

상기 오믹콘택층의 제거에는 신중한 주의가 요구된다. 실제 오믹콘택층의 식각시에는 그 하부에 형성된 액티브층(155)과 식각 선택비가 없으므로 액티브층을 약 50 ∼ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터의 특성에 직접적인 영향을 미친다.

이후, 도 5d에 도시된 바와 같이, 상기 소스 및 드레인전극(128,130) 등이 형성된 기판(122)의 전면에 상기 액티브층(155)을 보호하기 위해 절연물질로 보호층(157)을 형성한다.

상기 보호층(157)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.

상기 제 1 보호층(157)을 패턴하여 콘택홀을 형성하는 공정이 추가되는데, 상기 드레인전극(130)상부에 드레인 콘택홀(131) 및 상기 스토리지 제 2 전극(115') 상부에 스토리지 콘택홀(158)을 형성한다.

상기 보호층은 벤조사이클로 부텐(benzocyclobutene)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질을 도포하여 형성한다.

이때, 상기 유기절연물질은 전술한 무기절연물질과 달리 증착이 아닌 도포(application)의 형태로 형성되며, 반복적인 도포작업을 통해 상기 구성층에 의해 존재하는 단차를 덮을 정도의 두께로 형성하는 것이 가능하다.

상기 유기절연물질은 투명한 재질이며 유전율(dielectric ratio)이 작기 때문에 상기 보호층에 의해 기판에 미치는 영향은 그다지 크지 않다.

이때, 상기 보호층의 두께는 바람직하게는 13㎛정도의 값을 가지면 좋다.

도 5e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 패턴하여 화소전극(117)을 형성하는 공정이다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(117)은 상기 스토리지 콘택홀(158)을 통해 상기 스토리지 제 2 전극(115')과 접촉되며, 또한, 상기 드레인전극(130)과 상기 드레인 콘택홀(131)을 통해 전기적으로 접촉하고 있다.

이와 같은 구성이 끝나면 도시하지는 않았지만, 마지막 공정으로 상기 하부기판의 상부에 배향막을 형성하는 공정으로 하부기판을 제작할 수 있다.

도 6은 전술한

방법으로 구성된 본 발명에 따른 하부기판과 기둥형상의 스페이서가 부착된상부기판과의 합착 단면을 도시한 단면도이다.

도시한 바와 같이, 하부기판(122)의 상부는 유기절연막에 의해 평탄화 되었기 때문에 하부기판의 구성층에 의해 존재하던 단차를 제거한 상태이다.

따라서, 이러한 하부기판(122)과 상기 블랙매트릭스(166)하부에 위치한 상기 스페이서(171)가 형성된 상부기판(155)의 합착공정 중 상기 두 기판의 배치(align)를 재조정하는 과정에서 상기 상부기판(155)에 부착된 스페이서(171)의 움직임이 자유로움으로, 두 기판의 미스얼라인(misalign)에 의한 합착불량을 방지 할 수 있다.

따라서, 본 발명에 따른 액정표시장치는 상부기판과 하부기판의 미스얼라인시 이를 제조정하여 정확히 합착할 수 있으므로, 합착불량을 줄여 액정표시장치의 수율을 증대하는 효과를 얻을 수 있다.

Claims (3)

1. 기판과;

   상기 기판 상에 구성된 스위칭소자와;

   상기 스위칭소자에 연결된 화소전극과; 상기 스위칭소자 상부에 유기절연물질로 구성되어 기판의 표면을 평탄화한 보호층으로 구성된 하부기판과;

   상기 하부기판에 대응되고, 블랙매트릭스를 포함하는 컬러필터와;

   상기 블랙매트릭스 상부에 형성된 기둥모양의 스페이서로 구성된 상부기판과;

   상부기판과 하부기판 사이에 충진된 액정을 포함하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 보호층은 벤조사이클로 부텐(BCB)과 아크릴(acryl)계 수지 등이 포함된 투명 절연물질 그룹 중 선택된 하나인 액정표시장치.
3. 제 1 항에 있어서,

   상기 보호층의 두께는 1.2∼1.6㎛인 액정표시장치.