KR20020011259A - 아이지비티의 제조방법 - Google Patents

아이지비티의 제조방법 Download PDF

Info

Publication number
KR20020011259A
KR20020011259A KR1020000044636A KR20000044636A KR20020011259A KR 20020011259 A KR20020011259 A KR 20020011259A KR 1020000044636 A KR1020000044636 A KR 1020000044636A KR 20000044636 A KR20000044636 A KR 20000044636A KR 20020011259 A KR20020011259 A KR 20020011259A
Authority
KR
South Korea
Prior art keywords
igbt
forming
electrode
anode
base region
Prior art date
Application number
KR1020000044636A
Other languages
English (en)
Inventor
성만영
강이구
Original Assignee
채문식
학교법인고려중앙학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 채문식, 학교법인고려중앙학원 filed Critical 채문식
Priority to KR1020000044636A priority Critical patent/KR20020011259A/ko
Publication of KR20020011259A publication Critical patent/KR20020011259A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

본 발명은 역 채널 구조에서 캐소드와 애노드 사이에 p채널을 형성함과 아울러 p+영역을 지정하여 그 위에 게이트 단자를 만들어 래치 업 성능을 향상시키고 스위칭을 고속으로 수행 할 수 있도록 한 아이지비티의 제조방법에 관한 것으로, 이러한 본 발명은 도전형의 불순물이 고농도로 도핑된 p 기판을 형성하는 단계와, 상기 p 기판 상에 얇은 매몰 산화막을 성장시킨 후, 그 위에 n에피층을 형성하는 단계와, 상기 n에피층의 일측에 p형의 불순물이온을 주입하여 소정 깊이 p-/p+베이스영역을 형성하는 단계와, 상기 n에피층의 타측에 p형의 불순물이온을 주입하여 소정 깊이 p+링을 형성하는 단계와, 상기 p-/p+베이스영역에 n형의 불순물이온을 주입하여 소정 깊이 n+영역을 형성하는 단계와, 상기 p-/p+베이스영역 상에 제1게이트전극 및 캐소드전극을 형성하는 단계와, 상기 p+링 상에 애노드전극을 형성하는 단계와, 상기 캐소드전극과 애노드전극 사이에 제2게이트전극을 형성하는 단계를 포함하여 이루어진다.

Description

아이지비티의 제조방법{method for manufacture in IGBT}
본 발명은 절연게이트 구조의 바이폴라 트랜지스터(IGBT)에 관한 것으로서, 보다 상세하게는 역 채널 구조에서 캐소드와 애노드 사이에 p채널을 형성함과 아울러 p+영역을 지정하여 그 위에 게이트 단자를 만들어 래치 업 성능을 향상시키고 스위칭을 고속으로 수행 할 수 있도록 한 아이지비티의 제조방법에 관한 것이다.
일반적으로 로봇, 공조기, 공작기계 등에 사용되는 인버터(inverter)나 사무기기용의 무정전 전원장치로 대표되는 산업용 일렉트로닉스, 민생용의 소형 전력변환 장치에 전력변환 장치에 대한 수요가 급속하게 신장되어 가고 있다. 이 전력변환 장치는 응용범위의 확대에 따라서 장치의 소형 경량화, 고효율화, 저소음화가 점차 중요하게 되어가고 있다. 그러나, 바이폴라 접합 트랜지스터(Bipolar Junction Transistor : BJT)나 고전력 모스 전계효과 트랜지스(MOS Field Effect Transistor : MOSFET)등 종래의 전력 반도체 소자만으로는 이러한 요구를 동시에 만족시키기 어렵다. 따라서, 고전력 MOSFET의 고속 스위칭 특성과 BJT의 대전력 특성을 겸비한 새로운 반도체 소자로서, 절연 게이트 구조의 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor : IGBT)가 개발되어 최근 주목받고 있다.
상기 IGBT(Insulated Gate Bipolar Transistor)는 MOSFET가 갖는 높은 입력 임피던스와 바이폴라 트랜지스터가 갖는 낮은 온 저항 특성을 함께 갖는 전력 반도체 소자이다.
또한, 상기 IGBT는 우수한 온 특성과 빠른 스위칭 속도, 우수한 안전 동작 영역(SOA : Safe Operating Area)의 장점으로 인해 전력 전자 응용 분야에 적용되는 300V내지 2500V급 바이폴라 트랜지스터를 대체하고 있다.
그리고, 상기 IGBT는 순방향 전압강하가 작고, 입력 임피던스가 크기 때문에 스마트(smart) 파워 IC에 매우 적합한 소자이다.
한편, 상기 IGBT에는 그 구조상 p+ 애노드(Anode)(A), n에피층(또는 드리프트 층), p 베이스 및 n+캐소드(K)로 구성되는 기생 사이리스터가 존재한다.
여기서, 상기 IGBT가 정상적으로 동작할 때 기생 사이리스터는 동작하지 않으나, 전류가 일정한 값 이상이 되면 사이리스터가 턴 온되는데, 이것을 래치업 특성이라고 한다.
상기 래치 현상이 발생하면 IGBT는 MOS 게이트의 조정능력을 상실시킴과 아울러 상기 래치업 현상은 IGBT의 전류 제어 능력을 제한하고, SOA(Safe Operating Area)를 결정짓는다.
특히, 상기 래치 업의 주요한 원인은 p+ 애노드에서 주입된 정공에 의한 p-베이스 영역에서의 전압 강하이다. 이를 억제하기 위해서는 p-베이스 영역에서의 전압강하를 줄이거나 p-베이스를 통과하는 정공전류를 p+- 캐소드 쪽으로 흐르게 하는 방법과 p+ 애노드에서 정공의 주입을 억제하는 방법등이 있다.
또한, p베이스 영역의 저항을 줄이기 위해서 p++확산, 이중확산(dual implantation), 깊이 p+확산(deep p+ implantation), 역(retrograde)확산등이 제안 되었으며, 정공전류를 우회시키는 방법으로는 홈 게이트(trench gate), 역채널(reverse channel)등이 제안되었다.
그리고, 정공전류를 소자 표면쪽으로 흐르게 하기 위해서, 도 1에 도시된 바와 같이 정공주입을 억제하는 n+버퍼층에 게이트를 추가한 구조를 제시하였다.
도 1을 설명하면, 온 상태에서 채널을 통해 드리프트 영역으로 흐르는 전자는 p+ 애노드(A), n에피층(10), p+캐소드(K)로 구성되는 pnp트랜지스터의 베이스 전류로 작용한다.
이때, 채널 끝 부분은 전자의 농도가 높아져서 저항이 감소하기 때문에 p+ 애노드(A)로부터 주입된 정공은 대부분 채널 쪽으로 흐르게 되고, p-베이스영역을 통과하여 캐소드(K)로 흐른다.
따라서 온 상태의 전압 강하는 p+ 애노드(A), n+버퍼층(20)에서의 턴온 전압, 에피층 영역에서의 전압강하, p-베이스에서의 전압강하를 합한 것과 같다.
이때, 캐소드(K) 밑 부분 p-베이스영역을 통과하면서 유기되는 정공에 의한 전압 강하가 0.7V이상이 되면 캐소드(K), p- 베이스영격, 에피층 영역으로 구성되는 기생 npn트랜지스터가 턴온 되어 전자가 채널을 통하지 않고 직접 p-베이스영역을 통과하여 드리프트 영역으로 주입된다.
위와 같은 과정으로 IGBT의 기생 사이리스터가 턴 온되는데, 이런 현상을 래치 업이라고 부른다.
그러나, 종래의 IGBT는 문턱전압을 조절하기가 힘들고, 공정이 복잡하다는 단점을 가지고 있다.
또한, 종래의 IGBT는 낮은 온 저항, 높은 입력 임피던스, 구동회로의 단순성등의 장점에도 불구하고 상대적으로 느린 스위칭 속도가 단점으로 지적되고 있다.
이를 개선하기 위해서 단락된 애노드 구조와 같은 새로운 구조들이 제안되었지만 아직까지 많은 개선점이 제기되고 있다.
본 발명은 상기한 종래 기술에 따른 문제점을 해결하기 위하여 안출한 것으로 본 발명의 목적은, 캐소드(K)와 애노드(A) 사이에 p채널을 형성시켜 래치업 억제와 스위칭이 고속으로 이루어질 수 있도록 한 아이지비티의 제조방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 아이지비티의 제조방법의 특징은, 도전형의 불순물이 고농도로 도핑된 p 기판을 형성하는 단계와, 상기 p 기판 상에 얇은 매몰 산화막을 성장시킨 후, 그 위에 n에피층을 형성하는 단계와, 상기 n에피층의 일측에 p형의 불순물이온을 주입하여 소정 깊이 p-/p+베이스영역을 형성하는 단계와, 상기 n에피층의 타측에 p형의 불순물이온을 주입하여 소정 깊이 p+링을 형성하는 단계와, 상기 p-/p+베이스영역에 n형의 불순물이온을 주입하여 소정 깊이 n+영역을 형성하는 단계와, 상기 p-/p+베이스영역 상에 제1게이트전극 및 캐소드전극을 형성하는 단계와, 상기 p+링 상에 애노드전극을 형성하는 단계와, 상기 캐소드전극과 애노드전극 사이에 제2게이트전극을 형성하는 단계를 포함하여 이루어진다.
도 1은 종래의 IGBT의 구조를 나타낸 단면도,
도 2는 본 발명에 따른 IGBT의 제1 실시예의 구조를 나타낸 단면도,
도 3은 본 발명에 따른 IGBT의 제2 실시예의 구조를 나타낸 단면도,
도 4는 본 발명에 따른 IGBT의 제3 실시예의 구조를 나타낸 단면도,
도 5는 종래의 IGBT와 본 발명에 따른 IGBT의 전류-전압 특성도,
도 6은 종래의 IGBT의 전류밀도 특성도,
도 7은 도 2의 IGBT의 전류밀도 특성도,
도 8은 도 3의 IGBT의 전류밀도 특성도,
도 9는 도 4의 IGBT의 전류밀도 특성도,
도 10a는 종래의 IGBT의 정공 전류 흐름도,
도 10b는 도 2의 IGBT의 정공 전류 흐름도,
도 10c는 도 3의 IGBT의 정공 전류 흐름도,
도 10d는 도 4의 IGBT의 정공 전류 흐름도,
도 11은 종래의 IGBT와 본 발명에 따른 IGBT의 턴 오프 특성도,
도 12a는 종래의 IGBT의 재결합 분포도,
도 12b는 도 2의 IGBT의 재결합 분포도,
도 12c는 도 3의 IGBT의 재결합 분포도,
도 12d는 도 4의 IGBT의 재결합 분포도,
도 13a는 종래의 IGBT의 턴 오프 직후의 정공 전류 밀도도,
도 13b는 종래의 IGBT의 완전 턴 오프시 정공 전류 밀도도,
도 14a는 도 2의 IGBT의 턴 오프 직후의 정공 전류 밀도도,
도 14b는 도 2의 IGBT의 완전 턴 오프시 정공 전류 밀도도,
도 15a는 도 3의 IGBT의 턴 오프 직후의 정공 전류 밀도도,
도 15b는 도 3의 IGBT의 완전 턴 오프시 정공 전류 밀도도,
도 16a는 도 4의 IGBT의 턴 오프 직후의 정공 전류 밀도도,
도 16b는 도 4의 IGBT의 완전 턴 오프시 정공 전류 밀도도이다.
<도면의 주요 부분에 대한 부호의 설명>
50 : p 기판, 60 : 매몰 산화막,
70 : n에피층, 80 : p-/p+베이스영역,
90 : p+링, 100 : n+영역,
G1, G2, G3, G4, G5, G6, G7 : 게이트전극,
K : 캐소드전극, A : 애노드전극.
이하, 본 발명에 따른 아이지비티의 제조방법의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 IGBT의 제1 실시예의 구조를 나타낸 단면도이다.
도 2에 도시된 바와 같이, 도전형의 불순물이 고농도로 도핑된 p 기판(반도체 기판)(50)을 형성한다.
이어, 상기 p 기판(50) 상에 얇은 매몰 산화막(60)을 성장시킨 후, 그 위에 n에피층(70)을 형성한다.
그런후, 상기 n에피층(70)의 일측에 p형의 불순물이온을 주입하여 소정 깊이 p-/p+베이스영역(80)을 형성한다.
또한, 상기 n에피층(70)의 타측에 p형의 불순물이온을 주입하여 소정 깊이 p+링(90)을 형성한다.
한편, 상기 p-/p+베이스영역(70)에 n형의 불순물이온을 주입하여 소정 깊이 n+영역(100)을 형성한다.
이어, 상기 p-/p+베이스영역(100) 상에 제1게이트전극(G1) 및 캐소드전극(K)을 형성한다.
그리고, 상기 p+링(90) 상에 애노드전극(A)을 형성한다.
그런후, 상기 캐소드전극(K)과 애노드전극(A) 사이에 제2게이트전극(G2)을 형성한다.
도 3은 본 발명에 따른 IGBT의 제2 실시예의 구조를 나타낸 단면도로서, 도2와 유사하다. 다만 도 3은 캐소드전극(K)과 애노드전극(A) 사이에 제3게이트전극(G3)이 첨가된다.
도 4는 본 발명에 따른 IGBT의 제3 실시예의 구조를 나타낸 단면도로서, 도 2와 유사하다. 다만 도 4는 캐소드전극(K)과 애노드전극(A) 사이에 제4, 5, 6, 7게이트전극(G4)(G5)(G6)(G7)이 첨가된다.
상기와 같이 이루어지는 본 발명에 따른 IGBT는 래치 업을 억제하기 위해서 p+링(90)과 p 채널 게이트(G2 ∼ G7)를 설치하여 p-베이스를 통과하는 정공전류의 양을 감소시킴과 동시에 정공전류를 모두 소자의 표면쪽으로 흐르게 하였다.
그리고, 역 채널 구조의 단점중에 하나인 낮은 전류밀도 특성을 상당히 개선시켰으며, p+링(90)과 p 채널게이트(G2 ∼ G7)를 설치하였기 때문에 정공의 주입을 억제하는 n-버퍼층이 필요없게 되었으며, 이에 따라 n-버퍼층에 해당하는 마스크 1장을 줄여 공정의 단순화를 이룰 수 있다.
또한, 턴 오프 스위칭 특성에 있어서는 스위칭 속도를 제한하는 테일(tail) 특성을 갖는 기존의 구조와는 달리 제안된 구조에서는 p베이스 층에 남아 있는 소수캐리어인 정공이 재결합하기 보단 형성된 p채널을 통해서 캐소드전극(K)으로 포집되어 나가기 때문에 이러한 테일전류 특성이 전혀 나타나지 않고 있다.
상기와 같이 이루어지는 본 발명에 따른 IGBT를 상세히 설명하면 다음과 같다.
먼저, p-MOS게이트에 부의 전압을 인가하게 되면, 표면에 p채널을 형성하게 되어, 턴 온시 p+ 애노드(A)에서 주입되는 정공은 대부분 소자의 표면을 따라서 캐소드(K)에 도착하게 된다.
따라서, 래치 업을 일으키는 p-/p+베이스영역(80)으로 지나는 정공의 수가 적어지게 되어, 그 특성이 개선될 뿐만 아니라 n 버퍼층이 없어지게 되어 공정의 단순화를 이룰 수 있다.
또한, 턴 오프시 에피층의 표면에 남아 있는 소수 캐리어들이 n베이스층에 있는 전자들과 재결합하기 전에 p-베이스 층을 통하여 캐소드(k)로 포집되어 빠져나가기 때문에 IGBT의 턴 오프 특성중 가장 큰 단점이라고 할 수 있는 테일 전류가 없는 우수한 턴 오프 특성을 얻을 수 있다.
도 5는 종래의 IGBT와 본 발명에 따른 IGBT의 전류-전압 특성도이다.
도 5에 도시된 바와 같이, 종래의 구조에서는 애노드 전압 1.3V와 1.96 ×10-5A/㎛의 전류에서 래칭 특성이 나타나고 있으며, 본 발명에 따른 구조에서는 최대 26V의 애노드 전압과 1.2 ×10-4A/㎛의 전류에서 래칭 특성이 나타나고 있다.
따라서, 본 발명에 따른 구조가 종래의 구조보다 20배 높은 애노드 전압과 10배 높은 애노드 전류에서 래치 업이 일어나고 있는 우수한 특성을 보여주고 있다. 이것은 다중게이트 영역을 설정하여, 애노드(A)에서 주입된 정공이 드리프트 전 영역에 걸쳐서 흐르는 것이 아니고 소자의 표면을 따라서 흐르도록 하였기 때문에 래칭 전압과 전류를 개선시킬 수 있다.
도 6은 종래의 IGBT의 전류밀도 특성도이고, 도 7은 도 2의 IGBT의 전류밀도 특성도이며, 도 8은 도 3의 IGBT의 전류밀도 특성도이고, 도 9는 도 4의 IGBT의 전류밀도 특성도이다.
도 6 내지 도 9는 래치 업 발생시 소자의 너비 방향으로 각각 0.01, 0.2, 0.5㎛에 대한 전류밀도를 보여주고 있다.
여기서, 래칭 전류밀도는 오히려 종래의 구조보다 본 발명에 따른 구조가 100배 이상의 높은 전류밀도 특성을 나타내고 있다.
도 6은 1 ×103A/㎠ 정도의 전류밀도를 나타내고 있으며, 본 발명에 따른 도 7 내지 도 9는 모두 1.96 ×105A/㎠정도의 높은 전류 밀도 특성을 보여주고 있다.
따라서, 본 발명에 따른 구조의 애노드에서 나오는 정공들이 대부분 소자의 표면으로 집중해서 흐르고 있어, 표면쪽으로 상당히 높은 전류밀도 특성을 나타내고 있다.
또한, 도 6 내지 도 9는 종래의 IGBT구조와 본 발명에 따른 IGBT구조의 홀 전류 벡터도를 보여주고 있는데, 종래 구조에서는 표면보다 n에피층의 전체를 통해 흐르고 있지만 본 발명에 따른 구조에서는 소자의 표면쪽으로만 흐르는 것을 알 수 있어, 도 2, 도 3, 도 4의 특성을 증명하고 있다.
도 10a는 종래의 IGBT의 정공 전류 흐름도이고, 도 10b는 도 2의 IGBT의 정공 전류 흐름도이며, 도 10c는 도 3의 IGBT의 정공 전류 흐름도이고, 도 10d는 도 4의 IGBT의 정공 전류 흐름도이다.
도 10a 내지 도 10d는 턴 오프 특성을 보여주고 있다.
여기서, 전력 IGBT에서 일반적으로 턴 오프 시간은 온 상태일 때 애노드 전류의 초기값의 10％가 될 때까지의 시간으로 정의하고 있는데, 종래의 IGBT의 턴 오프 시간은 수 ㎲내외로 알려져 있고 본 발명에서는 1.6㎲의 값을 가지는 것으로 나타나 있다.
따라서, 본 발명에 따른 구조에서는 0.2 ∼ 0.8㎲의 턴 오프 시간을 갖는 종래의 구조보다 2 ∼ 8배 정도 빠른 턴 오프 특성을 보여주고 있다.
특히, 본 발명의 구조에서는 p채널 게이트가 존재하기 때문에 턴 오프시 n채널 게이트와 캐소드에 가까운 p채널 게이트를 동시에 오프시키는 턴 오프 메카니즘을 갖고 있다.
따라서, 턴 오프시 소자의 표면에 남아 있는 정공은 n베이스층의 전자와 재결합하기 보다는 p-베이스층을 통해 캐소드(K)로 포집되어, IGBT의 턴 오프 특성중 큰 단점으로 지적되고 있는 테일 전류 특성이 나타나지 않는 우수한 특성을 보여주고 있다.
도 11은 종래의 IGBT와 본 발명에 따른 IGBT의 턴 오프 특성도이다.
도 11에 도시된 바와 같이, 종래의 IGBT 구조는 n베이스층 전체에서 재결합이 일어나고 있는데 반하여, 본 발명에 따른 IGBT 구조에서는 n베이스층에서 일어나지 않고 있다.
도 12a는 종래의 IGBT의 재결합 분포도이고, 도 12b는 도 2의 IGBT의 재결합 분포도이며, 도 12c는 도 3의 IGBT의 재결합 분포도이고, 도 12d는 도 4의 IGBT의 재결합 분포도이다.
도 12a에 도시된 바와 같이, 종래의 IGBT 구조에서는 버퍼 영역에서만 가장 높은 재결합율을 보여주고 있으며, 도 12b 내지 도 12d에 도시된 바와 같이, 버퍼가 없는 본 발명에 따른 구조에서는 n+링이 있는 영역 전반에 걸쳐 높은 재결합을 가지고 있어, 정공의 주입을 억제하고 있다는 것을 알 수 있다.
또한, 링의 수가 증가하면 할 수록 재결합률이 높아지고 있어 래치업을 효과적으로 억제할 수 있다는 것을 알 수 있다.
도 13a는 종래의 IGBT의 턴 오프 직후의 정공 전류 밀도도이고, 도 13b는 종래의 IGBT의 완전 턴 오프시 정공 전류 밀도도이며, 도 14a는 도 2의 IGBT의 턴 오프 직후의 정공 전류 밀도도이고, 도 14b는 도 2의 IGBT의 완전 턴 오프시 정공 전류 밀도도이며, 도 15a는 도 3의 IGBT의 턴 오프 직후의 정공 전류 밀도도이고, 도 15b는 도 3의 IGBT의 완전 턴 오프시 정공 전류 밀도도이며, 도 16a는 도 4의 IGBT의 턴 오프 직후의 정공 전류 밀도도이고, 도 16b는 도 4의 IGBT의 완전 턴 오프시 정공 전류 밀도도이다.
도 13a, 도 13b에 도시된 바와 같이, 종래의 IGBT는 정공의 전류밀도 분포가 전체적으로 분포하면서 재결합되는 과정을 보여주고 있는 반면에, 도 14a 내지 도 16b에 도시된 본 발명에 따른 구조에서는 정공 전류가 캐소드(K)로 포집되어 n에피층에서는 재결합되지 않는 것을 보여주고 있다.
이상에서 상기한 바와 같이 본 발명은 전력 IC용 IGBT의 래치 업 특성 특성과 턴 오프 특성을 개선하기 위하여 p 채널 게이트와 p+링을 추가시킨 새로운 구조의 IGBT를 제시한 다음, 제시된 구조의 타당성을 검증하기 위해 2-D 시뮬레이터인 메디시(MEDICI)를 이용하여 전기적인 특성을 분석하였다. 그 결과 래치업을 발생시키는 전압은 20배 그리고 전류밀도에 있어서는 100배의 개선 효과를 가져올 수 있었으며, 특히 턴 오프 특성에 있어서는 2∼8배 정도의 빠른 특성을 보여주고 있으며, 동시에 IGBT의 턴 오프 특성 중 가장 큰 단점이라고 할 수 있는 테일 전류 특성을 제거하여 고속 스위칭에 적합하다는 것을 알 수 있다.
또한, n버퍼층을 제거하여 제작 공정에 있어서도 마스크 한 장을 줄이는 실질적인 효과를 가져올 수 있다.

Claims (4)

  1. 도전형의 불순물이 고농도로 도핑된 p 기판을 형성하는 단계와;
    상기 p 기판 상에 얇은 매몰 산화막을 성장시킨 후, 그 위에 n에피층을 형성하는 단계와;
    상기 n에피층의 일측에 p형의 불순물이온을 주입하여 소정 깊이 p-/p+베이스영역을 형성하는 단계와;
    상기 n에피층의 타측에 p형의 불순물이온을 주입하여 소정 깊이 p+링을 형성하는 단계와;
    상기 p-/p+베이스영역에 n형의 불순물이온을 주입하여 소정 깊이 n+영역을 형성하는 단계와;
    상기 p-/p+베이스영역 상에 제1게이트전극 및 캐소드전극을 형성하는 단계와;
    상기 p+링 상에 애노드전극을 형성하는 단계와;
    상기 캐소드전극과 애노드전극 사이에 제2게이트전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 아이지비티의 제조방법.
  2. 제 1 항에 있어서,
    상기 캐소드전극과 애노드전극 사이에 1개의 p+링과 2개의 게이트전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 아이지비티의 제조방법.
  3. 제 1 항에 있어서,
    상기 캐소드전극과 애노드전극 사이에 5개의 p+링과 6개의 게이트전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 아이지비티의 제조방법.
  4. 제 1 항에 있어서,
    상기 캐소드전극과 애노드전극 사이에 복수개의 p+링과 복수개의 게이트전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 아이지비티의 제조방법.
KR1020000044636A 2000-08-01 2000-08-01 아이지비티의 제조방법 KR20020011259A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000044636A KR20020011259A (ko) 2000-08-01 2000-08-01 아이지비티의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044636A KR20020011259A (ko) 2000-08-01 2000-08-01 아이지비티의 제조방법

Publications (1)

Publication Number Publication Date
KR20020011259A true KR20020011259A (ko) 2002-02-08

Family

ID=19681283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044636A KR20020011259A (ko) 2000-08-01 2000-08-01 아이지비티의 제조방법

Country Status (1)

Country Link
KR (1) KR20020011259A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900562B1 (ko) * 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900562B1 (ko) * 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터

Similar Documents

Publication Publication Date Title
KR101375021B1 (ko) 실리콘-게르마늄/실리콘 채널 구조를 갖는 전력 트랜치 모스펫
JP3163820B2 (ja) 半導体装置
JPH03238871A (ja) 半導体装置およびその製造方法
JPH043981A (ja) 伝導度変調型ｍｏｓｆｅｔ
JP2000156495A (ja) 高耐圧横型半導体装置
EP0823125A2 (en) Self-alignment technique for junction isolation and wells
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
US8120107B2 (en) Semiconductor device internally having insulated gate bipolar transistor
JP2014112625A (ja) 電力半導体素子およびその製造方法
US9698138B2 (en) Power semiconductor device with improved stability and method for producing the same
US5925900A (en) Emitter-switched thyristor having a floating ohmic contact
US8803191B2 (en) Systems, devices, and methods with integrable FET-controlled lateral thyristors
Sun et al. Fast-switching lateral IGBT with trench/planar gate and integrated Schottky barrier diode (SBD)
Wu et al. An ultralow turn-off loss SOI-LIGBT with a high-voltage pin diode integrated on field oxide
US20040173813A1 (en) Thyristor switch with turn-off current shunt, and operating method
CN111933687B (zh) 具有高安全工作区的横向功率器件
CN109888006B (zh) 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管
KR20020011259A (ko) 아이지비티의 제조방법
Terashima et al. High speed lateral-IGBT with a passive gate
US20150187869A1 (en) Power semiconductor device
Zhang et al. A Novel Snapback-Free BRT with A N-Type Buried Carrier Storage Layer
Narayanan et al. Analysis of CMOS-compatible lateral insulated base transistors
Sweet et al. Clustered insulated gate bipolar transistor: a new power semiconductor device
KR100424443B1 (ko) 다이버터 구조의 횡형 트렌치 전극 절연 게이트 바이폴라트랜지스터
KR0149779B1 (ko) 턴-오프 전류능력이 향상된 수평형 모스 제어 다이리스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application