KR20020004742A - A Method and Apparatus of FRC with field based for de-interlacing - Google Patents
A Method and Apparatus of FRC with field based for de-interlacing Download PDFInfo
- Publication number
- KR20020004742A KR20020004742A KR1020000038933A KR20000038933A KR20020004742A KR 20020004742 A KR20020004742 A KR 20020004742A KR 1020000038933 A KR1020000038933 A KR 1020000038933A KR 20000038933 A KR20000038933 A KR 20000038933A KR 20020004742 A KR20020004742 A KR 20020004742A
- Authority
- KR
- South Korea
- Prior art keywords
- read
- field
- memory
- frame rate
- write
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
- H04N11/22—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards in which simultaneous signals are converted into sequential signals or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
Description
본 발명은 디지털TV에 관한 것으로, 보다 상세하게는, 디인터레이싱(De-interlacing)출력을 위해 프레임단위로 프레임율 변환을 하는 대신에 필드단위로 프레임율 변환을 수행함으로써, 움직임의 부자연스러움을 완화시키는 필드단위의 프레임율 변환방법 및 장치에 관한 것이다.The present invention relates to digital TV, and more particularly, to reduce the unnaturalness of motion by performing frame rate conversion on a field basis instead of frame rate conversion on a frame basis for de-interlacing output. A frame rate conversion method and apparatus for a field unit.
일반적으로, 비월주사(interlacing)방식은 영상을 주사하여 전기신호로 출력하거나 화면에 나타낼 때, 화면의 위에서 아래로 하나 또는 그 이상의 주사선을 건너뛰면서 주사하는 방식이고, 순차주사(progressive)방식은 영상을 주사하여 전기신호로 출력하거나 화면에 나타낼 때, 화면의 위에서 아래로 차례로 주사선을 건너뜀이 없이 주사하는 방식이다. 그로므로, NTSC 또는 PAL과 같은 비월주사방식의 입력신호를 순차주사용 모니터에 디스플레이 하기 위해서는 디인터레이싱 장치를 이용하여 비월주사영상을 순차주사영상으로 바꾸어야 한다.In general, interlacing is a method of scanning an image by scanning one or more scanning lines from the top to the bottom of the screen when the image is scanned and outputted as an electrical signal or displayed on a screen, and a progressive method is an image. When scanning and outputting as an electrical signal or displaying on the screen, it scans without skipping the scanning line from the top to the bottom of the screen in order. Therefore, in order to display interlaced input signals such as NTSC or PAL on the progressive scan monitor, the interlaced scan image must be converted into the progressive scan image using a deinterlacing device.
이러한 디인터레이싱의 방법으로는 한 필드에 빠져있는 화소값들을 채워서 완전한 한 프레임으로 만들기 위해 바로 이전 필드 정보를 현재 필드 라인정보 사이에 그대로 끼워넣는 인터-인터폴레이션(Inter-interpolation)방법과 현재 필드 자체의 라인정보를 반복하여 사용하는 라인 더블링(Line doubling)방법, 그리고 현재 필드 자체의 라인 인터폴레이션을 이용하는 인트라-인터폴레이션(Intra-interpolation)방법 등이 있다.In this deinterlacing method, the inter-interpolation method that inserts the immediately previous field information between the current field line information and fills the pixel values missing in one field into a complete frame, and the line of the current field itself. There is a line doubling method of repeatedly using information, and an intra-interpolation method using line interpolation of the current field itself.
한편, 시스템으로 입력되는 신호가 60㎐의 필드율(field rate)을 가지고 신호처리 후 출력되는 신호가 59.94㎐의 필드율로 서로 불일치 될 때는 필드/프레임메모리를 사용하여 프레임율변환(Frame Rate Conversion : FRC)을 하여야 한다. 이를 통해서 프레임 포맷을 유지할 수 있고, 프레임 중간에 다른 프레임의 신호가 이어져 불연속이 생기는 것도 방지할 수 있다. 비월주사된 입출력의 경우는 프레임단위로 포맷이 지켜져야 되므로 프레임 반복 또는 건너뜀을 수행한다.On the other hand, when the signals input to the system have a field rate of 60 Hz and the signals output after signal processing are inconsistent with each other at a field rate of 59.94 Hz, frame rate conversion is performed using field / frame memory. : FRC). Through this, the frame format can be maintained, and the discontinuity can be prevented by the signal of another frame connected in the middle of the frame. In the case of interlaced I / O, the frame must be observed in units of frames. Therefore, frame repetition or skipping is performed.
종래의 디지털TV는 디인터레이싱을 위한 필드를 선택할 때, 프레임단위로 반복 또는 건너뜀을 하여 우수/기수(Even/Odd)필드의 순서를 지켜 주는 FRC알고리즘을 사용하였다.In the conventional digital TV, when selecting a field for deinterlacing, the FRC algorithm that observes the order of even / odd fields by repeating or skipping frame by frame is used.
도 1 및 도 2를 참조하여 종래의 디인터레이싱을 위한 FRC의 동작을 설명한다. 도 1은 읽기(read)가 쓰기(write)에 비해서 빠른 경우이며, 도 2는 쓰기가 읽기에 비해서 빠른 경우를 나타낸다. 도 1 및 도 2는 5필드의 메모리를 사용하며, 읽기는 디인터레이싱을 위해 이전(Previous), 현재(Current), 이후(Next)필드를 동시에 읽어 낸다. 즉, 1~4필드의 메모리에 데이터가 채워지면, 1필드(previous)와, 2필드(current), 및 3필드(next)의 데이터를 동시에 읽어 내기 시작하며, 계속하여 다음 필드들의 읽기를 수행한다.1 and 2 will be described the operation of the conventional FRC for de-interlacing. FIG. 1 illustrates a case where read is faster than write, and FIG. 2 illustrates a case where write is faster than read. 1 and 2 use 5 fields of memory, and read simultaneously reads the Previous, Current, and Next fields for deinterlacing. That is, when data is filled in memory of 1 to 4 fields, data of 1 field (previous), 2 fields (current), and 3 fields (next) is simultaneously read, and subsequent readings of the fields are performed. do.
도 1은 읽기가 쓰기보다 빠를 경우로써, 쓰기와 읽기를 계속하여 진행하다보면 화살표로 표신된 부분에 보여진 바와 같이 123필드의 읽기를 수행한 다음 234필드의 읽기를 수행하여야 하나, 이때 쓰기 포인터가 4필드를 액세스하고 있어 읽기 포인터와 쓰기 포인터 사이에 충돌이 발생하게 된다. 따라서, 새로운 필드를 읽기전에 읽기포인터가 쓰기포인터와 충돌 가능성이 있는 경우라고 판단되면 앞단의 두 필드인 512필드와 123필드를 다시 읽기하는 프레임 반복을 통해 충돌을 피하게 된다. 도 2는 쓰기가 읽기보다 빠른 경우로써, 화살표로 표시된 부분에 보여진 바와 같이 새로운 필드를 읽기전에 읽기포인터가 쓰기포인터와 충돌 가능성이 있는 경우라고 판단되면 512필드에서 123필드와 234필드를 건너뛰고 345필드를 읽기하는 프레임 건너뜀을 하게 된다. 이와 같은 프레임의 반복 및 건너뜀을 통하여 기수/우수 필드의 순서를 지키게 된다.1 is a case in which reading is faster than writing, and as the writing and reading continue, the 123 fields must be read and then the 234 fields are read as shown by the arrows. The four fields are being accessed, resulting in a conflict between the read and write pointers. Therefore, if it is determined that there is a possibility that the read pointer collides with the write pointer before reading the new field, collision is avoided through frame repetition of reading the two previous fields, 512 and 123 fields again. FIG. 2 shows that the write is faster than the read. If it is determined that the read pointer may collide with the write pointer before reading a new field as shown by the arrow, skip 123 and 234 fields in 512 fields. Skip the frame reading the field. By repeating and skipping such frames, the order of the radix / excellent field is maintained.
그러나, 이와 같은 종래의 FRC방법은 프레임단위로 수행되므로 영상의 움직임이 되돌아가거나 급격히 건너뛰는 현상으로 인해 부자연스런 화면이 출력되는 문제점이 발생한다.However, since the conventional FRC method is performed in units of frames, an unnatural screen may be output due to a phenomenon in which the movement of the image is returned or abruptly skipped.
따라서, 본 발명의 목적은 전술한 문제점을 해소하기 위하여, 디인터레이싱출력이 순차주사 형태이므로 기수/우수의 구분이 없다는 점에 근거하여 프레임단위가 아닌 필드단위로 FRC를 수행함으로써, 움직임의 부자연스러움을 완화시키는 필드단위의 프레임율 변환방법 및 장치를 제공함에 있다.Accordingly, an object of the present invention is to solve the above-mentioned problems, and since the deinterlacing output is a sequential scan type, the FRC is performed in field units instead of frame units based on the fact that there is no distinction between odd and excellent. Disclosed is a method and apparatus for converting a frame rate on a field basis to relax.
도 1은 종래의 읽기가 쓰기보다 빠른 경우의 프레임율 변환방법을 설명하기 위한 도면,1 is a view for explaining a frame rate conversion method when a conventional read is faster than a write;
도 2는 종래의 읽기가 쓰기보다 느린 경우의 프레임율 변환방법을 설명하기 위한 도면,2 is a view for explaining a frame rate conversion method when a conventional read is slower than a write;
도 3은 본 발명에 따른 디인터레이싱 출력을 위한 필드단위의 프레임율 변환장치를 나타내는 구성도,3 is a block diagram showing an apparatus for converting a frame rate in units of fields for deinterlacing output according to the present invention;
도 4는 본 발명에 따른 읽기가 쓰기보다 빠른 경우의 프레임율 변환방법을 설명하기 위한 도면,4 is a view for explaining a frame rate conversion method when reading is faster than writing according to the present invention;
도 5는 본 발명에 따른 읽기가 쓰기보다 느린 경우의 프레임율 변환방법을 설명하기 위한 도면.5 is a view for explaining a frame rate conversion method when reading is slower than writing according to the present invention;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 입력처리부 120 : 필드메모리100: input processing unit 120: field memory
140 : 메모리리드부 160 : 디인터레이싱부140: memory lead unit 160: de-interlacing unit
이와 같은 목적을 달성하기 위한 본 발명의 디인터레이싱 출력을 위한 필드단위의 프레임율 변환방법은, 프레임율 변환방법에 있어서, (1) 입력되는 영상신호를 순서대로 쓰기(write)하며, 그 결과를 출력하는 단계와, (2) 쓰기 포인터가 어느 영역을 액세스하고 있는지 확인하는 단계, (3) 쓰기와 읽기 포인터가 충돌하지 않는 읽기 영역을 결정하여 필드단위로 읽기하는 단계, 및 (4) 읽기된 신호를 디인터레이싱하는 단계를 포함한다.In order to achieve the above object, in the frame rate conversion method of the field unit for the de-interlacing output of the present invention, in the frame rate conversion method, (1) the input image signals are sequentially written and the results are output. (2) determining which area the write pointer is accessing, (3) determining a read area in which write and read pointers do not collide, and reading in units of fields, and (4) read signals And deinterlacing.
다른 목적을 달성하기 위한 본 발명의 디인터레이싱 출력을 위한 필드단위의 프레임율 변환장치는, 프레임율 변환장치에 있어서, 입력되는 신호가 순서대로 쓰기되는 필드메모리와, 상기 필드메모리의 상태를 출력하는 입력처리부, 필드단위로 읽기하는 메모리리드부, 및 필드정보를 이용하여 디인터레이싱을 수행하는 디인터레이싱부를 포함한다.Field-rate frame rate conversion apparatus for de-interlacing output of the present invention for achieving another object is, in the frame rate conversion apparatus, a field memory to write the input signal in order and an input for outputting the state of the field memory A processing unit, a memory read unit for reading in units of fields, and a deinterlacing unit for performing deinterlacing using field information are included.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 디인터레이싱 출력을 위한 필드단위의 프레임율 변환장치를 나타내는 구성도이다. 도 3의 프레임율 변환장치는 입력처리부(100)와 필드메모리(120)를 구비한다. 입력처리부(100)는 입력되는 비월주사 형태의 영상 신호를 필드메모리(120)에 입력되는 순서대로 쓰기(write)하고, 그 결과인 필드메모리(120)의 상태를 메모리리드부(140)로 전달한다. 필드메모리(120)는 디인터레이싱과 프레임율 변환을 위한 프레임 버퍼의 역활을 하는 메모리이다. 또한, 도 3의 장치는 메모리리드부(140)와 디인터레이싱부(160)를 구비한다. 메모리리드부(140)는 디인터레이싱을 위하여 3 필드(이전, 현재, 이후)를 동시에 필드메모리(120)로부터 읽기(read)한다. 디인터레이싱부(160)는 필드메모리(120)로부터 읽은 이전(previous)필드와 이후(next)필드의 정보를 이용하여 현재(current)필드를 보간(interpolation)한다. 이때, 현재필드가 우수(even) 또는 기수(odd)인가에 따라 보간 옵셋(interpolation offset)을 맞춰서 처리한다. 이러한 구성을 갖는 도 3의 프레임율 변환장치에 대한 동작을 도 4 및 도 5를 참조하여 보다 구체적으로 설명한다.3 is a block diagram illustrating an apparatus for converting a frame rate in units of fields for deinterlacing output according to the present invention. The frame rate converter of FIG. 3 includes an input processor 100 and a field memory 120. The input processing unit 100 writes the interlaced scan-type image signals in the order input to the field memory 120, and transfers the result of the state of the field memory 120 to the memory lead unit 140. do. The field memory 120 serves as a frame buffer for deinterlacing and frame rate conversion. In addition, the apparatus of FIG. 3 includes a memory lead unit 140 and a deinterlacing unit 160. The memory read unit 140 simultaneously reads three fields (previous, present, and after) from the field memory 120 for deinterlacing. The deinterlacing unit 160 interpolates the current field using the information of the previous field and the next field read from the field memory 120. At this time, the interpolation offset is processed according to whether the current field is even or odd. An operation of the frame rate converter of FIG. 3 having such a configuration will be described in more detail with reference to FIGS. 4 and 5.
도 4는 본 발명에 따른 읽기가 쓰기보다 빠른 경우의 프레임율 변환방법을 설명하기 위한 도면이고, 도 5는 읽기가 쓰기보다 느린 경우의 프레임율 변환방법을 설명하기 위한 도면이다.4 is a view for explaining a frame rate conversion method when the read is faster than the write according to the present invention, Figure 5 is a view for explaining a frame rate conversion method when the read is slower than the write.
비월주사(interlacing)방식의 비디오 신호가 입력되면 입력처리부(100)는 입력되는 순서대로 4개의 필드메모리(120)에 쓰기하고, 그 결과인 필드메모리(120)의 상태를 메모리리드부(140)로 출력한다. 메모리리드부(140)는 1~3의 필드메모리(120)에 데이터가 다 채워지면 읽기를 수행하기 시작한다. 이때, 메모리리드부(140)는 디인터레이싱을 위하여 3개 필드(이전, 현재, 이후)의 정보를 동시에 필드메모리(120)로부터 읽어낸다. 이어서, 메모리리드부(140)는 새로운 필드를 읽기 시작하기 전에 필드메모리(120)에 대한 쓰기 포인터가 어느 영역을 액세스(access)하고 있는지를 확인한다.When an interlaced video signal is input, the input processing unit 100 writes to the four field memories 120 in the order of input, and the memory lead unit 140 writes the state of the field memory 120 as a result. Will output The memory lead unit 140 starts reading when data is filled in the field memories 120 of 1 to 3. In this case, the memory lead unit 140 simultaneously reads information of three fields (previous, present, and after) from the field memory 120 for deinterlacing. Subsequently, the memory read unit 140 checks which area the write pointer to the field memory 120 accesses before starting to read a new field.
도 4에 첫번째 화살표로 표시된 부분에 보여진 바와 같이 메모리리드부(140)가 341필드를 읽기한 후 412필드를 읽기하기 전에 쓰기 포인터는 2필드를 액세스하고 있다. 이와 같이 읽기 포인터가 쓰기 포인터와 충돌 가능성이 있는 경우라고 판단되면 메모리리드부(140)는 필드메모리(120)로부터 341필드의 정보를 반복하여 읽기함으로써, 읽기 포인터와 쓰기 포인터의 충돌을 피하게 된다. 또한, 도 5에 나타낸 바와 같이 읽기가 쓰기보다 느린 경우, 메모리리드부(140)는 읽기 포인터가 쓰기 포인터와 충돌 가능성이 있는 경우라고 판단되면 필드메모리(120)로부터 한 필드를 건너뛰기하여 읽기함으로써, 두 포인터간의 충돌을 피하게 된다.As shown in the portion indicated by the first arrow in FIG. 4, the write pointer is accessing two fields after the memory lead unit 140 reads the 341 fields and before reading the 412 fields. When it is determined that the read pointer may collide with the write pointer as described above, the memory lead unit 140 repeatedly reads the information of the 341 fields from the field memory 120, thereby avoiding the collision between the read pointer and the write pointer. . In addition, as shown in FIG. 5, when the read is slower than the write, the memory lead unit 140 skips and reads one field from the field memory 120 when it is determined that the read pointer may collide with the write pointer. This avoids collisions between two pointers.
따라서, 메모리리드부(140)에서 출력되는 필드의 위상은 우수와 우수가 연속되거나 기수와 기수가 연속되는 경우가 발생하게 된다. 그러나, 이후의 디인터레이싱 출력은 기수필드와 우수필드의 구분이 없는 순차주사 형태이므로 문제되지 않으며, 디인터레이싱부(160)에서 현재필드 정보에 맞춰서 이전필드와 이후필드를 이용하여 보간된 데이터를 옵셋(offset)처리하면 된다.Therefore, even if the phase of the field output from the memory lead unit 140 is continuous and even or even or odd and continuous. However, the subsequent deinterlacing output is not a problem since it is a sequential scanning form in which the radix field and the even field are not distinguished, and the deinterlacing unit 160 offsets the interpolated data using the previous field and the subsequent field according to the current field information. )
한편, 본 발명에 따른 프레임율 변환은 종래기술에 비하여 적은 메모리인 4 필드의 메모리를 사용하여 구현이 가능하다. 그러나, 메모리를 적게 씀으로 인해 필드의 반복과 건너뜀이 자주 발생하므로 종래와 같이 5 필드의 메모리를 사용하면 종래와 동일한 주기로 구현할 수 있다.On the other hand, the frame rate conversion according to the present invention can be implemented using a memory of four fields, which is less memory than the prior art. However, since repetition and skipping of the field are frequently caused by using less memory, the memory of 5 fields can be implemented in the same cycle as in the prior art.
상술한 바와 같이, 본 발명의 디인터레이싱 출력을 위한 필드단위의 프레임율 변환방법 및 장치는 종래기술인 프레임단위가 아닌 필드단위로 프레임율을 변환함으로써, 프레임율 변환 동작에 의한 움직임의 부자연스러움을 완화하는 효과를 제공한다. 또한, 종래기술에 비하여 적은 메모리를 사용하여 프레임율 변환 동작의 구현이 가능하다는 효과를 제공한다.As described above, the method and apparatus for converting the frame rate in the field unit for the deinterlacing output of the present invention converts the frame rate in the field unit rather than the frame unit according to the prior art, thereby alleviating the unnaturalness of the motion caused by the frame rate converting operation. Provide effect. In addition, compared with the prior art, it is possible to implement a frame rate conversion operation using less memory.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000038933A KR100706994B1 (en) | 2000-07-07 | 2000-07-07 | A Method and Apparatus of FRC with field based for de-interlacing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000038933A KR100706994B1 (en) | 2000-07-07 | 2000-07-07 | A Method and Apparatus of FRC with field based for de-interlacing |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020004742A true KR20020004742A (en) | 2002-01-16 |
KR100706994B1 KR100706994B1 (en) | 2007-04-11 |
Family
ID=19676843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000038933A KR100706994B1 (en) | 2000-07-07 | 2000-07-07 | A Method and Apparatus of FRC with field based for de-interlacing |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100706994B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8717014B2 (en) | 2008-07-11 | 2014-05-06 | Data Security, Inc. | Apparatus and method for in-field magnetic measurements |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100249229B1 (en) * | 1997-08-13 | 2000-03-15 | 구자홍 | Down Conversion Decoding Apparatus of High Definition TV |
-
2000
- 2000-07-07 KR KR1020000038933A patent/KR100706994B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8717014B2 (en) | 2008-07-11 | 2014-05-06 | Data Security, Inc. | Apparatus and method for in-field magnetic measurements |
Also Published As
Publication number | Publication date |
---|---|
KR100706994B1 (en) | 2007-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100996216B1 (en) | High-definition deinterlacing and frame doubling circuit and method | |
KR100246088B1 (en) | The conversion device of pixel number | |
US5633687A (en) | Method and system for providing an interlaced image on an display | |
KR980013377A (en) | Video signal converter and TV signal processor | |
JPH05244573A (en) | Device and method for processing image signal | |
US6040868A (en) | Device and method of converting scanning pattern of display device | |
JP4712195B2 (en) | Method and apparatus for down conversion of video data | |
US6229571B1 (en) | Scan converter with interpolating function | |
JP3398396B2 (en) | Video signal processing circuit | |
WO2002104018A1 (en) | Method for outputting video images in video monitoring system | |
KR100706994B1 (en) | A Method and Apparatus of FRC with field based for de-interlacing | |
JP3473093B2 (en) | Display system | |
US5396298A (en) | Video signal processing apparatus for performing magnification processing | |
JP2687346B2 (en) | Video processing method | |
JP2001155673A (en) | Scanning electron microscope | |
JPH08171364A (en) | Liquid crystal driving device | |
JP2000148059A (en) | Line number conversion circuit and display device loading the same | |
JPH0926774A (en) | Display data outputting device, information processing device, and display data outputting method | |
JP2602189B2 (en) | Image display method | |
JP2970592B2 (en) | Video processing method | |
KR0170803B1 (en) | Apparatus for digital video format conversion | |
JP4212212B2 (en) | Image signal processing device | |
KR970000757B1 (en) | Circuit for horizontal interpolation in the digital television | |
JP4237513B2 (en) | Video signal processing device | |
JPH10294926A (en) | Television receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |