KR200184167Y1 - Dry etching device for semiconductor wafer - Google Patents
Dry etching device for semiconductor wafer Download PDFInfo
- Publication number
- KR200184167Y1 KR200184167Y1 KR2019970044549U KR19970044549U KR200184167Y1 KR 200184167 Y1 KR200184167 Y1 KR 200184167Y1 KR 2019970044549 U KR2019970044549 U KR 2019970044549U KR 19970044549 U KR19970044549 U KR 19970044549U KR 200184167 Y1 KR200184167 Y1 KR 200184167Y1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- dry etching
- semiconductor wafer
- chamber
- etching apparatus
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3266—Magnetic control means
- H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 고안은 반도체 웨이퍼용 건식각장치에 관한 것으로, 종래 기술에 의한 반도체 웨이퍼용 건식각장치에서 플라즈마 방식은 기판상의 잔류물의 제거는 용이하나 그 기판이 수직으로 식각되지않아 스텝 커버레이지가 저하되는 문제점이 있었고, 또 MERIE방식은 상기 기판이 수직으로 식각되어 스텝 커버레이지는 좋으나 그 기판상의 잔류물의 제거가 용이하지 못하여 상기 기판의 품질이 저하되는 문제점이 있었다. 이러한 문제점을 해결하기 위하여 본 고안에 의한 반도체 웨이퍼용 건식각장치는 기판이 장착고정되는 스테이지와 가스가 분사되는 가스분사판에 단락이 가능한 접지판을 설치함과 아울러 챔버의 내주연에 마그네트를 설치함으로써, 상기 기판을 플라즈마 방식과 MERIE 방식으로 그 기판을 식각할 수 있게 되어 상기 기판을 수직으로 식각하여 스텝 커버레이지를 향상함과 아울러 그 기판에 잔류하는 잔류물의 제거가 용이하여 상기 기판의 품질이 저하되는 것을 방지할 수 있는 효과를 기대할 수 있다.The present invention relates to a dry etching apparatus for a semiconductor wafer. In the dry etching apparatus for a semiconductor wafer according to the prior art, the plasma method is easy to remove residues on a substrate, but the step cover range is degraded because the substrate is not etched vertically. In addition, the MERIE method has a problem that the substrate is vertically etched so that the step cover range is good, but the removal of the residue on the substrate is not easy, thereby degrading the quality of the substrate. In order to solve this problem, the dry etching apparatus for a semiconductor wafer according to the present invention is provided with a ground plate capable of short-circuit at the stage where the substrate is fixed and the gas injection plate to which gas is injected, and a magnet installed at the inner circumference of the chamber. As a result, the substrate can be etched by a plasma method and a MERIE method to etch the substrate vertically to improve the step coverage, and to easily remove residues remaining on the substrate. The effect which can prevent a fall can be anticipated.
Description
본 고안은 반도체 웨이퍼용 건식각장치에 관한 것으로, 특히 챔버의 외주연에 마그네트를 설치함과 아울러 상기 챔버의 상부에 소오스 전원이 인가되는 코일이 설치된 가스분사판과 바이어스 전원이 인가되는 스테이지에 단락이 가능한 접지판을 설치하여 기판이 수직으로 식각될 수 있도록 함과 아울러 그 기판상의 잔류물을 제거하고, 또 스텝 커버레이지(STEP-COVERAGE)를 향상할 수 있도록 한 반도체 웨이퍼용 건식각장치에 관한 것이다.The present invention relates to a dry etching apparatus for a semiconductor wafer, and in particular, a magnet is installed on the outer periphery of the chamber, and a gas injection plate provided with a coil to which a source power is applied on the upper part of the chamber and a short circuit to a stage to which bias power is applied. A dry etching apparatus for semiconductor wafers is provided that allows the substrate to be etched vertically, removes residues on the substrate, and improves step coverage. will be.
일반적으로, 반도체 패키지를 생산하는 중간제품의 하나인 반도체 웨이퍼는 증착공정과 식각공정 등 여러공정을 수행하게 된다.In general, a semiconductor wafer, which is one of intermediate products for producing a semiconductor package, performs various processes such as a deposition process and an etching process.
상기의 식각공정은 상기 실리콘 단결정으로 형성된 기판에 포토레지스트를 도포함과 아울러 패턴을 갖는 래티클을 이용하여 그 패턴을 갖도록 상기 기판에 상기 포토레지스트를 선택적으로 제거한 후, 상기 기판을 화학적인 식각을 하거나 플라즈마 등을 이용한 건식각으로 상기 패턴을 형성하는 것이다.The etching process includes a photoresist on the substrate formed of the silicon single crystal and selectively removes the photoresist on the substrate to have the pattern by using a patterned lattice, and then chemically etches the substrate. Or to form the pattern by dry etching using plasma or the like.
상기 플라즈마를 이용하는 반도체 웨이퍼용 건식각장치는 상기 도 1에 도시된 바와 같이 소정의 용적을 갖는 밀폐된 챔버(1)가 형성되어 있고, 그 챔버(1)의 저부에는 식각하는 상기 기판(S)이 장착고정됨과 아울러 바이어스(BIAS) 전원이 인가되는 전극인 스테이지(2)가 설치되어 있으며, 또 상기 챔버(1)의 상부에는 가스가 공급되는 가스분사판(3)과 소오스(SOURCE) 전원이 인가되는 코일(TCP)(4)이 설치되어 있다.In the dry etching apparatus for a semiconductor wafer using the plasma, as shown in FIG. 1, an enclosed chamber 1 having a predetermined volume is formed, and the substrate S to be etched at the bottom of the chamber 1 is formed. This mounting is fixed and a stage 2, which is an electrode to which a bias power is applied, is provided, and a gas injection plate 3 and a source power source to which gas is supplied are provided on the upper part of the chamber 1. An applied coil (TCP) 4 is provided.
도면상의 미설명 부호 5는 가스를 공급하는 공급라인이다.Reference numeral 5 in the drawings is a supply line for supplying gas.
상기와 같이 구성된 반도체 웨이퍼용 건식각장치는 먼저, 식각할 상기 기판(S)이 상기 챔버(1)내에 설치된 스테이지(2)에 장착고정됨과 아울러 상기 가스분사판(3)을 통하여 가스가 공급되면, 상기 챔버(1)의 상부에 설치된 코일(4)에 고전압을 갖는 소오스 전원과 상기 스테이지(2)에 바이어스 전원이 인가됨과 아울러 상기 가스분사판(3)을 통하여 공급된 가스가 상기 챔버내에서 강력한 산화력을 갖는 플라즈마를 형성하게 되어 상기 기판(S)을 선택적으로 식각하게 되는 것이다.In the dry etching apparatus for a semiconductor wafer configured as described above, when the substrate S to be etched is fixed to the stage 2 installed in the chamber 1 and gas is supplied through the gas injection plate 3, A source power source having a high voltage and a bias power source are applied to the stage 2 and a gas supplied through the gas injection plate 3 is applied to the coil 4 installed on the chamber 1. Forming a plasma having a strong oxidizing power is to selectively etch the substrate (S).
또, 다른 반도체 웨이퍼용 건식각장치는 상기 도 2에 도시된 바와 같이 MERIE(MAGNETICALLY ENHANCED REACTIVE ION ETCH)방식으로써, 밀폐된 챔버(11)내의 상부에는 양극판(12)이 설치되어 있고, 상기 챔버(11)의 저부에는 음극판(13)이 설치됨과 아울러 그 음극판(13)에는 상기 기판(S)이 장착고정되며, 상기 챔버(11)의 내주연의 저부에는 마그네트(14)가 설치되어 있다.In addition, another dry etching apparatus for a semiconductor wafer is a MERIE (MAGNETICALLY ENHANCED REACTIVE ION ETCH) method, as shown in FIG. The negative electrode plate 13 is provided at the bottom of the bottom 11, and the substrate S is fixed to the negative electrode plate 13, and the magnet 14 is provided at the bottom of the inner circumference of the chamber 11.
상기와 같이 구성된 반도체 웨이퍼용 건식각장치는, 상기 음극판(13)에 식각할 기판(S)이 장착고정됨과 아울러 상기 양극판(12)과 그 음극판(13)에 고전압을 가하고, 상기 챔버(11)내에 가스공급라인(미도시)을 통하여 가스를 공급하게 되면 상기 양극판(12)과 상기 음극판(13)의 사이에는 강력한 산화력을 갖는 플라즈마가 형성된다.In the dry etching apparatus for a semiconductor wafer configured as described above, the substrate S to be etched is fixed to the negative electrode plate 13, and a high voltage is applied to the positive electrode plate 12 and the negative electrode plate 13, and the chamber 11 is provided. When gas is supplied through a gas supply line (not shown), a plasma having strong oxidizing power is formed between the positive electrode plate 12 and the negative electrode plate 13.
이때, 상기 챔버(11)의 내주연에 설치된 마그네트(14)에 의하여 상기 플라즈마는 상기 기판(S)이 위치하는 부위에 집중되게 되는 것이다.At this time, the plasma is concentrated by the magnet 14 provided on the inner circumference of the chamber 11 at a portion where the substrate S is located.
그러나, 상기와 같이 구성된 반도체 웨이퍼용 건식각장치에서 상기 플라즈마 방식은 상기 기판상의 잔류물의 제거는 용이하나 그 기판이 수직으로 식각되지않아 스텝 커버레이지가 저하되는 문제점이 있었고, 또 상기 MERIE방식은 상기 기판이 수직으로 식각되어 스텝 커버레이지는 좋으나 그 기판상의 잔류물의 제거가 용이하지 못하여 상기 기판의 품질이 저하되는 문제점이 있었다.However, in the dry etching apparatus for a semiconductor wafer configured as described above, the plasma method is easy to remove residues on the substrate, but the step coverage is not reduced because the substrate is not vertically etched. Since the substrate is etched vertically, the step cover range is good, but there is a problem in that the quality of the substrate is degraded because the residue on the substrate is not easily removed.
따라서, 본 고안의 목적은 상기의 문제점을 해결하여 기판을 수직으로 식각함과 아울러 스텝 커버레이지를 향상하고, 또 상기 기판상의 잔류물을 용이하게 제거할 수 있는 반도체 웨이퍼용 건식각장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a dry etching apparatus for a semiconductor wafer that can solve the above problems and to etch the substrate vertically, improve the step coverage, and to easily remove the residue on the substrate. have.
도 1은 종래 기술에 의한 반도체 웨이퍼용 건식각장치의 구조를 보인 개략도.1 is a schematic view showing the structure of a dry etching apparatus for a semiconductor wafer according to the prior art.
도 2는 종래 기술에 의한 다른 반도체 웨이퍼용 건식각장치의 구조를 보인 개략도.Figure 2 is a schematic diagram showing the structure of another dry etching apparatus for a semiconductor wafer according to the prior art.
도 3은 본 고안에 의한 반도체 웨이퍼용 건식각장치의 구조를 보인 개략도.Figure 3 is a schematic view showing the structure of a dry etching apparatus for a semiconductor wafer according to the present invention.
** 도면의 주요 부분에 대한 부호의 간단한 설명 **** Brief description of symbols for the main parts of the drawing **
21 : 챔버 22 : 스테이지21: chamber 22: stage
23 : 가스공급라인 24 : 가스분사판23 gas supply line 24 gas injection plate
25 : 코일 26,26' : 접지판25: coil 26,26 ': ground plate
S : 기판S: Substrate
본 고안의 목적은 소정의 용적을 갖는 밀폐된 챔버와, 그 챔버의 하부에 설치되어 식각할 기판이 장착고정됨과 아울러 바이어스 전원이 인가되는 스테이지와, 상기 챔버의 상부에 설치되어 가스공급라인으로부터 공급된 가스를 그 챔버내에 분사공급하는 가스분사판과, 또 상기 챔버의 상부에 설치되어 소오스 전원이 인가되는 코일과, 상기 챔버의 내주연에 설치한 마그네트와, 상기 스테이지와 상기 가스분사판에 단락이 가능한 접지판이 설치된 것을 특징으로 하는 반도체 웨이퍼용 건식각장치에 의하여 달성된다.An object of the present invention is to provide a closed chamber having a predetermined volume, a stage installed at the lower portion of the chamber, and a stage to which the substrate to be etched is mounted, and to which bias power is applied, and installed at the upper portion of the chamber and supplied from a gas supply line. A gas injection plate for injecting and supplying the supplied gas into the chamber, a coil provided at an upper portion of the chamber, to which a source power is applied, a magnet provided at an inner circumference of the chamber, and a short circuit to the stage and the gas injection plate. This is achieved by a dry etching apparatus for a semiconductor wafer, characterized in that a possible ground plate is provided.
다음은, 본 고안에 의한 반도체 웨이퍼용 건식각장치의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.Next, an embodiment of a dry etching apparatus for a semiconductor wafer according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 고안에 의한 반도체 웨이퍼용 건식각장치의 구조를 보인 개략도이다.3 is a schematic view showing the structure of a dry etching apparatus for a semiconductor wafer according to the present invention.
본 고안에 의한 반도체 웨이퍼용 건식각장치는 상기 도 3에 도시된 바와 같이 소정의 용적을 갖는 밀폐된 챔버(21)가 형성되어 있고, 그 챔버(21)의 저부에는 식각하는 상기 기판(S)이 장착고정됨과 아울러 바이어스(BIAS) 전원이 인가되는 전극인 스테이지(22)가 설치되어 있으며, 또 상기 챔버(21)의 상부에는 가스공급라인(23)으로부터 공급된 가스를 그 챔버(21)내에 분사하는 가스분사판(24)과 소오스(SOURCE) 전원이 인가되는 코일(TCP)(25)이 설치되어 있고, 상기 스테이지(22)에는 단락이 가능한 접지판(26)이 설치되어 있으며, 또 상기 가스분사판(24)에도 단락이 가능한 접지판(26')이 설치되어 있다.In the dry etching apparatus for a semiconductor wafer according to the present invention, as shown in FIG. 3, a hermetically sealed chamber 21 having a predetermined volume is formed, and at the bottom of the chamber 21, the substrate S to be etched. A stage 22, which is an electrode to which the BIAS power is applied, is fixed and mounted, and a gas supplied from the gas supply line 23 is placed in the chamber 21 at the upper portion of the chamber 21. The gas injection plate 24 to be injected and the coil (TCP) 25 to which the source (SOURCE) power is applied are provided. The stage 22 is provided with a ground plate 26 capable of short circuiting. The gas injection plate 24 is also provided with a grounding plate 26 'capable of shorting.
상기와 같이 구성된 반도체 웨이퍼용 건식각장치는 먼저, 식각할 상기 기판(S)을 상기 챔버(21)내에 설치된 스테이지(22)에 장착고정함과 아울러 상기 가스분사판(24)을 통하여 가스가 공급되면, 상기 챔버(21)의 상부에 설치된 코일(25)에 고전압을 갖는 소오스 전원과 상기 스테이지(22)에 바이어스 전원이 인가됨과 아울러 상기 가스분사판(24)을 통하여 공급된 가스가 상기 챔버(21)내에서 강력한 산화력을 갖는 플라즈마를 형성하게 된다.In the dry etching apparatus for a semiconductor wafer configured as described above, first, the substrate S to be etched is fixed to the stage 22 installed in the chamber 21, and gas is supplied through the gas jet plate 24. Then, a source power source having a high voltage and a bias power source are applied to the stage 22, and the gas supplied through the gas injection plate 24 is supplied to the coil 25 installed above the chamber 21. 21, a plasma having strong oxidizing power is formed.
이때, 상기 가스분사판(24)에 설치된 접지판(26')을 접지함과 아울러 상기 스테이지(22)에 설치된 접지판(26)을 단락하게 되면 플라즈마 방식의 건식각을 하게 되고, 또 상기 가스분사판(22)에 설치된 접지판(26')을 단락함과 아울러 상기 스테이지(22)에 설치된 접지판(26)을 접지하게 되면 MERIE(MAGNETICALLY ENHANCED REACTIVE ION ETCH)방식의 건식각이 되는 것이다.At this time, when the ground plate 26 'installed on the gas injection plate 24 is grounded and the ground plate 26 provided on the stage 22 is shorted, dry etching of the plasma method is performed, and the gas When the ground plate 26 'installed on the spray plate 22 is short-circuited and the ground plate 26 installed on the stage 22 is grounded, it is a dry etching of MERIE (MAGNETICALLY ENHANCED REACTIVE ION ETCH) method.
상기와 같이 기판이 장착고정되는 스테이지와 가스가 분사되는 가스분사판에 단락이 가능한 접지판을 설치함과 아울러 상기 챔버의 내주연에 마그네트를 설치함으로써, 상기 기판을 플라즈마 방식과 MERIE 방식으로 그 기판을 식각할 수 있게 되어 상기 기판을 수직으로 식각하여 스텝 커버레이지를 향상함과 아울러 그 기판에 잔류하는 잔류물의 제거가 용이하여 상기 기판의 품질이 저하되는 것을 방지할 수 있는 효과를 기대할 수 있다.As described above, by installing a ground plate capable of short-circuit on the stage where the substrate is fixed and the gas injection plate to which gas is injected, and by installing a magnet on the inner circumference of the chamber, the substrate is connected to the substrate in a plasma method and a MERIE method. It is possible to etch the substrate to etch the substrate vertically to improve the step cover range and to remove the residues remaining on the substrate can be expected to have the effect of preventing the quality of the substrate is lowered.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970044549U KR200184167Y1 (en) | 1997-12-31 | 1997-12-31 | Dry etching device for semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970044549U KR200184167Y1 (en) | 1997-12-31 | 1997-12-31 | Dry etching device for semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990031804U KR19990031804U (en) | 1999-07-26 |
| KR200184167Y1 true KR200184167Y1 (en) | 2000-08-01 |
Family
ID=19520245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970044549U KR200184167Y1 (en) | 1997-12-31 | 1997-12-31 | Dry etching device for semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200184167Y1 (en) |
-
1997
- 1997-12-31 KR KR2019970044549U patent/KR200184167Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990031804U (en) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098014A (en) | Method and apparatus for forming plasma film | |
| KR100433008B1 (en) | plasma etching device | |
| CN213660344U (en) | Plasma processing device | |
| KR200184167Y1 (en) | Dry etching device for semiconductor wafer | |
| KR100900703B1 (en) | Plasma processing apparatus and the plasma processing method thereof | |
| KR100603099B1 (en) | Plasma processing method | |
| KR200183545Y1 (en) | Plasma etching apparatus for semiconductor wafer | |
| KR20030002241A (en) | Apparatus for cleaning of wafer edge | |
| KR101146132B1 (en) | Plasma processing apparatus | |
| KR100258867B1 (en) | Plasma etching apparatus for semiconductor wafer | |
| KR20090057840A (en) | Plasma processing apparatus and plasma processing method | |
| KR101423554B1 (en) | Plasma etching equipment and method of etching a wafer using the same | |
| KR20050058168A (en) | Plasma etching apparatus for simultaneous etching of edge, bevel and back-side of silicon wafer | |
| KR100346524B1 (en) | Apparatus for cleaning semiconductor wafer by means of plasma | |
| JP4527833B2 (en) | Plasma processing apparatus and method | |
| KR200238814Y1 (en) | plasma etching device | |
| KR100286333B1 (en) | Plasma etching apparatus | |
| KR100387926B1 (en) | Plasma etching apparatus | |
| KR20030059748A (en) | Pre-cleaning method of substrate before silicon epitaxial layer growth | |
| KR100774979B1 (en) | Apparatus and method for treating substrate | |
| JPH09246253A (en) | Semiconductor manufacturing device and manufacturing method for semiconductor device | |
| JPH08115936A (en) | Plasma cleaning equipment for board | |
| KR19990016573A (en) | Photoresist stripper | |
| KR19990057565A (en) | Residual Charge Removal Device for Semiconductor Wafer Etching Equipment | |
| KR20030006822A (en) | Dry etching apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |