KR200175746Y1 - Data reproducing device - Google Patents
Data reproducing device Download PDFInfo
- Publication number
- KR200175746Y1 KR200175746Y1 KR2019970029523U KR19970029523U KR200175746Y1 KR 200175746 Y1 KR200175746 Y1 KR 200175746Y1 KR 2019970029523 U KR2019970029523 U KR 2019970029523U KR 19970029523 U KR19970029523 U KR 19970029523U KR 200175746 Y1 KR200175746 Y1 KR 200175746Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frequency
- circuit
- clock signal
- reproduction
- Prior art date
Links
Abstract
본 고안은 데이타 재생 장치에 관한 것으로, 자기 테이프 상에 바이-페이즈 마크 변조(Bi-phase Mark modulation) 방식 또는 8-10 변조 방식으로 기록된 디지탈 데이타를 재생하는 데이터 재생 장치에 적용하는데 적합한 데이타 재생 장치에 관한 것으로, 자기 기록 매체 상에 기록된 디지탈 데이타를 복조하는 데이타 재생장치에서, 클럭 재생 회로에서 얻어지는 재생 클럭 신호 주파수를 판별함으로써, 자기 기록 매체 상에 기록된 기록 변조 방식으로 제1또는 제2기록 변조 방식중 어느 것이 사용되고 있는 지를 용이하게 검출할 수 있다.The present invention relates to a data reproducing apparatus, which is suitable for application to a data reproducing apparatus for reproducing digital data recorded on a magnetic tape by a bi-phase mark modulation scheme or an 8-10 modulation scheme. An apparatus for demodulating digital data recorded on a magnetic recording medium, comprising: determining a reproduction clock signal frequency obtained by a clock reproducing circuit, thereby performing a first or first recording modulation method recorded on a magnetic recording medium. Which of the two recording modulation schemes is used can be easily detected.
Description
본 고안은 데이타 재생 장치에 관한 것으로, 예를 들어, 자기 테이프 상에 바이-페이즈 마크 변조(Bi-phase Mark modulation) 방식 또는 8-10 변조 방식으로 기록된 디지탈 데이타를 재생하는 데이타 재생 장치에 적용하는데 적합한 것이다.The present invention relates to a data reproducing apparatus, for example, applied to a data reproducing apparatus for reproducing digital data recorded by a bi-phase mark modulation method or an 8-10 modulation method on a magnetic tape. It is suitable for.
본 고안은, 자기 기록 매체 상에 기록된 디지탈 데이타를 복조하는 데이터 재생 장치에 있어서, 클럭 재생 회로에서 얻어지는 재생 클럭 신호 주파수를 판별함으로써, 자기 기록 매체 상에 기록된 기록 변조 방식으로 제1또는 제2기록변조 방식 중 어느 것이 사용되고 있는지를 용이하게 검출한다.The present invention is a data reproducing apparatus for demodulating digital data recorded on a magnetic recording medium, wherein the reproducing clock signal frequency obtained by a clock reproducing circuit is discriminated, thereby making it possible to use a first or first recording modulation method recorded on a magnetic recording medium. It is easy to detect which of the two recording modulation methods is used.
종래 기술에 있어서, 예를 들어, 8밀리 비디오 방식의 비디오 테이프 레코더 (VTR)에 있어서는, 오디오 신호를 PCM 부호화 함과 동시에, 시간축 압축한 후, 바이-페이즈 마크 변조 방식으로 변조하여, 비디오 트랙에 접속되어 형성된 오디오 트랙에 기록하도록 되어 있다(특개소 57-186877호 공보). 그런데, 이와같은 오디오 트랙 상에 바이-페이즈 마크 변조 방식으로 기록된 오디오 데이타를 재생하는 데이타 재생 장치는, 도4에 도시되어 있는 것 처럼, 재생 헤드(2)에 의해 자기 테이프(3)로부터 픽업된 재생 주파수 신호(SPB) 중에 포함되는 반복 주파수로 된 재생클럭 신호(CK1)를 추출하고, 해당 재생 클럭신호(CK1)에 의하여 재생 주파수 신호(SPB(DTPB1))를 복조하도록 되어 있다.In the prior art, for example, in an 8-millimeter video tape recorder (VTR), an audio signal is subjected to PCM encoding, time-base compression, and then modulated by a bi-phase mark modulation method to a video track. Recording is performed on the connected audio track (JP-A-57-186877). By the way, a data reproducing apparatus for reproducing audio data recorded by such a bi-phase mark modulation method on such an audio track is picked up from the magnetic tape 3 by the reproducing head 2 as shown in FIG. the extract reproduced frequency signal (S PB) the reproduced clock signal (CK 1) with a repetition frequency which is contained in, and to demodulate the reproduced frequency signal (S PB (DT PB1)) by the reproduced clock signal (CK 1) It is.
즉, 예를 들어, 스위치 회로(도시하지 않음)를 통해, 재생 헤드(2)가 자기테이프(3)의 비디오 트랙 상을 주행하는 타이밍으로 얻어지는 재생 주파수 신호(SPB)는 소정의 비디오 신호 처리 회로(도시하지 않음) 및 자동 트랙 검출 회로(ATF회로)(도시하지 않음) 등에 공급되고, 한편, 재생 헤드(2)가 자기 테이프(3)의 오디오 트랙 상을 주행하는 타이밍으로 얻어지는 재생 주파수 신호(SPB)는 재생 증폭회로(4)를 통해 이퀄라이저 회로(5)에 입력되고, 소정의 이퀄라이저 처리가 행하여진 후, 연산 증폭 회로 구성의 비교 회로(6)의 반전 입력에 입력된다.That is, for example, the reproduction frequency signal S PB obtained at the timing at which the reproduction head 2 travels on the video track of the magnetic tape 3 through a switch circuit (not shown) is processed with a predetermined video signal. A reproduction frequency signal supplied to a circuit (not shown), an automatic track detection circuit (ATF circuit) (not shown), or the like, which is obtained at a timing when the reproduction head 2 travels on an audio track of the magnetic tape 3. (S PB ) is input to the equalizer circuit 5 via the reproduction amplifier circuit 4, and after a predetermined equalization process is performed, is input to the inverting input of the comparison circuit 6 of the operational amplifier circuit configuration.
여기서, 비교 회로(6)의 비반전 입력단은 예를 들어, 소정의 기준 전압(VREF)으로 된 전원(6A)을 통해 접지되고, 이로 인해 비교 회로(6)는 전체로서 재생 주파수 신호(SPB)를 기준 전압(VREF)과 비교하여, 이 비교 결과로 된 재생 디지탈 신호(DTPB)를 D-플립플롭 구성으로 된 동기화 회로(7)의 입력단(D)에 공급함과 동시에, 위상 고정 루프(PLL)회로 구성의 클럭 재생 회로(8)에 공급한다.Here, the non-inverting input terminal of the comparing circuit 6 is grounded, for example, via a power supply 6A of a predetermined reference voltage V REF , whereby the comparing circuit 6 is a reproduction frequency signal S as a whole. PB ) is compared with the reference voltage V REF to supply the regenerated digital signal DT PB as a result of the comparison to the input terminal D of the synchronization circuit 7 having a D-flip-flop configuration, and at the same time, phase fixing. The clock reproduction circuit 8 of the loop (PLL) circuit configuration is supplied.
클럭 재생 회로(8)는 내장하는 전압 제어형 발진 회로(VCO)에 의해 얻어지는 소정의 주파수로 된 기준 신호와, 입력되는 재생 디지탈 신호(DTPB)에 포함되는 소정 반복 주파수로 된 클럭 성분과의 위상을 비교함으로써, 클럭 성분에 바르게 위상이 고정된 재생 클럭 신호(CK1)를 얻고, 해당 재생 클럭 신호(CK1)를 동기화 회로(7)의 클럭 입력단(C)에 공급함과 동시에, 다음 단의 복조 처리 회로(9)에 공급하도록 되어 있다.The clock regeneration circuit 8 is a phase of a reference signal having a predetermined frequency obtained by a built-in voltage controlled oscillation circuit VCO and a clock component having a predetermined repetition frequency included in an inputted reproduction digital signal DT PB . By comparing with, the reproduction clock signal CK 1 having a phase fixed correctly to the clock component is obtained, and the reproduction clock signal CK 1 is supplied to the clock input terminal C of the synchronization circuit 7, It is supplied to the demodulation processing circuit 9.
이것에 의해, 동기화 회로(7)는 재생 디지털 신호 (DTPB)를 재생 클럭신호(CK1)에 동기화 한 이후에 이어지는 복조 처리 회로(9)에 송출하고, 이렇게 하여 복조 처리회로(9)는 입력되는 재생 디지털 신호(DTPB1)를 재생클럭 신호(CK1)에 기초하여 복조하도록 되어 있다.As a result, the synchronization circuit 7 sends the demodulation processing circuit 9 to the subsequent demodulation processing circuit 9 after synchronizing the reproduction digital signal DT PB to the reproduction clock signal CK 1 . The inputted reproduction digital signal DT PB1 is demodulated based on the reproduction clock signal CK 1 .
그런데, 근년 8밀리 VTR에 있어서는, 오디오 신호 기록 방식으로 상술한 바이-페이즈 마크 변조 방식(이하, 이를 제1기록 변조 방식이라 칭함)에 더하여, 예를 들어, 회전 헤드형 디지탈 오디오 테이프 레코더(R-DAT)에 사용되는 것과 같은 기록 변조 방식, 즉 특개소 59-200562호 공보 및 특개소 60-113366호 공보에 개시되어 있는 것과 같이, 오디오 신호를 PCM 부호화 할 때, 제1기록 변조 방식에 비하여 단계적으로 높은 기록 밀도로 부호화 함과 동시에, 8-10 변조 방식(이하, 이를 제2기록 변조 방식이라 칭함)으로 변조하여, 오디오 트랙 상에 기록하도록 된 것이 제안되고 있다.By the way, in recent years, 8 millimeter VTR, in addition to the above-described bi-phase mark modulation method (hereinafter, referred to as a first recording modulation method) as the audio signal recording method, for example, a rotating head type digital audio tape recorder R Recording modulation scheme as used in DAT), i.e., as disclosed in Japanese Patent Application Laid-Open Nos. 59-200562 and 60-113366, in comparison with the first recording modulation scheme when PCM encoding an audio signal. It has been proposed to encode at a high recording density step by step, to modulate with an 8-10 modulation scheme (hereinafter referred to as a second recording modulation scheme), and to record on an audio track.
그러나, 실제 제1및 제2기록 변조 방식에 있어서는, 기록 신호의 대역이 다름과 동시에 샘플링 클럭의 주파수가, 예를 들어 제1기록 변조 방식으로 11.6(MHz)인데 반하여, 제2기록 변조 방식으로는 14.8(MHz)로 크게 다르고, 이것에 의해 전자 변환계의 나이퀴스트 조건이나 노이즈의 스팩트럼 분포 등에 다른 점이 생긴다.However, in the actual first and second write modulation schemes, while the bands of the recording signals are different and the frequency of the sampling clock is 11.6 (MHz), for example, in the first write modulation scheme, the second write modulation scheme is used. Is very different from 14.8 (MHz), which causes a difference in the Nyquist condition of the electron conversion system and the spectrum distribution of noise.
이 때문에 제1또는 제2기록 변조 방식으로 기록된 자기 테이프를 바르게 재생할 수 있는 데이타 재생 장치로서는, 각각의 기록 변조 방식에 따른 이퀄라이저 특성으로 된 제1및 제2이퀄라이저 회로와, 각각의 기록 변조 방식에 따른 복조 방식으로 된 제1및 제2복조 처리 회로를 갖고, 임의의 방법으로 자기 테이프(3) 상에 기록된 기록 변조 방식을 검출하고. 그 검출 결과에 따라 제1및 제2이퀄라이저 회로, 제1및 제2복조 처리 회로를 선택하여 사용하는 것이 바람직하다고 생각된다.For this reason, as a data reproducing apparatus capable of correctly reproducing a magnetic tape recorded by the first or second recording modulation method, the first and second equalizer circuits having equalizer characteristics according to the respective recording modulation methods and the respective recording modulation methods And a first and second demodulation processing circuits of the demodulation method according to the above, wherein the recording modulation method recorded on the magnetic tape 3 is detected by any method. It is considered that it is preferable to select and use the first and second equalizer circuits and the first and second demodulation processing circuits according to the detection result.
본 고안은 이상의 점을 고려하여 제공된 것으로, 간단한 구성으로 자기 기록매체 상에 기록된 기록 변조 방식을 검출할 수 있는 데이타 재생 장치를 제안하려고 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above, and is intended to propose a data reproducing apparatus capable of detecting a recording modulation method recorded on a magnetic recording medium with a simple configuration.
이러한 문제점을 해결하기 위하여, 본 고안에서는 자기 기록 매체(3) 상에 서로 기록 밀도가 다른 제1또는 제2기록 변조 방식으로 기록된 디지탈 데이타를 재생 헤드(2)를 사용하여 픽업하고, 그 픽업 출력(SPB)(DTPB)에 포함되는 클럭성분으로부터 위상 고정 루프 회로 구성의 클럭 재생 회로(8)를 사용하여 재생 클럭신호(CK1)를 얻어, 그 재생 클럭 신호(CK1)에 기초하여 픽업 출력(SPB)(DTPB)을 복조하여 디지탈 데이타(DT)를 얻는 데이터 재생 장치(10)(20)에 있어서, 재생 클럭 신호(CK1)의 주파수를 판별하여, 재생 중의 자기기록 매체(3) 상에 기록된 제1또는 제2기록 변조 방식을 검출하는 검출수단수단(13,14,15,16,17) (21,22,23,24)을 설치한다.In order to solve this problem, the present invention picks up the digital data recorded on the magnetic recording medium 3 by the first or second recording modulation method having different recording densities from each other using the reproduction head 2, and the pickup. From the clock component included in the output S PB (DT PB ), a reproduction clock signal CK 1 is obtained using a clock reproduction circuit 8 having a phase locked loop circuit configuration, and based on the reproduction clock signal CK 1 . In the data reproducing apparatus 10 (20) which demodulates the pick-up output S PB (DT PB ) to obtain digital data DT, the frequency of the reproduction clock signal CK 1 is discriminated and the magnetic recording during reproduction is performed. Detection means means (13, 14, 15, 16, 17) (21, 22, 23, 24) for detecting the first or second recording modulation scheme recorded on the medium (3) are provided.
제1또는 제2기록 변조 방식에 있어서는, 재생 클럭 신호(CK1)의 주파수가 다른 것에 의해 재생 클럭 신호(CK1)의 주파수를 검출 수단(13,14,15,16,17) (21,22,23,24)을 사용하여 판별하도록 하면, 자기 기록 매체(3) 상에 기록된 제1또는 제2기록 변조 방식을 검출할 수 있다.In the first or the second recording modulation method, a frequency detection means for reproducing a clock signal (CK 1) by the frequency of the reproduction clock signal (CK 1) other (13,14,15,16,17 and 21, By using the 22, 23, and 24 to discriminate, the first or second recording modulation method recorded on the magnetic recording medium 3 can be detected.
도1은 본 고안의 제1실시예를 도시하는 블럭도.1 is a block diagram showing a first embodiment of the present invention;
도2는 본 고안의 제2실시예를 도시하는 블럭도.2 is a block diagram showing a second embodiment of the present invention;
도3은 주파수 전압 변화 회로의 특성을 도시하는 특성 곡선도.Fig. 3 is a characteristic curve diagram showing the characteristics of the frequency voltage change circuit.
도4는 종래의 데이타 재생 장치를 도시하는 블럭도.4 is a block diagram showing a conventional data reproducing apparatus.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1, 10. 20 : 데이타 재생 장치 2 : 재생 헤드1, 10. 20: data reproducing apparatus 2: reproducing head
3 : 자기 테이프 4 : 재생 증폭 회로3: magnetic tape 4: regenerative amplifier circuit
5, 5A, 5B : 이퀄라이저 회로 8 : 클럭 재생 회로5, 5A, 5B: equalizer circuit 8: clock regeneration circuit
9, 9A, 9B : 복조 처리 회로 11, 12 : 스위치 회로9, 9A, 9B: demodulation processing circuit 11, 12: switch circuit
13 : 1/10 분주 회로 14 : 주파수 비교 회로13: 1/10 division circuit 14: frequency comparison circuit
15 : 수정 16 : 기준 신호 발진 회로15: Modification 16: Reference signal oscillation circuit
17, 24 : 제어 회로 21 : 주파수 전압 변환 회로17, 24: control circuit 21: frequency voltage conversion circuit
23 : 전원23: power
이하, 본 고안의 도면을 참조하여 본 고안의 한 실시예를 상술한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings of the present invention.
도4에 대응 부분과 동일 부호로 기재하여 나타낸 도1에 있어서, 10은 본 고안에 따른 데이터 재생장치 제1실시예를 나타내고, 재생 헤드(2)에서 얻어지는 픽업 출력(SPB)은 재생 증폭 회로(4)를 통해 제1스위치 회로(11)의 입력단에 입력된다.In Fig. 1, denoted by the same reference numeral as in Fig. 4, reference numeral 10 denotes the first embodiment of the data reproducing apparatus according to the present invention, and the pickup output S PB obtained from the reproducing head 2 is a reproducing amplifier circuit. It is input to the input terminal of the 1st switch circuit 11 via (4).
제1스위치 회로(11)는 예를 들어, 아날로그 스위치 구성으로 이루어지고, 제어 회로(17)에서 주어지는 제어 신호(SCNT1)에 기초하여, 입력되는 픽업 출력(SPB)을 제1기록 변조 방식에 대응한 이퀄라이저 특성을 가지는 제1이퀄라이저 회로(5A)를 통해 이어지는 비교 회로(6)에 송출할 것인지, 또는 제2기록 변조 방식에 대응한 이퀄라이저 특성을 가지는 제2이퀄라이저 회로(5B)를 통해 이어지는 배교회로(6)에 송출할 것인지를 절환 제어한다.The first switch circuit 11 has, for example, an analog switch configuration, and based on the control signal S CNT1 supplied from the control circuit 17, the first switch circuit 11 receives the input pickup output S PB in a first write modulation scheme. Is transmitted to the comparison circuit 6 which is continued through the first equalizer circuit 5A having an equalizer characteristic corresponding to the second equalizer circuit 5B which has an equalizer characteristic corresponding to the second write modulation scheme. Controlling whether or not to be sent to the apostasy (6).
이에 더하여 동기화 회로(7)로부터 얻어지는 재생 디지탈 신호(DTPB1)는 제2스위칭 회로(12)에 입력된다. 제2스위치 회로(12)는 예를 들어, 아날로그 스위치 구성으로 이루어지고 제1스위치 회로(11)와 연동하여 제어 회로(17)에서 주어지는 제어 신호(SCNT1)에 기초하여. 입력되는 재생 디지탈 신호(DTPB1)를 제1기록 변조 방식에 대응한 복조 방식으로 된 제1복조 처리 회로(9A)를 사용하여 복조처리를 행할 것인지 또는 제2기록 변조 방식에 대응한 복조 방식으로 된 제 2복조 처리 회로(9B)를 사용하여 복조 처리를 행할 것인지를 절환 제어한다.In addition, the reproduction digital signal DT PB1 obtained from the synchronization circuit 7 is input to the second switching circuit 12. The second switch circuit 12 is for example made up of an analog switch configuration and based on a control signal S CNT1 which is given from the control circuit 17 in association with the first switch circuit 11. Whether the inputted reproduction digital signal DT PB1 is to be demodulated by using the first demodulation processing circuit 9A which is a demodulation method corresponding to the first recording modulation method or in a demodulation method corresponding to the second recording modulation method. The control of whether or not to perform the demodulation process is performed using the second demodulation processing circuit 9B.
또한, 클럭 재생 회로(8)에 의해 얻어지는 재생 클럭 신호(CK1)는 동기화 회로(7)의 클럭단(C), 제1및 제2복조 처리 회로(9A 및 9B)에 입력됨과 동시에, 1/10 분주 회로(13)에서 1/10 분주된 후, 곱셈 회로 및 저역 통과 필터 회로를 포함하는 주파수 비교 회로(14)에 입력된다.In addition, the reproduction clock signal CK 1 obtained by the clock reproduction circuit 8 is input to the clock stage C, the first and second demodulation processing circuits 9A and 9B of the synchronization circuit 7, and at the same time, 1 After 1/10 division in the / 10 frequency division circuit 13, it is input to the frequency comparison circuit 14 including a multiplication circuit and a low pass filter circuit.
주파수 비교 회로(14)에는 이에 더하여, 수정(15)을 갖는 기준 신호 발진 회로(16)로부터 주파수 신호(fREF)가 입력된다. 이로 인해 주파수 비교 회로(14)는 재생 클럭 신호(CK1)가 1/10 분주되어 이루어지는 비교 주파수 신호(SCK) 및 기준 주파수 신호(fREF)의 주파수를 비교하고, 각각 주파수가 불일치할 때, 비트 성분을 포함하는 비교 출력(SCP1)을 이어지는 제어 회로(17)에 송출한다.In addition to the frequency comparison circuit 14, a frequency signal f REF is input from the reference signal oscillation circuit 16 having the crystal 15. As a result, the frequency comparison circuit 14 compares the frequencies of the comparison frequency signal S CK and the reference frequency signal f REF in which the reproduction clock signal CK 1 is divided by 1/10, and when the frequencies do not match, respectively. The comparison output S CP1 including the bit component is sent to the subsequent control circuit 17.
또한 본 실시예의 경우 기준 신호 발진 회로(16)의 수정(15)은 예를 들어제1기록 변조 방식의 재생 클럭 신호(CK1)의 주파수 11.6(MHz)를 1/10배 한 주파수 1.16(MHz)를 발진하도록 설정되고, 이로 인해 제어 회로(17)는 재생 동작시에 주파 비교 회로(14)로부터 얻어지는 비교 출력(SCP1) 중의 비트 성분의 유무를 판별하고, 해당 비교 출력(SCP1) 중에 비트 성분이 포함되어 있지 않는 것에 의해, 자기 테이프(3)상에 제1기록 변조 방식으로 디지탈 데이터가 기록되어 있는 것을 검출하고, 제1및 제2스위치 회로(11 및 12)에 대해서 각각 제1이퀄라이저 회로(5A) 및 제2복조 처리 회로(9A)를 선택하는 제어 신호(SCNT1)를 송출한다.In addition, in the present embodiment, the modification 15 of the reference signal oscillation circuit 16 has a frequency of 1.16 (MHz), which is 1/10 times the frequency of 11.6 (MHz) of the reproduction clock signal CK 1 of the first recording modulation scheme. Is set to oscillate, whereby the control circuit 17 determines the presence or absence of the bit component in the comparison output S CP1 obtained from the frequency comparison circuit 14 during the reproduction operation, and in the comparison output S CP1 . By not including the bit component, it is detected that digital data is recorded on the magnetic tape 3 by the first recording modulation method, and the first and second switch circuits 11 and 12 are respectively first and first. The control signal S CNT1 for selecting the equalizer circuit 5A and the second demodulation processing circuit 9A is sent.
또한. 이것에 대해서 제어 회로(17)는 비교 출력(SCF1) 중에 비트 성분이 포함되어 있는 것에 의해, 자기 테이프(3) 상에 제2기록 변조 방식으로 디지탈 데이타가 기록되어 있음을 검출하고, 제1및 제2스위치 회로(11 및 12)에 대해서, 각각 제2이퀄라이저 회로(5B) 및 제2복조 처리 회로(9B)를 선택하는 제어 신호(SCNT1)를 송출한다.Also. On the other hand, the control circuit 17 detects that digital data is recorded on the magnetic tape 3 by the second recording modulation method by including the bit component in the comparison output S CF1 . And control signals S CNT1 for selecting the second equalizer circuit 5B and the second demodulation processing circuit 9B to the second switch circuits 11 and 12, respectively.
이렇게 해서 1/10 분주 회로(13), 주파수 비교 회로(14), 수정(15), 기준 신호 발진 회로(16), 제어회로(17)를 포함하는 검출수단은 전체로서 재생 클럭 신호(CK1)의 주파수를 판별하고, 이것에 의해 제1또는 제2기록 변조 방식을 검출하도록 되어 있다.In this way, the detection means including the 1/10 frequency division circuit 13, the frequency comparison circuit 14, the crystal 15, the reference signal oscillation circuit 16, and the control circuit 17 is a reproduction clock signal CK 1 as a whole. Frequency), thereby detecting the first or second recording modulation scheme.
이상의 구성에 의하면, 재생 클럭 신호의 주파수와, 제1또는 제2기록 변조 방식의 클럭 주파수로 이루어지는 기준 주파수 신호의 주파수를 비교함으로써 비교 결과에 포함되는 비트 성분의 유무에 기초하여, 제1또는 제2기록 변조 방식 중 어느 것이 사용되고 있는가를 용이하게 검출할 수 있는 데이타 재생 장치를 실현할 수 있다.According to the above arrangement, the frequency of the reproduction clock signal is compared with the frequency of the reference frequency signal composed of the clock frequency of the first or second recording modulation method, and based on the presence or absence of the bit component included in the comparison result, the first or the second A data reproduction apparatus capable of easily detecting which of the two recording modulation schemes is used can be realized.
도1과 대응 부분에 동일 부호로 기재된 도2에 있어서, 20은 전체로서 본 고안에 의한 데이타 재생 장치의 제2실시예를 도시하고, 클럭 재생 회로(8)로부터 얻어지는 재생 클럭 신호(CK1)는, 동기화 회로(7), 제1및 제2복조 처리 회로(9A 및 9B)에 입력됨과 동시에 주파수 전압 변환 회로(21)에 입력되어 있다.In Fig. 2, denoted by the same reference numerals in Fig. 1, 20 denotes a second embodiment of the data reproducing apparatus according to the present invention as a whole, and the reproducing clock signal CK 1 obtained from the clock reproducing circuit 8 is shown. Is input to the synchronization circuit 7 and the first and second demodulation processing circuits 9A and 9B and to the frequency voltage conversion circuit 21.
주파수 전압 변화 회로(21)는, 도3에 도시하는 것 같은 변환 특성(TFV)에 기초하여, 입력되는 재생 클럭 신호(CK1)를, 그 주파수에 따른 비교 전압(VH)으로 변환하고, 후속되는 연산 증폭 회로 구성으로 이루어지는 비교 회로(22)의 반전 입력단에 송출한다.The frequency voltage change circuit 21 converts the inputted reproduction clock signal CK 1 into the comparison voltage V H corresponding to the frequency based on the conversion characteristic T FV as shown in FIG. The signal is sent to the inverting input terminal of the comparison circuit 22 having the following operational amplifier circuit configuration.
비교 회로(22)의 비반전 입력단은 소정의 기준 전압(VREF1)을 갖는 전원(23)을 통해 접지 되고, 본 실시예의 경우, 전원(23)의 기준 전압(VREF1)은 변환 특성(TFV) 상에서, 제1기록 변조 방식의 재생 클럭 신호(CK1)의 주파수(f1)(=11.6 MHz)에 대응한 전압(V1) 및 제2기록 변조 방식의 재생 클럭 신호(CK1)의 주파수(f2)(=14.8 MHz)에 대응한 전압(V2)의 중간 전압(V0)에 설정되어 있다.The non-inverting input terminal of the comparison circuit 22 is grounded through the power supply 23 having the predetermined reference voltage V REF1 , and in this embodiment, the reference voltage V REF1 of the power supply 23 is converted to the conversion characteristic T. FV), the first frequency (f 1) (= 11.6 MHz ) by the voltage (V 1) and second reproduced clock signals (CK 1) of the recording modulation method corresponding to the recording modulation system the reproduction clock signal (CK 1) on It is set to the intermediate voltage V 0 of the voltage V 2 corresponding to the frequency f 2 (= 14.8 MHz).
이것에 의해 비교 회로(22)는 입력되는 비교 전압(VH)이 기준 전압(VREF1)보다낮을 때(즉, 비교 전압(VH)이 변환 특성(TFV) 상에서 제1기록 변조 방식의 재생 클럭 신호(CK1)의 주파수(f1)에 대응한 전압(V1) 일 때), 논리 「H」 레벨을 가지며, 이것에 대해서 비교 전압(VH)이 기준 전압(VREF1)보다 높을 때(즉, 비교 전압(VH)이 제2기록 변조 방식의 재생 클럭 신호(CK1)의 주파수(f2)에 대응한 전압(V2) 일 때), 논리 「L」 레벨을 가지는 비교 출력(SCP2)을 다음 단의 제어 회로(24)로 송출한다.As a result, the comparison circuit 22 inputs the first write modulation scheme on the conversion characteristic T FV when the comparison voltage V H input is lower than the reference voltage V REF1 (that is, the comparison voltage V H is lower than the reference voltage V REF1 ). Voltage V 1 corresponding to the frequency f1 of the reproduction clock signal CK 1 , and a logic “H” level. The comparison voltage V H is higher than the reference voltage V REF1 . (I.e., when the comparison voltage V H is the voltage V 2 corresponding to the frequency f 2 of the reproduction clock signal CK 1 of the second recording modulation scheme), the comparison has a logic "L" level. The output S CP2 is sent to the control circuit 24 of the next stage.
이렇게 해서 제어 회로(24)는 비교 회로(22)로부터 얻어지는 비교 출력(SCF2)의 논리 레벨에 기초하여, 해당 비교 출력(SCP2)이 논리 「H」 레벨을 갖는 것에 의해 자기 테이프(3) 상에 제1기록 변조 방식으로 디지탈 데이타가 기록되어 있음을 검출하고, 제1및 제2스위치 회로(11 및 12)에 대해서, 제1이퀄라이저 회로(5A) 및 제1복조 처리 회로(9A)를 각각 선택하는 제어 신호(SCNT1)를 송출한다.In this way, the control circuit 24 is based on the logic level of the comparison output S CF2 obtained from the comparison circuit 22, and the magnetic tape 3 is formed by the comparison output S CP2 having a logic "H" level. Detecting that digital data is recorded on the first write modulation scheme on the first and second switch circuits 11 and 12, the first equalizer circuit 5A and the first demodulation processing circuit 9A Each control signal S CNT1 is selected.
또한, 이것에 대해서, 제어 회로(24)는 비교 출력(SCF1)이 논리 「L」 레벨을 갖는 것에 의해, 자기 테이프(3) 상에 제2기록 변조 방식으로 디지탈 데이타가 기록되어 있는 것을 검출하고, 제1및 제2스위치 회로(11 및 12)에 대해서 각각 제2이퀄라이저 회로(5B) 및 제2복조 처리 회로(9B)를 선택하는 제어 신호(SCNT1)를 송출한다.On the other hand, the control circuit 24 detects that digital data is recorded on the magnetic tape 3 by the second recording modulation method by the comparison output S CF1 having a logic "L" level. Then, the control signals S CNT1 for selecting the second equalizer circuit 5B and the second demodulation processing circuit 9B are sent to the first and second switch circuits 11 and 12, respectively.
이같이 해서, 주파수 전압 변환 회로(21), 비교 회로(22), 전원(23), 제어회로(24)로 이루어지는 검출 수단은, 전체로서 재생 클럭 신호(CK1)의 주파수를 판별하고, 이것으로 제1또는 제2기록 변조 방식을 검출할 수 있도록 되어 있다.In this way, the detection means composed of the frequency voltage conversion circuit 21, the comparison circuit 22, the power supply 23, and the control circuit 24 determines the frequency of the reproduction clock signal CK 1 as a whole. The first or second recording modulation scheme can be detected.
이상의 구성에 의하면 재생 클럭 신호를 그 주파수에 따른 전압으로 변환하고 소정의 기준 전압과 비교하도록 함으로써, 비교 결과의 논리 레벨에 기초하여, 제1및 제2기록 변조 방식 중의 어느 것이 사용되는 가를 용이하게 검출할 수 있는 데이타 재생 장치를 실현할 수 있다.According to the above configuration, the reproduction clock signal is converted into a voltage corresponding to the frequency and compared with a predetermined reference voltage, thereby easily selecting which of the first and second write modulation schemes is used based on the logic level of the comparison result. A data reproducing apparatus that can be detected can be realized.
더욱이, 상술의 구성에 의하면 재생 클럭 신호를 일단 전압으로 변환하도록 한 것에 의해, SN비를 상당히 향상시킬 수 있고, 이렇게 해서 전체로서 도1의 구성과 비교하여 한층 더 검출 정밀도를 향상할 수 있다.Further, according to the above-described configuration, by converting the reproduction clock signal into a voltage once, the SN ratio can be significantly improved, and thus the detection accuracy can be further improved as compared with the configuration of FIG. 1 as a whole.
또한, 상술의 제1실시예에 있어서, 재생 클럭 신호를 1/10 분주해서, 제1또는 제2기록 변조 방식의 재생 클럭 신호의 주파수를 1/10배 한 기준 주파수 신호와 비교토록 하였지만, 분주비는 이에 한하지 않고, 재생 클럭 신호를 1/n 분주해서, 제1또는 제2재생 클럭 신호의 주파수를 1/n 배 한 기준 주파수 신호와 비교하도록 한다면, 상술의 실시예와 마찬가지 효과를 얻을 수 있다.Further, in the above-described first embodiment, although the reproduction clock signal is divided by 1/10, the frequency of the reproduction clock signal of the first or second recording modulation method is compared with the reference frequency signal 1/10 times the frequency. The ratio is not limited thereto. If the reproduction clock signal is divided by 1 / n, and the frequency of the first or second reproduction clock signal is compared with the reference frequency signal by 1 / n, the same effect as in the above-described embodiment can be obtained. Can be.
또한, 상술의 실시예에 있어서, 기록 변조 방식으로서 바이-페이즈 마크 변조 방식 또는 8-10 변조 방식을 사용하는 경우에 대해서 설명하였지만, 본 고안은 이에 국한되지 않고, 요지는 디지탈 데이타의 기록 밀도가 다른 복수의 기록 변조 방식을 사용하여 기록된 자기 테이프를 재생하는 경우에 적용하기 적합한 것이다.In addition, in the above-described embodiment, the case where the bi-phase mark modulation method or the 8-10 modulation method is used as the recording modulation method has been described, but the present invention is not limited thereto, and the point is that the recording density of the digital data is increased. It is suitable for application in the case of reproducing the magnetic tape recorded using a plurality of different recording modulation schemes.
게다가, 상술의 실시예에 있어서, 본 고안을 8밀리 VTR의 오디오 신호계에 적용했을 경우에 대해서 설명하였지만, 본 고안은 이에 국한되지 않고, 예를 들어 디지탈 기록된 VTR의 비디오 신호계, R-DAT 등, 다른 디지탈 데이타를 재생하는 데이타-재생 장치에 널리 적용할 수 있음과 더불어, 자기 기록 매체로서도 자기 테이프를 사용한 데이타 재생 장치에 한하지 않고, 자기 디스크 장치 등 다른 자기 기록 매체를 본 데이타 재생 장치에 폭 넓게 적용하기 적합한 것이다.In addition, in the above-described embodiment, the case where the present invention is applied to an 8 mm VTR audio signal system has been described. However, the present invention is not limited thereto. For example, a video signal system of digitally recorded VTR, R-DAT, etc. The present invention can be widely applied to a data reproducing apparatus for reproducing other digital data, and is not limited to a data reproducing apparatus using a magnetic tape as a magnetic recording medium. It is suitable for a wide range of applications.
상술한 바와 같은 본 고안에 의하면, 재생 클럭 신호 주파수에 기초하여, 자기 기록 매체상에 기록된 기록 변조방식을 검출토록 함으로써, 간단한 구성으로 제1또는 제2기록 변조방식중의 어느 것이 사용되고 있는가를 용이하게 검출 할 수 있는 데이타 재생장치를 실현할 수 있다.According to the present invention as described above, the recording modulation method recorded on the magnetic recording medium is detected based on the reproduction clock signal frequency, thereby making it easy to determine which of the first and second recording modulation methods is used with a simple configuration. A data reproducing apparatus that can be detected easily can be realized.
이같이 함에 대해서, 해당 검출 결과를 사용하여 필요에 대응하여 이퀄라이저 특성, 복조 방식 등을 절환 제어하도록 하면, 제1및 제2기록 변조 방식인 자기 기록 매체를 공유할 수 있는 데이타 재생 장치를 용이하게 실현할 수 있다.In this case, if the detection result is used to switch control of the equalizer characteristic, demodulation scheme, and the like as necessary, it is possible to easily realize a data reproducing apparatus capable of sharing the magnetic recording media of the first and second recording modulation schemes. Can be.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970029523U KR200175746Y1 (en) | 1987-09-30 | 1997-10-24 | Data reproducing device |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62246916A JP2661064B2 (en) | 1987-09-30 | 1987-09-30 | Data playback device |
| JP87-246916 | 1987-09-30 | ||
| KR1019880012713A KR890005714A (en) | 1987-09-30 | 1988-09-30 | Data player |
| KR2019970029523U KR200175746Y1 (en) | 1987-09-30 | 1997-10-24 | Data reproducing device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880012713A Division KR890005714A (en) | 1987-09-30 | 1988-09-30 | Data player |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR200175746Y1 true KR200175746Y1 (en) | 2000-04-15 |
Family
ID=27333536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970029523U KR200175746Y1 (en) | 1987-09-30 | 1997-10-24 | Data reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200175746Y1 (en) |
-
1997
- 1997-10-24 KR KR2019970029523U patent/KR200175746Y1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001549B1 (en) | Method for recording signals | |
| JP2576532B2 (en) | Digital signal recording / reproducing device | |
| JP2545893B2 (en) | Playback signal separation circuit | |
| US5488516A (en) | Apparatus for reproducing n digital signals from n adjacent tracks on a record carrier | |
| JP2661062B2 (en) | Data playback device | |
| CA1274284A (en) | Circuit for producing clock signal for reproducing pcm signal | |
| JP2661064B2 (en) | Data playback device | |
| US6141170A (en) | Signal processing with frequency component detection in two modes | |
| KR100422600B1 (en) | Playback apparatus having spindle servo controller for controlling constant velocity | |
| KR200175746Y1 (en) | Data reproducing device | |
| KR0141213B1 (en) | Variable speed reproducing apparatus of digital vcr | |
| JPH0326469B2 (en) | ||
| EP0159042B1 (en) | An apparatus for reducing noise in audio signals | |
| US4736355A (en) | Digital audio data reproduction apparatus | |
| EP0623926B1 (en) | Arrangement for reproducing n digital signals from n adjacent tracks on a record carrier | |
| JP2763454B2 (en) | Data detection device | |
| JPS6051163B2 (en) | Digital signal recording and reproducing device | |
| JPS60111369A (en) | Recording and reproducing device | |
| KR100197095B1 (en) | Device for magnetic recording and reproducing digital signals | |
| JPH0525049Y2 (en) | ||
| JPS6353609B2 (en) | ||
| JP2658076B2 (en) | Data playback device | |
| JPH0634309B2 (en) | Clock generation circuit | |
| KR950004553B1 (en) | Reproducing control signal and wave form transformation system of video tape | |
| JPS6080175A (en) | Data identifying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision |
Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19981023 Effective date: 19990928 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20041222 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |