KR200169693Y1 - Test socket - Google Patents
Test socket Download PDFInfo
- Publication number
- KR200169693Y1 KR200169693Y1 KR2019970009429U KR19970009429U KR200169693Y1 KR 200169693 Y1 KR200169693 Y1 KR 200169693Y1 KR 2019970009429 U KR2019970009429 U KR 2019970009429U KR 19970009429 U KR19970009429 U KR 19970009429U KR 200169693 Y1 KR200169693 Y1 KR 200169693Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- test socket
- thin
- semiconductor device
- test
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
본 고안은 테스트 소켓에 관한 것으로서, 핀보호부에 일정간격으로 촘촘이 박힌 도전성의 가느다란 세형(細形)핀과 탄성체로 된 핀보호부를 구비한 것을 특징으로 하는 테스트 소켓을 제공하므로써, 종래의 테스트 소켓의 경우와 달리 테스트하고자 하는 반도체 소자의 형태에 무관하게 호환될 수 있어 검사효율이 향상됨과 아울러 탄성체로 형성된 핀보호부에 의해 세형핀이 보호되므로 수명이 길고, 테스트 소켓을 간단하게 제작할 수 있으며, 핀보호부의 외부로 돌출되는 부분이 없어 반도체 소자의 리드 내지 볼과 피시비 기판과의 거리를 최소화할 수 있어 보다 정확한 검사가 이루어짐과 아울러 장치를 소형화할 수 있는 효과가 있도록 한 것이다.The present invention relates to a test socket, by providing a test socket characterized in that the pin protection portion is made of a thin, thin conductive pin and an elastic body tightly pinned at a predetermined interval, Unlike the test socket, it can be compatible regardless of the shape of the semiconductor device to be tested, which improves the inspection efficiency and protects the thin pins by the pin protection part formed of an elastic body, thereby increasing the life and simplifying the test socket. In addition, since there is no part protruding to the outside of the pin protection part, the distance between the lead and the ball of the semiconductor element and the PCB may be minimized, thereby making the inspection more accurate and miniaturizing the device.
Description
본 고안은 테스트 소켓에 관한 것으로서, 특히 여러 형태의 반도체 소자에 공통적으로 사용될 수 있는 테스트 소켓에 관한 것이다.The present invention relates to a test socket, and more particularly to a test socket that can be commonly used in various types of semiconductor devices.
테스트 소켓은 팩키지 공정까지를 완료하여 완성된 반도체 소자가 정상적으로 작동하는지 여부를 검사하기 위하여 사용되는 장치를 말하는 것으로서 반도체 소자의 리드 내지 볼을 상면에 결합하고 하면은 테스트를 위한 피시비 기판에 결합되어 사용되게 된다.The test socket refers to a device used to complete the package process to check whether the completed semiconductor device is operating normally. The test socket is coupled to the upper surface of the semiconductor device and the bottom surface is bonded to the PCB substrate for testing. Will be.
도 1 은 종래 테스트 소켓의 일례가 사용되는 상태를 도시한 단면도이고, 도 2 는 종래 테스트 소켓의 또 다른 일례가 사용되는 상태를 도시한 단면도이다.1 is a cross-sectional view showing a state in which an example of a conventional test socket is used, Figure 2 is a cross-sectional view showing a state in which another example of a conventional test socket is used.
도 1 에 도시된 테스트 소켓(T1)은 에스오피(SOP)형 반도체 소자(1) 등 리드(2)가 선형으로 외부로 연장되어 나온 반도체 소자를 테스트하는데 사용되는 것으로서, 상측면이 반도체 소자의 리드(2)와 접촉되고 하측 단부가 피시비 기판(3)에 연결되는 다수개의 도전성의 핀(4)과, 상기 핀(4)을 지지하며 보호하는 에폭시 수지등으로 만들어진 핀보호부(5)로 구성되어 있다.The test socket T1 illustrated in FIG. 1 is used to test a semiconductor device in which a lead 2 such as an SOP type semiconductor device 1 extends linearly to the outside. A plurality of conductive fins 4 which are in contact with the lid 2 and whose lower ends are connected to the PCB substrate 3, and a pin protector 5 made of an epoxy resin for supporting and protecting the fins 4; Consists of.
한편 도 2 에 도시된 테스트 소켓(T2)은 비지에이(BGA)형 반도체 소자(6) 등 리드(2) 대신 반도체 소자 하부에 돌출형성된 볼(7)을 사용하여 신호를 주고 받는 반도체 소자를 테스트하는데 사용되는 것으로서, 스프링(8)에 연결되어 있으며 반도체 소자의 볼(7)을 파지하도록 형성된 볼 파지부(9)와, 상기 볼 파지부(9)의 스프링(8)을 감싸 지지함과 아울러 피시비 기판(3)과 상기 볼 파지부(9)를 전기적으로 연결시키는 핀(10)과, 상기 핀(10)을 지지하며 보호하는 핀보호부(11)로 구성되어 있다.Meanwhile, the test socket T2 illustrated in FIG. 2 tests a semiconductor device that transmits and receives a signal by using a ball 7 protruding under the semiconductor device instead of the lead 2 such as a BGA type semiconductor device 6. And a ball gripping portion (9) connected to the spring (8) and formed to grip the ball (7) of the semiconductor element and the spring (8) of the ball gripping portion (9). It consists of a pin 10 for electrically connecting the PCB 3 and the ball gripping portion 9, and a pin protection portion 11 for supporting and protecting the pin 10.
상기한 바와 같은 구조로 되는 테스트 소켓(T1,T2)의 작용은 다음과 같다.The operation of the test sockets T1 and T2 having the structure as described above is as follows.
반도체 소자를 테스트하기 위한 전기적 배선이 형성된 피시비 기판(3)에 반도체 소자(1,6)의 리드(2) 내지 볼(7)을 직접 결합하여 테스트하는 경우에는 피시비 기판(3)에 반도체 소자(1,6)를 결합하는데 많은 시간을 요하게 되고 견고하게 결합시킨 후 분리하기도 용이하지 않아 대량으로 테스트를 진행하기에 어려운 문제점이 있게 된다.In the case where the leads 2 to the balls 7 of the semiconductor elements 1 and 6 are directly bonded to the PCB substrate 3 on which the electrical wiring for testing the semiconductor element is formed, the semiconductor element may be attached to the PCB substrate 3. 1,6) because it takes a lot of time to combine and is not easy to separate after firmly combined, there is a difficult problem to proceed with the test in large quantities.
이에 따라 테스트하고자 하는 반도체 소자(1,6)의 형태 내지 크기에 맞는 테스트 소켓(T1,T2)을 준비하여 테스트 소켓(T1,T2)의 핀(4,10) 하단을 피시비 기판(3)에 결합한 상태에서 핀(4,10)의 상측면 내지 볼 파지부(9)에 테스트하고자 하는 반도체 소자(1,6)를 결합한 후 테스트하고 테스트가 끝난 반도체 소자(1,6)를 분리하고 또 다른 반도체 소자(1,6)를 로드하여 테스트하는 식으로 반도체 소자(1,6)에 대한 테스트를 진행하도록 하게 되는 것이다.Accordingly, test sockets T1 and T2 suitable for the shape and size of the semiconductor devices 1 and 6 to be tested are prepared, and the lower ends of the pins 4 and 10 of the test sockets T1 and T2 are placed on the PCB 3. In the coupled state, the semiconductor elements 1 and 6 to be tested are coupled to the upper surface or the ball holding portion 9 of the pins 4 and 10, and the semiconductor elements 1 and 6 which have been tested and tested are separated, and then The semiconductor devices 1 and 6 are tested by loading and testing the semiconductor devices 1 and 6.
그러나 상기한 바와 같은 구조로 되는 종래의 테스트 소켓(T1,T2)은 다음과 같은 문제점이 있었다.However, the conventional test sockets T1 and T2 having the structure as described above have the following problems.
즉, 상기 에스오피형 반도체 소자(1)를 테스트하기 위한 테스트 소켓(T1)과 비지에이형 반도체 소자(6)를 테스트하기 위한 테스트 소켓(T2)은 각각 그 용도로만 사용될 뿐 서로 호환되지 않아 서로 다른 형태의 반도체 소자(1,6)를 테스트하기 위해서는 테스트 소켓(T1,T2)을 교체하여 사용하여야 하는 불편과 이에 따라 효율이 저하되는 문제점이 있었다.That is, the test socket T1 for testing the SOP-type semiconductor device 1 and the test socket T2 for testing the BG-type semiconductor device 6 are only used for the purpose, but are not compatible with each other. In order to test the semiconductor devices 1 and 6 of the type, there is a problem in that the test sockets T1 and T2 need to be replaced and thus the efficiency is lowered.
다시 설명하면 에스오피형 반도체 소자(1)를 테스트하기 위한 테스트 소켓(T1)의 경우에는 핀(4)의 배열이 양측으로 한정되어 있으며 핀(4)의 상측면의 형상도 비지에이형 반도체 소자(6)의 볼(7)과 완벽하게 접촉하기 어려운 평면 형상이어서 호환되지 않게 되고, 비지에이형 반도체 소자(6)를 테스트하기 위한 테스트 소켓(T2)의 경우에는 볼파지부(9)에 에스오피형 반도체 소자(1) 등의 리드(2)가 접촉되기 어려워 호환되지 않게 되는 것이다.In other words, in the case of the test socket T1 for testing the SOP semiconductor device 1, the arrangement of the pins 4 is limited to both sides, and the shape of the upper surface of the pins 4 is also determined by the non-GA type semiconductor device ( Since the plane shape is difficult to be in perfect contact with the ball 7 of 6), it becomes incompatible, and in the case of the test socket T2 for testing the BG semiconductor element 6, the ball-holding part 9 is provided with an SOP type semiconductor. It is difficult for the leads 2 such as the element 1 to be in contact with each other, making them incompatible.
따라서, 상기한 바와 같은 문제점을 인식하여 안출된 본 고안의 목적은 테스트하고자 하는 반도체 소자의 형태에 무관하게 사용될 수 있어 효율을 향상시킬 수 있는 테스트 소켓을 제공하고자 하는 것이다.Accordingly, an object of the present invention conceived by recognizing the above problems is to provide a test socket that can be used irrespective of the type of semiconductor device to be tested to improve efficiency.
도 1 은 종래 테스트 소켓의 일례가 사용되는 상태를 도시한 단면도.1 is a cross-sectional view showing a state in which an example of a conventional test socket is used.
도 2 는 종래 테스트 소켓의 또 다른 일례가 사용되는 상태를 도시한 단면도.2 is a cross-sectional view showing a state in which another example of a conventional test socket is used.
도 3 은 본 고안의 일실시례에 의한 테스트 소켓이 사용되는 상태를 도시한 단면도.3 is a cross-sectional view showing a state in which a test socket according to an embodiment of the present invention is used.
도 4 는 본 고안의 일실시례에 의한 테스트 소켓을 상면에서 본 구조를 도시한 평면도.Figure 4 is a plan view showing a structure of the test socket according to an embodiment of the present invention from the top.
도 5 는 본 고안의 다른 실시례에 의한 테스트 소켓의 구조를 보인 단면도.5 is a cross-sectional view showing the structure of a test socket according to another embodiment of the present invention.
도 6 은 본 고안의 또 다른 실시례에 의한 테스트 소켓의 구조를 보인 단면도.Figure 6 is a cross-sectional view showing the structure of a test socket according to another embodiment of the present invention.
(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1;에스오피형 반도체 소자 2;리드1; SOP semiconductor device 2; Lead
3;피시비 기판 4,10;핀3; PCB substrate 4,10; pin
5,11,30,30',30";핀보호부 6;비지에이형 반도체 소자5,11,30,30 ', 30 "; pin protection part 6; BIA type semiconductor device
7;볼 8;스프링7; ball 8; spring
9;볼파지부 20,20',20";세형핀9; ball gripping portion 20, 20 ', 20 "; thin pin
상기한 바와 같은 본 고안의 목적을 달성하기 위하여, 반도체 소자 및 테스트를 위한 피시비 기판을 전기적으로 연결하는 핀과, 상기 핀을 보호하며 지지하는 핀보호부를 포함하여 구성되는 테스트 소켓에 있어서; 상기 핀은 상기 핀보호부에 일정간격으로 촘촘이 박힌 도전성의 가느다란 세형(細形)핀인 것을 특징으로 하는 테스트 소켓이 제공된다.In order to achieve the object of the present invention as described above, a test socket comprising a pin for electrically connecting the semiconductor substrate and the PCB for the test, and a pin protection unit for protecting and supporting the pin; The pin is provided with a test socket, characterized in that the fine thin pin of the conductive finely embedded at a predetermined interval to the pin protection portion.
이하, 첨부도면에 도시한 본 고안의 일실시례에 의거하여 본 고안을 상세히 설명한다.Hereinafter, the present invention will be described in detail based on an embodiment of the present invention shown in the accompanying drawings.
도 3 은 본 고안의 일실시례에 의한 테스트 소켓이 사용되는 상태를 도시한 단면도이고, 도 4 는 본 고안의 일실시례에 의한 테스트 소켓을 상면에서 본 구조를 도시한 평면도이다.3 is a cross-sectional view showing a state in which a test socket according to an embodiment of the present invention is used, Figure 4 is a plan view showing the structure of the test socket according to an embodiment of the present invention from the top.
이에 도시한 바와 같이, 본 고안에 의한 테스트 소켓(T)은 종래 에스오피형 반도체 소자(1)를 테스트하기 위한 테스트 소켓(T1)이나 비지에이형 반도체 소자(6)를 테스트하기 위한 테스트 소켓(T2)과 달리 가느다란 도전성의 핀인 세형핀(20)이 핀보호부(30)에 조밀하게 촘촘이 박혀 형성되게 된다.As shown in the drawing, the test socket T according to the present invention is a test socket T1 for testing a conventional SOP-type semiconductor device 1 or a test socket T2 for testing a BG semiconductor device 6. Unlike the thin pins 20, which are conductive pins, the pins are densely packed in the pin protection part 30.
이러한 세형핀(20)은 핀보호부(30)의 높이(H)와 동일한 길이로 형성되며 이러한 세형핀(20)이 테스트를 위한 피시비 기판(3)과 연결되는 것은 피시비 기판(3)상에 형성된 연결부(미도시)와 세형핀(20) 중 일부가 접촉 결합되는 것에 의해 이루어지게 된다.The thin pin 20 is formed to have the same length as the height (H) of the pin protection portion 30 and the thin pin 20 is connected to the PCB 3 for the test on the PCB 3 A portion of the connection part (not shown) and the thin pin 20 formed are made by contact coupling.
한편 이러한 세형핀(20)을 보호하고 지지하는 핀보호부(30)는 상기 세형핀(20)의 단부와 반도체 소자(1,6)의 리드(2) 내지 볼(7)이 잘 접촉되도록 하기 위해 종래 단단한 에폭시 수지등으로 만들어지는 것과 달리 탄성적으로 변형될 수 있는 탄성체로 형성되는 것이 바람직하다.On the other hand, the pin protection unit 30 for protecting and supporting the thin pin 20 is to ensure that the ends of the thin pin 20 and the lead (2) to the ball (7) of the semiconductor device (1,6) is in good contact In order to be formed of an elastic body that can be elastically deformed, unlike conventionally made of a hard epoxy resin or the like.
상기한 바와 같은 구조로 되는 본 고안에 의한 테스트 소켓의 작용을 설명하면 다음과 같다.Referring to the operation of the test socket according to the present invention having a structure as described above are as follows.
본 고안에 의한 테스트 소켓(T)을 피시비 기판(3)에 고정시킨 후 테스트하고자 하는 반도체 소자(1,6)를 테스트 소켓(T)의 상면에 얹게 되는데, 도 3 에 도시한 바와 같이, 비지에이형 반도체 소자(6)의 볼(7)과 접촉되는 경우에도 인접한 다수개의 세형핀(20)에 의해 접촉이 이루어져 피시비 기판(3)과 볼(7)을 전기적으로 연결하게 되고 아울러 핀보호부(30)가 탄성체로 형성되므로 볼(7)이 가하는 압력에 의해 볼(7)과 접촉하는 곳의 주위가 약간 안으로 모아지며 보다 밀착되어 접촉하게 된다.After fixing the test socket T according to the present invention to the PCB substrate 3, the semiconductor devices 1 and 6 to be tested are placed on the upper surface of the test socket T. As shown in FIG. Even in contact with the ball 7 of the A-type semiconductor device 6, the contact is made by a plurality of adjacent thin pins 20 to electrically connect the PCB 3 and the ball 7, and further, a pin protection part ( Since the 30 is formed of an elastic body, by the pressure applied by the ball 7, the surroundings of the place where the ball 7 is in contact with the ball 7 are gathered inward and are in close contact with each other.
핀보호부(30)의 전역에 걸쳐 조밀하게 세형핀(20)이 박혀 있으므로 볼(7)이 하부 전역에 걸쳐 일정간격으로 형성된 비지에이형 반도체 소자(6)를 테스트하는데 사용될 수 있는 것은 상기한 바와 같고, 도시하지 않았으나 리드(2)가 양측으로 배열된 에스오피형 반도체 소자(1) 등에 서도 상기 세형핀(20) 중 일부와 리드(2)가 접촉될 수 있어 역시 사용될 수 있다.Since the thin pins 20 are densely embedded throughout the pin protection part 30, it can be used to test the BG semiconductor device 6 in which the balls 7 are formed at regular intervals throughout the lower part. Although not shown, some of the thin pins 20 and the lead 2 may also be used in the SOP-type semiconductor device 1 having the leads 2 arranged at both sides.
상기 구조에서 세형핀(20)은 각각 하나의 도전성 선으로 형성되게 되나 세형핀(20)의 변형을 방지하기 위해서는 두 개이상의 선을 꼬아 형성하는 것도 바람직하다.In the above structure, the thin pins 20 are each formed of one conductive line, but in order to prevent deformation of the thin pins 20, it is also preferable to twist two or more lines.
또한, 도 3 에 도시한 바와 같이 세형핀(20)이 핀보호부(30)에 수직으로 박힌 상태에서 반도체 소자를 얹었을 때 발생할 수 있는 세형핀(20)의 변형을 방지하기 위하여, 도 5 내지 도 6 에 도시한 바와 같이 세형핀(20',20")을 경사지게 형성하여 핀보호부(30',30")에 결합되도록 하는 것도 바람직하다.In addition, as shown in FIG. 3, in order to prevent deformation of the thin pin 20 that may occur when the semiconductor device is placed in a state in which the thin pin 20 is vertically embedded in the pin protection part 30, FIG. 5. As shown in FIG. 6, it is also preferable to form inclined pins 20 ′ and 20 ″ so as to be coupled to the pin protection parts 30 ′ and 30 ″.
상기한 바와 같은 구조로 되는 본 고안에 의한 테스트 소켓은 종래의 테스트 소켓의 경우와 달리 테스트하고자 하는 반도체 소자의 형태에 무관하게 호환될 수 있어 검사효율이 향상되는 효과가 있다.Test socket according to the present invention having the structure as described above can be compatible regardless of the type of semiconductor device to be tested, unlike the conventional test socket has the effect of improving the inspection efficiency.
또한, 탄성체로 형성된 핀보호부에 의해 세형핀이 보호되므로 수명이 길고, 테스트 소켓을 간단하게 제작할 수 있으며, 핀보호부의 외부로 돌출되는 부분이 없어 반도체 소자의 리드 내지 볼과 피시비 기판과의 거리를 최소화할 수 있어 보다 정확한 검사가 이루어짐과 아울러 장치를 소형화할 수 있는 효과가 있다.In addition, since the thin pin is protected by the pin protection part formed of an elastic body, the life time is long, the test socket can be easily manufactured, and since there is no part protruding to the outside of the pin protection part, the distance between the lead and the ball of the semiconductor element and the PCB substrate Since it can minimize the more accurate inspection and there is an effect that can reduce the size of the device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970009429U KR200169693Y1 (en) | 1997-04-30 | 1997-04-30 | Test socket |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970009429U KR200169693Y1 (en) | 1997-04-30 | 1997-04-30 | Test socket |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980064729U KR19980064729U (en) | 1998-11-25 |
| KR200169693Y1 true KR200169693Y1 (en) | 2000-03-02 |
Family
ID=19500157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970009429U KR200169693Y1 (en) | 1997-04-30 | 1997-04-30 | Test socket |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200169693Y1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010105854A (en) * | 2000-05-19 | 2001-11-29 | 이영희 | Integrated circuit socket |
| KR102412790B1 (en) | 2018-01-30 | 2022-06-23 | 주식회사 엘지에너지솔루션 | Method for manufacturing printed circuit board with test points and printed circuit board using thereof |
| CN113643998B (en) * | 2021-08-02 | 2024-03-26 | 东莞先导先进科技有限公司 | Semiconductor package testing system and method |
-
1997
- 1997-04-30 KR KR2019970009429U patent/KR200169693Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980064729U (en) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7094065B2 (en) | Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate | |
| US5723907A (en) | Loc simm | |
| KR100370308B1 (en) | Test Method of Semiconductor Wafer | |
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| US5205741A (en) | Connector assembly for testing integrated circuit packages | |
| US6815251B1 (en) | High density modularity for IC's | |
| US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
| US20060125501A1 (en) | Modularized probe head | |
| JP4334473B2 (en) | Multi socket base for open / short tester | |
| US4885662A (en) | Circuit module connection system | |
| US6672882B2 (en) | Socket structure for grid array (GA) packages | |
| US6677668B1 (en) | Configuration for testing a substrate mounted with a most performance-demanding integrated circuit | |
| JPH04329277A (en) | Printed board connecting device | |
| KR200169693Y1 (en) | Test socket | |
| CA2121960A1 (en) | Method and apparatus for providing electrical access to devices in a multi-chip module | |
| CN100472770C (en) | Area array package with non-electrically connected solder balls | |
| KR100378185B1 (en) | Micro ball grid array package tape including tap for testing | |
| EP0727819A2 (en) | Stucked arranged semiconductor device and manufacturing method for the same | |
| KR100246317B1 (en) | Semiconductor package | |
| US20020111051A1 (en) | Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier | |
| US6392425B1 (en) | Multi-chip packaging having non-sticking test structure | |
| KR0169819B1 (en) | Apparatus for fabricating known good die | |
| KR20000007745A (en) | Ball grid array | |
| KR200252742Y1 (en) | Ball grid array package | |
| JPS60200537A (en) | Semiconductor device with exclusive testing terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |