KR200157452Y1 - Tray for storing semiconductor chip - Google Patents
Tray for storing semiconductor chip Download PDFInfo
- Publication number
- KR200157452Y1 KR200157452Y1 KR2019970010617U KR19970010617U KR200157452Y1 KR 200157452 Y1 KR200157452 Y1 KR 200157452Y1 KR 2019970010617 U KR2019970010617 U KR 2019970010617U KR 19970010617 U KR19970010617 U KR 19970010617U KR 200157452 Y1 KR200157452 Y1 KR 200157452Y1
- Authority
- KR
- South Korea
- Prior art keywords
- tray
- semiconductor chip
- film
- groove
- resin wire
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 고안은 반도체 칩 저장용 트레이에 관한 것으로서, 상부면에는 일정한 크기의 반도체 칩을 저장할 수 있도록 상부 저장홈이 형성되고, 저면에는 여러 종류의 반도체 칩을 저장할 수 있도록 수지와이어와 필름이 도포되어 겸용으로 사용할 수 있도록 한 반도체 칩 저장용 트레이를 제공하고자 한 것이다.The present invention relates to a tray for storing semiconductor chips, wherein an upper storage groove is formed on a top surface thereof to store a semiconductor chip of a predetermined size, and a resin wire and a film are coated on the bottom surface to store various types of semiconductor chips. An object of the present invention is to provide a tray for storing semiconductor chips.
Description
본 고안은 반도체 칩 저장용 트레이에 관한 것으로서, 특히 상부면 및 저면을 겸용으로 하여 반도체 칩을 저장할 수 있도록 한 반도체 칩 저장용 트레이에 관한 것이다.The present invention relates to a semiconductor chip storage tray, and more particularly, to a semiconductor chip storage tray capable of storing a semiconductor chip by using a top surface and a bottom surface.
일반적으로 반도체 패키지를 제작하기 위해서는 원판형의 웨이퍼를 일정 크기로 절단하는 작업이 선행되는 바, 상기 절단 가공된 각각의 것이 반도체 칩이다.In general, in order to manufacture a semiconductor package, a process of cutting a disk-shaped wafer to a predetermined size is preceded, and each of the cuts is a semiconductor chip.
이어서, 상기 웨이퍼 절단 작업으로 형성된 각각의 반도체 칩은 반도체 칩 저장용 트레이에 저장되어 진다.Subsequently, each semiconductor chip formed by the wafer cutting operation is stored in a semiconductor chip storage tray.
첨부한 도 3a,3b는 종래의 반도체 칩 저장용 트레이를 나타내는 단면도로서, 도 3a에 도시한 트레이(10d)는 당업계에서 젤팩(Gel-pack)이라 부르며, 상기 트레이(10d)의 상부면에는 중앙에 진공홀(36)을 포함하는 수지 와이어 안착홈(18)이 형성되어 있고, 이 홈(18)에 가로 세로로 엮어진 수지 와이어(20)가 안착되며, 다시 수지 와이어(20)의 위로 투명하고 끈끈한 성질을 갖는 필름(22)이 도포된다.3A and 3B are cross-sectional views illustrating a conventional semiconductor chip storage tray, and the tray 10d illustrated in FIG. 3A is called a gel-pack in the art, and the upper surface of the tray 10d may be A resin wire seating groove 18 including a vacuum hole 36 is formed in the center thereof, and the resin wire 20 woven in the groove 18 in the vertical and horizontal directions is seated, and then the resin wire 20 is placed on the resin wire 20 again. A film 22 having a transparent and sticky property is applied.
따라서 상기와 같은 종래의 트레이(10d)에 반도체 칩을 고정시켜 저장하려면 상기 트레이(10d)의 저면에서 진공홀(36)을 통하여 공기를 주입하면 상기 필름(22)은 타원형으로 팽창을 하게 되고, 이어서 반도체 칩을 팽창된 필름위에 안착시킨 후, 다시 주입된 공기를 빼면 필름(22)은 수축을 하게 되어 반도체 칩이 흡착 고정된다.Therefore, in order to fix and store the semiconductor chip in the conventional tray 10d as described above, when the air is injected through the vacuum hole 36 at the bottom of the tray 10d, the film 22 expands in an elliptical shape, Subsequently, the semiconductor chip is seated on the expanded film, and then the injected air is removed to retract the film 22, thereby adsorbing and fixing the semiconductor chip.
여기서 미설명부호 38은 덮개이며, 32는 적층용 안착홈이다.Reference numeral 38 is a cover, and 32 is a seating groove for lamination.
도 3b에 도시한 트레이(10e)는 당업계에서 와플 팩(Waffle pack)이라 부르며 상기 트레이(10e)의 몸체판(12) 상부면에 반도체 칩이 안착되어 저장되도록 반도체 칩의 크기와 거의 같은 상부 저장홈(14)이 일정 간격으로 다수개 형성되어 있고, 또한 상부 저장홈(14)의 테두리는 상부 저장홈(14)의 바닥면보다 낮은 덮개 안착면(34)이 형성되어 있다.The tray 10e shown in FIG. 3B is called a waffle pack in the art and has an upper portion almost the same as the size of the semiconductor chip so that the semiconductor chip is seated and stored on the upper surface of the body plate 12 of the tray 10e. A plurality of storage grooves 14 are formed at regular intervals, and a lid seating surface 34 having a lower edge of the upper storage groove 14 than the bottom surface of the upper storage groove 14 is formed.
또한 상기 트레이(10e)의 상부 저장홈(14)의 반대면 즉, 저면에는 안착홈(32)이 형성되어 있다.In addition, a seating groove 32 is formed on an opposite surface of the upper storage groove 14 of the tray 10e, that is, a bottom surface thereof.
따라서 상기 트레이(10e)의 상부 저장홈(14)에 반도체 칩을 안착 저장시킨 후, 여기에 상기 트레이(10e)의 저면에 형성되어 있는 안착홈(32)을 이용하여 다수개의 트레이(10e)를 적층할 수도 있는 바, 가장 상부에 적층된 트레이(10e)의 덮개 안착면(34)에 안착되는 테두리단(42)을 갖는 덮개(24)를 덮어서 보관하게 된다.Accordingly, after the semiconductor chip is seated and stored in the upper storage groove 14 of the tray 10e, the plurality of trays 10e are formed using the mounting groove 32 formed on the bottom surface of the tray 10e. Bars may be stacked to cover and store the lid 24 having the edge end 42 seated on the lid seating surface 34 of the tray 10e stacked on the top.
상기 도 3a에 도시한 트레이(10d)은 여러 종류의 반도체 칩을 저장할 수 있고, 도 3b에 도시한 트레이(10e)는 일정한 크기로 된 한 종류의 반도체 칩만을 저장시킬 수 있다.The tray 10d illustrated in FIG. 3A may store various types of semiconductor chips, and the tray 10e illustrated in FIG. 3B may store only one type of semiconductor chips having a predetermined size.
그러나 상기와 같이 반도체 칩을 저장하기 위하여 반도체 칩의 종류에 따라 각각의 트레이(10d),(10e)를 개별적으로 사용하여야 하는 불편한 점이 있고, 비용면에서도 낭비적인 단점이 있다.However, in order to store the semiconductor chip as described above, there is an inconvenience in that each tray 10d, 10e must be used individually according to the type of the semiconductor chip, and there is a wasteful disadvantage in terms of cost.
본 고안은 상기와 같은 단점을 감안하여 안출한 것으로서, 상부면에는 일정한 크기의 반도체 칩을 저장할 수 있도록 상부 저장홈이 형성되고, 저면에는 여러 종류의 반도체 칩을 저장할 수 있도록 수지와이어와 필름이 도포되어 겸용으로 사용할 수 있도록 한 반도체 칩 저장용 트레이를 제공하는데 그 목적이 있는 것이다.The present invention has been made in view of the above disadvantages, the upper surface is formed in the upper storage groove to store a semiconductor chip of a constant size, the bottom surface is coated with a resin wire and film to store a variety of semiconductor chips It is an object of the present invention to provide a tray for storing semiconductor chips that can be used as a dual purpose.
도 1a,1b,1c는 본 고안에 따른 반도체 칩 저장용 트레이를 나타내는 일부 절개 사시도,1A, 1B and 1C are partially cutaway perspective views illustrating a tray for storing a semiconductor chip according to the present invention;
도 2a,2b는 본 고안에 따른 반도체 칩 저장용 트레이의 사용 상태를 나타내는 단면도,Figure 2a, 2b is a cross-sectional view showing a state of use of the semiconductor chip storage tray according to the present invention,
도 3a,3b는 종래의 반도체 칩 저장용 트레이를 나타내는 단면도.3A and 3B are sectional views showing a conventional semiconductor chip storage tray.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
10a,10b,10c,10d,10e:트레이 12:몸체판10a, 10b, 10c, 10d, 10e: Tray 12: Body plate
14:상부 저장홈 16:반도체 칩14: upper storage groove 16: semiconductor chip
18:수지와이어 안착홈 20:수지 와이어18: Resin wire seating groove 20: Resin wire
22:필름 24:상부 테두리단22: Film 24: upper edge
26a,26b:적층 안착면 28:하부 테두리단26a, 26b: laminated seating surface 28: lower edge
30:필름 접착면 32:안착홈30: film adhesive surface 32: mounting groove
34:덮개 안착면 36:진공홀34: cover seating surface 36: vacuum hole
38:덮개 40:걸림면38: Cover 40: catching surface
42:테두리단 44:적층홈42: border 44: laminated home
이하 첨부 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 고안의 반도체 칩 저장용 트레이(10a)는 상부 중앙면에 다수의 상부 저장홈(14)을 형성하고, 이 상부 저장홈(14)의 테두리에는 적층안착면(26a)과 돌출된 상부 테두리단(24)을 형성하며, 저면 중앙에는 수지와이어 안착홈(18)를 형성하여 수지와이어(20)를 안착시키고, 그 위에 필름(22)을 도포시키며, 상기 수지와이어 안착홈(18)의 테두리는 상기 필름(22)이 부착되는 필름 접착면(30)으로 형성하며, 이 필름 접착면(30)의 바깥쪽으로 바로 접하여 돌출된 하부 테두리단(28)과 적층안착면(26b)을 형성하여서 된 것을 특징으로 한다.The semiconductor chip storage tray 10a of the present invention forms a plurality of upper storage grooves 14 on the upper center surface, and a stacking seat 26a and a protruding upper edge end on the edge of the upper storage groove 14. (24) to form a resin wire seating groove (18) in the center of the bottom to seat the resin wire 20, and to apply a film 22 thereon, the edge of the resin wire seating groove (18) It is formed by the film adhesive surface 30 to which the film 22 is attached, and the lower edge end 28 and the laminated seating surface 26b protruding by directly contacting the outside of the film adhesive surface 30 are formed. It features.
특히, 상기 트레이(10a)의 상부 테두리단(24)의 상부면과 적층안착면(26a), 그리고 저면에 형성된 적층안착면(26b)과 하부 테두리단(28)의 저면을 서로 밀착 결합될 수 있게 형성하여, 여러개의 트레이(10a)를 적층시킬 수 있도록 한 것을 특징으로 한다.In particular, the upper surface of the upper rim end 24 of the tray 10a and the stacking seating surface 26a, and the bottom of the stacking seating surface 26b and the lower rim end 28 formed on the bottom may be closely attached to each other. It is formed so that, it is possible to stack a plurality of trays (10a).
본 고안을 좀 더 상세히 설명하면 다음과 같다.The present invention is described in more detail as follows.
첨부한 도 1a는 본 고안에 따른 반도체 칩 저장용 트레이를 나타내는 일부 단면 사시도로서, 먼저 도 1a에 도시한 트레이(10a)를 설명하면 다음과 같다.1A is a partial cross-sectional perspective view illustrating a tray for storing a semiconductor chip according to the present invention. First, the tray 10a illustrated in FIG. 1A will be described.
상기 트레이(10a)의 몸체판(12) 상부면에는 일정한 크기의 반도체 칩(16)을 저장할 수 있도록 가로 세로로 등간격을 유지하며 다수개의 상부 저장홈(14)이 형성된다.On the upper surface of the body plate 12 of the tray 10a, a plurality of upper storage grooves 14 are formed while maintaining equal intervals in the width and length to store the semiconductor chips 16 of a predetermined size.
또한 상기 상부 저장홈(14)의 테두리 즉, 상부 저장홈(14)의 입구부와 접하여 평행한 적층안착면(26a)이 형성되고, 이 적층안착면(26a)과 다시 바깥쪽으로 바로 접하여 상향 돌출된 상부 테두리단(24)이 최외곽에 형성된다.In addition, a parallel seating surface 26a is formed in contact with an edge of the upper storage groove 14, that is, an inlet portion of the upper storage groove 14, and directly contacts the laminated seating surface 26a to the outside and protrudes upward. The upper edge 24 is formed in the outermost.
여기서 상기 트레이(10a)의 저면 중앙에는 수지와이어 안착홈(18)이 형성되고, 이 수지와이어 안착홈(18)의 테두리부에는 상기 수지와이어 안착홈(18)의 입구부와 접하여 평행한 필름 접착면(30)이 형성된다.Here, the resin wire seating groove 18 is formed in the center of the bottom surface of the tray 10a, and the film portion of the resin wire seating groove 18 is in contact with the inlet of the resin wire seating groove 18 in parallel with the film. Face 30 is formed.
또한 상기 필름 접착면(30)과 바깥쪽으로 바로 접하여 하향 돌출된 하부 테두리단(28)이 형성되고, 다시 바깥쪽으로 바로 접하여 상기 필름 접착면(30)과 평행한 적층 안착면(26b)이 형성된다.In addition, the lower edge end 28 protruding downwardly in direct contact with the film adhesive surface 30 to the outside is formed, and the laminated seating surface 26b is formed in parallel with the film adhesive surface 30 by being directly in contact with the outside. .
따라서 상기 수지와이어 안착홈(18)에 가로 세로로 엮어진 망사형의 수지와이어(20)를 안착시키고, 이 수지와이어(20) 위로 투명하고 끈끈한 접착력을 가지는 필름(22)을 도포한다.Accordingly, the resin wire 20 of the mesh type is woven vertically and horizontally woven into the resin wire seating groove 18, and a film 22 having a transparent and sticky adhesive strength is applied onto the resin wire 20.
또한 상기 필름(22)의 테두리단이 상기 필름접착면(30)에 부착되므로서, 필름(22)이 고정된다.In addition, the edge of the film 22 is attached to the film adhesive surface 30, the film 22 is fixed.
한편 여러 종류의 반도체 칩(16)을 부착시켜 저장하려면 상기 필름(22)을 타원형으로 팽창시켜야 하는 바, 상기 필름(22)의 팽창을 위하여 상기 트레이(10a)의 정중앙을 관통하여 진공홀(36)이 형성된다.Meanwhile, in order to attach and store various types of semiconductor chips 16, the film 22 needs to be expanded in an elliptical shape. In order to expand the film 22, the vacuum hole 36 penetrates through the center of the tray 10a. ) Is formed.
첨부한 도 2a,2b는 본 고안에 따른 반도체 칩 저장용 트레이의 사용 상태를 나타내는 단면도로서, 먼저 상기 트레이(10a)의 상부 저장홈(14)에 반도체 칩을 저장하는 방법을 도 2a를 참조하여 설명하면 다음과 같다.2A and 2B are cross-sectional views illustrating the use state of the semiconductor chip storage tray according to the present invention. First, a method of storing a semiconductor chip in the upper storage groove 14 of the tray 10a will be described with reference to FIG. 2A. The explanation is as follows.
우선적으로 상기 트레이(10a)의 상부 저장홈(14)에 반도체 칩(16)을 안착시킨다.First, the semiconductor chip 16 is seated in the upper storage groove 14 of the tray 10a.
상기와 같이 반도체 칩(16)이 안착된 각각의 트레이(10a)는 적층하여 보관할 수 있는 바, 각각의 트레이(10a)를 적층시, 상기 트레이(10a)의 저면에 형성된 하부 테두리단(28)의 저면이 상부면에 형성된 적층안착면(26a)에 밀착되는 동시에 상기 상부면에 형성된 상부 테두리단(24)의 상부면이 상기 저면에 형성된 적층안착면(26b)에 밀착되므로서, 적층이 이루어진다.Each tray 10a on which the semiconductor chip 16 is seated as described above may be stacked and stored. When stacking the trays 10a, the lower edge end 28 formed on the bottom of the tray 10a may be used. The bottom surface of the upper surface is in close contact with the stacking surface 26a formed on the upper surface, and the upper surface of the upper edge end 24 formed on the upper surface is in close contact with the stacking surface 26b formed on the bottom surface. .
물론 반도체 칩(16)이 저장된 여러개의 트레이(10a)를 동시에 적층할 수 있다.Of course, a plurality of trays 10a in which the semiconductor chips 16 are stored may be stacked at the same time.
여기서 상기 트레이(10a)의 저면에 형성되어 있는 필름(22)위로 반도체 칩을 저장하는 방법을 도 2b를 참조하여 설명하면 다음과 같다.Herein, a method of storing a semiconductor chip on the film 22 formed on the bottom surface of the tray 10a will be described with reference to FIG. 2B.
상기 트레이(10a)의 필름(22)위에 반도체 칩을 저장하려면 먼저, 상기 트레이(10a)의 저면에 부착되어 있는 필름(22)을 상방향으로 향하게 위치시킨 후, 상기 트레이(10a)의 상부 저장홈(14)쪽에서 진공홀(36)을 통하여 공기를 주입하면 필름(22)은 타원형으로 팽창하게 되는 바, 이 팽창된 필름(22) 위로 반도체 칩(16)을 안착시킨 후, 다시 필름(22)을 팽창시킨 공기를 빼면 팽창되어 있던 필름(22)이 수축되면서 상기 반도체 칩(16)이 흡착 고정되어 저장된다.In order to store the semiconductor chip on the film 22 of the tray 10a, first, the film 22 attached to the bottom surface of the tray 10a is positioned upward, and then the upper storage of the tray 10a is stored. When the air is injected through the vacuum hole 36 from the groove 14, the film 22 expands in an elliptical shape. The semiconductor chip 16 is seated on the expanded film 22, and then the film 22 is again formed. ), The expanded film 22 is contracted and the semiconductor chip 16 is adsorbed and fixed and stored.
상기와 같이 필름(22)위로 반도체 칩(16)을 흡착 고정시킨 각각의 트레이(10a)를 적층하여 보관할 수 있는 바, 상술한 트레이의 상부 저장홈을 사용하여 적층한 경우와 동일하게 각각 상기 트레이(10a)의 상부 테두리단(24)과 적층 안착면(26a)이 상기 적층 안착면(26b)과 하부 테두리단(28)이 밀착되므로서 적층이 이루어 진다.As described above, each of the trays 10a on which the semiconductor chip 16 is adsorbed and fixed on the film 22 may be stacked and stored. The trays may be stacked in the same manner as in the case of using the upper storage groove of the tray. The upper rim end 24 and the laminated seating surface 26a of 10a are laminated while the laminated seating surface 26b and the lower rim end 28 are in close contact with each other.
첨부한 도 1b,1c는 본 고안에 따른 반도체 칩 저장용 트레이의 다른 실시예들을 도시한 것으로서, 상기 트레이(10b)(10c)는 상술한 트레이(10a)와 동일하게 상부면과 저면에 각각 한가지 종류의 반도체 칩을 저장할 수 있는 상부 저장홈(14)과 여러 종류의 반도체 칩을 저장할 수 있는 필름(22)이 도포된다.1B and 1C show other embodiments of a semiconductor chip storage tray according to the present invention, wherein the trays 10b and 10c may be provided on the top and bottom surfaces of the tray 10a, respectively. An upper storage groove 14 capable of storing kinds of semiconductor chips and a film 22 capable of storing various kinds of semiconductor chips are coated.
도 1b에 도시한 트레이(10b)는 상술한 트레이(10a)에서 상부면에 형성된 적층 안착면(26a)이 없어진 형상이지만, 각각의 트레이(10b)를 적층하기에 문제가 없다.Although the tray 10b shown in FIG. 1B has a shape in which the stacked seating surface 26a formed on the upper surface of the tray 10a described above is missing, there is no problem in stacking the respective trays 10b.
또한 상기 도 1c에 도시한 트레이(10c)는 저면의 하부 테두리단이 최외각에 형성되고, 상부에는 상기 하부 테두리단과 상하로 일치되는 위치에 적층안착면이 형성된 형상으로서, 물론 각각의 트레이(10c)를 적층하는데 문제가 없다.In addition, the tray 10c illustrated in FIG. 1C has a lower edge end of the bottom surface formed at the outermost side, and a stacking seating surface formed at a position corresponding to the bottom edge end at the top thereof, and of course, each tray 10c. There is no problem in laminating).
이상 상술한 바와 같이 본 고안에 따른 반도체 칩 저장용 트레이에 의하면 당업계에서 부르는 종래의 와플팩과 젤팩을 겸용사용할 수 있도록 트레이를 형성하므로서, 반도체 칩을 저장시키기에 편리하고 비용 절감의 잇점이 있다.As described above, according to the tray for storing semiconductor chips according to the present invention, the tray is formed to be used in combination with a conventional waffle pack and a gel pack, which is convenient for storing semiconductor chips and has advantages in cost reduction. .
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970010617U KR200157452Y1 (en) | 1997-05-13 | 1997-05-13 | Tray for storing semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970010617U KR200157452Y1 (en) | 1997-05-13 | 1997-05-13 | Tray for storing semiconductor chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980066236U KR19980066236U (en) | 1998-12-05 |
| KR200157452Y1 true KR200157452Y1 (en) | 1999-09-15 |
Family
ID=19500880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970010617U KR200157452Y1 (en) | 1997-05-13 | 1997-05-13 | Tray for storing semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200157452Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102088577B1 (en) * | 2018-08-29 | 2020-03-12 | 정성진 | Storage film member for tray of electronic component |
-
1997
- 1997-05-13 KR KR2019970010617U patent/KR200157452Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980066236U (en) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910684B2 (en) | Wafer container | |
| KR20040019065A (en) | 300mm single stackable film frame carrier | |
| CA2277069A1 (en) | Integrated circuit tray with self aligning pocket | |
| JP2007531986A (en) | Handling of wafer scale dies | |
| KR20010098728A (en) | Semiconductor devices manufacturing method and tray using method | |
| US20050285282A1 (en) | Tray for semiconductor device and semiconductor device | |
| KR200157452Y1 (en) | Tray for storing semiconductor chip | |
| WO2005094482A2 (en) | Tray for storing and transporting semi-conductor and other microelectronic components | |
| JP2001278238A (en) | Electronic parts housing tray | |
| JPH1149276A (en) | Ic package substrate holding body | |
| KR200157453Y1 (en) | Tray for storing semiconductor chip | |
| CN211520398U (en) | Sandwich type carrier band | |
| KR200157451Y1 (en) | Tray for storing semiconductor chip | |
| KR102088577B1 (en) | Storage film member for tray of electronic component | |
| KR100276129B1 (en) | Method for processing surface of lens for ccd camera | |
| JP2008159893A (en) | Manufacturing method of semiconductor device and housing jig used for it | |
| JP2006143246A (en) | Tool for storage, and semi-conductor manufacturing method using the same | |
| JPH08198317A (en) | Component package | |
| JP2682151B2 (en) | Double-sided storage type carrier | |
| JP2780682B2 (en) | Wafer storage container | |
| JP2848365B2 (en) | Tape carrier package tape | |
| CN219383182U (en) | Camera module tray device | |
| JP3067233U (en) | Partitioning material for fruit packing | |
| JP2001230313A (en) | Method for manufacturing semiconductor device | |
| JPH086775Y2 (en) | Packing tray |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060601 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |