KR200156526Y1 - Ddc 모니터의 재기동 회로 - Google Patents

Ddc 모니터의 재기동 회로 Download PDF

Info

Publication number
KR200156526Y1
KR200156526Y1 KR2019960057046U KR19960057046U KR200156526Y1 KR 200156526 Y1 KR200156526 Y1 KR 200156526Y1 KR 2019960057046 U KR2019960057046 U KR 2019960057046U KR 19960057046 U KR19960057046 U KR 19960057046U KR 200156526 Y1 KR200156526 Y1 KR 200156526Y1
Authority
KR
South Korea
Prior art keywords
reset
microcomputer
monitor
low level
integrated circuit
Prior art date
Application number
KR2019960057046U
Other languages
English (en)
Other versions
KR19980043922U (ko
Inventor
이석구
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR2019960057046U priority Critical patent/KR200156526Y1/ko
Publication of KR19980043922U publication Critical patent/KR19980043922U/ko
Application granted granted Critical
Publication of KR200156526Y1 publication Critical patent/KR200156526Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 고안은 DDC 모니터의 재기동 회로에 관한 것으로, 본 고안의 장치는 마이콤(1)과 그 주변 집적 회로(2)가 SDA 신호선과 SCL 클럭선을 통해 데이터를 교환하며, 통신 장애시 상기 SDA 신호선이 로우 레벨로 천이되는 DDC 모니터에 있어서, 정상 동작시 상기 마이콤(1) 및 그 주변 집적 회로(2)에 하이 레벨의 리셋 신호를 공급하고, 리셋 동작시 로우 레벨의 리셋 신호를 공급하는 리셋부(3)와 ; 상기 마이콤(1)과 리셋부(3) 사이에 병렬로 연결되어 있어, 전원 온시 상기 SDA 신호 라인이 로우 레벨로 천이되면, 상기 마이콤(1)과 그 주변 집적 회로(2)에 로우 레벨의 리셋 신호를 공급하는 재기동부(4)로 구성되어 있어, 상기 통신 채널에 이상이 발생하여 상기 SDA 신호선이 로우 레벨로 천이되면, 상기 마이콤(1) 및 그 주변 집적 회로(2)에 로우 레벨의 리셋 신호를 공급함으로써, 상기 마이콤(1) 및 그 주변 집적 회로(2)를 리셋시킨다는 데 그 효과가 있다.

Description

DDC 모니터의 재기동 회로
본 고안은 DDC 모니터의 재기동 회로에 관한 것으로, 더욱 상세하게는 DDC 모니터의 통신 채널에 이상이 발생하였을 경우, 마이콤 및 그 주변 집적 회로를 리셋시키도록 되어진 재기동 회로에 관한 것이다.
최근 대형화되고 있는 모니터 추세에 덧붙여 사용자의 편리성을 높여주기 위한'플러그 엔 플레이(PLUG PLAY)'방식이 모니터에서도 구현되어 관심이 모아지고 있다. 여기서, '플러그 엔 플레이'란 말 그대로 컴퓨터에 새로운 보드나 주변기기를 장착할 때 단순히 케이블만 연결하고, 전원만 꽃으면 컴퓨터가 자동으로 사용자 환경을 재구성하여 바로 사용할 수 있도록 최적의 상태로 만들어 주는 것을 뜻한다.
이를 위하여 기존의 일반 모니터가 단순히 컴퓨터에서 제공하는 신호를 받아 디스플레이하는 데 반하여, 플러그 엔 플레이 모니터는 컴퓨터와 정보 교환이 가능한 제품으로서 모니터가 최적의 사용 가능한 모드 및 각종 조정 상태에 대한 정보를 컴퓨터에 제공할 수 있어야 한다. 따라서 모니터에서 플러그 엔 플레이는 신호 케이블을 컴퓨터에 연결하고 모니터를 동작시키면, 컴퓨터가 사용하기 좋은 최적의 모드를 자동으로 선택하여 주고, 최상으로 조정된 화면을 사용자에게 제공해줄 수 있어야 한다.
이와 같이 모니터에 플러그 엔 플레이 기능을 적용하기 위해서는 모니터에 자체정보를 보관하고, 이를 컴퓨터로 전송하는 방식에 대한 프로토콜이 선행되어야 한다. 따라서 미국의 컴퓨터 및 주변기기 업체간에 결성된 비영리법인인 VESA(Video Electronic Standards Association)에서는 플러그 엔 플레이 모니터용으로 디디시(DDC: Display Data Channel) 전송방식의 표준안을 제정하였다.
여기서, DDC 전송 방식이란 컴퓨터와 모니터와의 통신 채널을 정의한 것으로서, 모니터에 저장되어 있는 모니터 정보를 컴퓨터에 전송하거나 키보드 마우스를 이용하여 모니터 정보를 변경시키는 방식에 대한 프로토콜을 말한다.
즉, 기존의 모니터는 비디오 카드의 일방적인 신호에 의해 디스플레이하는 역할에 그쳤으나 DDC를 사용하므로써 디스플레이의 정보와 능력을 컴퓨터와 통신할 수 있게 되고, 컴퓨터, 모니터, 키보드, 마우스 등의 통합 통신이 가능하게 된다. 이러한 DDC 방식이 구현된 모니터는 구입시 각 제품들의 매뉴얼등이 없어도 디스플레이 해상도 세팅과정을 거치지 않고, 연결 즉시 사용할 수 있어 편리한다.
한편, DDC 모니터는 모니터 정보를 컴퓨터에 제공하는 일방향성 및 컴퓨터에서도 모니터로 정보를 제공할 수 있는 양방향성 등이 있다.
예컨대, 'DDC1'은 가장 초보적인 통신 방식으로 모니터 정보를 컴퓨터에 제공하는 일방향성 전송 방식이며, 컴퓨터가 정보전송을 제어할 수 없다. 이러한 모니터를 컴퓨터에 연결시키고 모니터에 전원을 가하면, 모니터가 수직 주파수를 전송 클럭으로 하여 컴퓨터에 정보를 제공하며, 컴퓨터는 모니터로부터 입수된 정보에 맞는 모드로 모니터가 디스플레이할 수 있도록 최적의 신호를 제공한다.
그리고 'DDC2B'는 모니터와 컴퓨터가 통신이 가능한 양방향성 전송 방식으로 I2C프로토콜에 기반을 둔 것이다.
'DDC2AB'는 완전한 양방향성 전송 방식으로 모니터와 컴퓨터간의 정보 교환이 자유롭고, 모니터 정보를 수정 가능하게 하는 엑세스(ACCESS)버스를 사용한다. 따라서 이러한 DDC2AB 모니터는 종래에 컴퓨터에 접속되었던 주변 기기나 키보드, 마우스를 직접 접속할 수 있다.
이러한 통신채널의 접속을 기존의 VGA접속과 비교하여 표로 정리하면 다음 표1과 같다.
상기 표 1 에서와 같이 15핀 디서브 컨넥터에서 DDC의 경우에 9 번핀을 통해 컴퓨터가 제공하는 +5V가 연결되고, DDC1 에서는 14 번핀의 수직 동기클럭(V.sync)에 동기되어 12 번핀( SDA : serial data )을 통해 모니터로부터 컴퓨터로 데이터가 전달되며, DDC2 에서는 12 번핀(SDA)을 통해 양방향으로 데이터를 전달할 수 있다. 여기서 15 번핀( SCL : serial clock )은 클럭선이다.
도 1 은 일반적인 DDC 모니터의 마이콤과 그 주변 집적 회로( IC : Integrated Circuit ) 를 도시한 회로도로서, 도 1 에 도시된 바와 같이 DDC 모니터의 마이콤(1)은 주변의 집적 회로( 예컨대 OSD IC : 2 ) 등과 데이터를 주고 받기 위해 SDA 신호선과 SCL 클럭선을 이용하고 있다.
그런데 이러한 종래의 모니터의 통신 채널에서는 상기 SDA 신호선에 장애가 발생될 경우, 통신 에러가 발생한다는 문제점이 있었다.
이에 본 고안은 상기와 같은 문제점을 해소하기 위하여 제안된 것으로, 통신 채널에 이상이 발생하였을 경우, 즉, 상기 SDA 신호선이 로우 레벨로 떨어지면 상기 마이콤(1) 및 그 주변 집적 회로(2)를 리셋시키도록 되어진 DDC 모니터의 재기동 회로를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 고안에 따른 DDC 모니터의 재기동 회로는, 마이콤과 그 주변 집적 회로가 SDA 신호선과 SCL 클럭선을 통해 데이터를 교환하며, 통신 장애시 상기 SDA 신호선이 로우 레벨로 천이되는 DDC 모니터에 있어서, 정상 동작시 상기 마이콤 및 그 주변 집적 회로에 하이 레벨의 리셋 신호를 공급하고, 리셋 동작시 로우 레벨의 리셋 신호를 공급하는 리셋부와 ; 상기 마이콤과 리셋부 사이에 병렬로 연결되어 있어, 전원 온시 상기 SDA 신호 라인이 로우 레벨로 천이되면, 상기 마이콤과 그 주변 집적 회로에 로우 레벨의 리셋 신호를 공급하는 재기동부로 구성되어 있는 것을 특징으로 한다.
즉, 본 고안의 장치는 상기 통신 채널에 이상이 발생하여 상기 SDA 신호선이 로우 레벨로 천이되면, 상기 마이콤 및 그 주변 집적 회로에 로우 레벨의 리셋 신호를 공급함으로써, 상기 마이콤 및 그 주변 집적 회로를 리셋시키도록 된 것이다.
도 1 은 일반적인 DDC 모니터의 마이콤과 그 주변 집적 회로를 도시한 회로도,
도 2 는 본 고안에 따른 DDC 모니터의 재기동 회로를 도시한 회로도이다.
* 도면의 주요 부분에 따른 부호의 명칭
1 : 마이콤 2 : OSD IC
3 : 리셋부 4 : 재기동부
Q : 트랜지스터 D 1,2,3 : 다이오드
C 1,2 : 커패시터 R 1,2,3,4 : 저항
이하 첨부된 도면을 참조하여 본 고안에 따른 실시예를 자세히 살펴보도록 한다.
도 2 는 본 고안에 따른 DDC 모니터 재기동 회로를 도시한 회로도이다.
본 고안에 따른 DDC 모니터의 재기동 회로는 도 2 에 도시된 바와 같이 마이콤(1)와, OSD IC(2)와, 리셋부(3), 재기동부(4)로 구성되어 있다.
여기서 상기 재기동부(4)는, 베이스단이 상기 마이콤(1)으로부터 출력되는 뮤트 신호를 입력받고, 에미터단이 상기 SDA 신호선과 연결되고, 콜렉터단이 상기 마이콤(1) 및 그 주변 OSD IC(2)의 리셋단에 병렬로 연결되어 있는 트랜지스터(Q)로 구성되어 있다.
여기서 OSD( On Screen Display ) IC(2)란 화질과 관련된 각종 파라미터( 예컨대 콘트라스트, 수평 사이즈, 핀큐션, 수직 사이즈 등 )를 사용자가 조정할 수 있도록 파라미터 조정 메뉴를 수상관(CRT) 화면의 일부에 표시해 주는 것이다.
이어서 상기와 같이 구성된 본 고안에 따른 장치의 동작 및 효과를 살펴보도록 하겠다.
일반적으로 모니터는 전원 스위치 온/오프시 뮤트 기능을 수행하게 되는데, 상기 뮤트 기능이란 모니터의 전원 오프시나 혹은 모드 변환시 각 모니터 회로에 필요한 전압( 정격 전압 )을 일시에 공급하게 되면 각 모니터 회로에 이상을 초래하게 되므로, 전원 오프시나 혹은 모드 변환 초기에는 각 모니터 회로가 워밍업을 한 후 정상 동작을 할 수 있도록 정격 전압보다 낮은 준비 전압을 공급한 다음에, 정격 전압을 공급할 필요가 있다. 이것을 뮤트 기능이라 하며, 상기 뮤트 기능을 수행하는 뮤트 신호는 마이콤으로부터 출력된다. 상기 뮤트 신호는 정상 동작시 로우 레벨을 유지하다가, 전원 오프시나 혹은 모드 변환시 잠시동안 하이 레벨로 천이되는데, 이 순간 CRT에 공급되는 제어 그리드 신호를 승압시킴으로써 캐소드로부터 형광막으로 방출되는 전자량를 억제시킨다.
이에 따라, 상기 통신 채널이 정상 동작을 하여 SDA 신호선이 하이 레벨 상태를 유지하고 있으면, 상기 트랜지스터(Q)의 베이스단에 입력되는 뮤트 신호가 로우 레벨이건 하이 레벨이건 상관없이, 상기 트랜지스터(Q)는 턴오프 상태를 유지하게 되므로, 모니터 회로에 아무런 영향을 미치지 않는다.
반대로, 상기 통신 채널에 이상이 발생하여 상기 SDA 신호선이 로우 레벨로 천이되면, 상기 트랜지스터(Q)의 베이스단에 입력되는 뮤트 신호에 따라 상기 마이콤(1) 및 OSD IC(2)를 리셋시킨다.
즉, 전원 온/오프시 상기 마이콤(1)으로부터 하이 레벨의 뮤트 신호가 출력되면, 상기 트랜지스터(Q)의 베이스단에는 저항(R2)을 통해 하이 레벨의 뮤트 신호가 인가되어 상기 트랜지스터(Q)가 턴온되므로, 상기 리셋부(3)로부터 마이콤(1) 및 OSD IC(2)에 공급되던 하이 레벨의 리셋 신호가 트랜지스터(Q)의 콜렉터단에 인가되어 에미터단을 통해 접지로 바이패스되므로, 상기 마이콤(1) 및 OSD IC(2)에 로우 레벨의 리셋 신호가 공급된다.
따라서, 전원 온/오프시 상기 마이콤(1) 및 OSD IC(2)를 리셋시킬 수 있어 모든 데이터를 재기동할 수 있다.
여기서 상기 저항(R3)은 풀업(Full-Up)용 저항이다.
이상에서 설명한 바와 같이 본 고안의 장치는, 상기 통신 채널에 이상이 발생하여 상기 SDA 신호선이 로우 레벨로 천이되면, 상기 마이콤(1) 및 그 주변 집적 회로(2)에 로우 레벨의 리셋 신호를 공급함으로써, 상기 마이콤(1) 및 그 주변 집적 회로(2)를 리셋시킨다는 데 그 효과가 있다.

Claims (2)

  1. 마이콤(1)과 그 주변 집적 회로(2)가 SDA 신호선과 SCL 클럭선을 통해 데이터를 교환하며, 통신 장애시 상기 SDA 신호선이 로우 레벨로 천이되는 DDC 모니터에 있어서,
    정상 동작시 상기 마이콤(1) 및 그 주변 집적 회로(2)에 하이 레벨의 리셋 신호를 공급하고, 리셋 동작시 로우 레벨의 리셋 신호를 공급하는 리셋부(3)와 ;
    상기 마이콤(1)과 리셋부(3) 사이에 병렬로 연결되어 있어, 전원 온시 상기 SDA 신호 라인이 로우 레벨로 천이되면, 상기 마이콤(1)과 그 주변 집적 회로(2)에 로우 레벨의 리셋 신호를 공급하는 재기동부(4)로 구성되어 있는 것을 특징으로 하는 DDC 모니터의 재기동 회로.
  2. 제 1 항에 있어서 상기 재기동부(4)는,
    베이스단이 상기 마이콤(1)으로부터 출력되는 뮤트 신호를 입력받고, 에미터단이 상기 SDA 신호선과 연결되고, 콜렉터단이 상기 마이콤(1) 및 그 주변 집적 회로(2)의 리셋단에 병렬로 연결되어 있는 트랜지스터(Q)로 구성되어 있는 것을 특징으로 하는 DDC 모니터의 재기동 회로.
KR2019960057046U 1996-12-26 1996-12-26 Ddc 모니터의 재기동 회로 KR200156526Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960057046U KR200156526Y1 (ko) 1996-12-26 1996-12-26 Ddc 모니터의 재기동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960057046U KR200156526Y1 (ko) 1996-12-26 1996-12-26 Ddc 모니터의 재기동 회로

Publications (2)

Publication Number Publication Date
KR19980043922U KR19980043922U (ko) 1998-09-25
KR200156526Y1 true KR200156526Y1 (ko) 1999-09-01

Family

ID=19483384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960057046U KR200156526Y1 (ko) 1996-12-26 1996-12-26 Ddc 모니터의 재기동 회로

Country Status (1)

Country Link
KR (1) KR200156526Y1 (ko)

Also Published As

Publication number Publication date
KR19980043922U (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US6753881B1 (en) Adapter and method to connect a component video input television to a video providing unit
US7474276B2 (en) Display system and microdisplay apparatus
US20030174156A1 (en) Display monitor apparatus
US7406607B2 (en) Controller for a host device and a monitoring device connected on the basis of DVI standard
US6178513B1 (en) Power control apparatus and method using digital switch in display unit
US20100103272A1 (en) Circuit and method of control of ddc data transmission for video display device
US20100128178A1 (en) Apparatus and method for supporting hot plug detect function in portable terminal using high definition multimedia interface
KR19980020002A (ko) 모니터의 통신장치 및 방법
US7864137B2 (en) Burning system having print interface for liquid crystal display
KR200156526Y1 (ko) Ddc 모니터의 재기동 회로
CN111447377B (zh) 多媒体信号转换装置
CN110545474B (zh) 一种tft液晶屏的屏保控制方法及控制系统
JP3268265B2 (ja) BNC/D−Sub自動選択回路および方法
KR20040042870A (ko) 스크린과 외부 전원 유닛을 가진 시스템
KR100621185B1 (ko) 디디씨 모니터의 동작 기록형 마이크로컴퓨터의 제어방법
CN112463482A (zh) 基于hdmi接口的串口调试方法、电路及模块
CN101615070A (zh) 一种输出装置及其控制方法
KR19980075417A (ko) 디스플레이 장치의 ddc 에러 방지 회로 및 방법
US20080309606A1 (en) Timing controller, liquid crystal display including timing controller, and method of driving liquid crystal display
KR100488525B1 (ko) 컴퓨터
KR200200454Y1 (ko) 디스플레이 장치의 전원 단속기
KR20010066270A (ko) 컴퓨터 전원 제어장치 및 방법
KR19990003592U (ko) 모니터 보호 장치
KR19980040076A (ko) 모니터에 있어서 통신채널 자동 검사장치
KR19990032800A (ko) 모니터에 있어서 시험 패턴 발생회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee