KR200155341Y1

KR200155341Y1 - 인터폰의 음성 및 데이터 병렬 인터페이스 회로

Info

Publication number: KR200155341Y1
Application number: KR2019960045391U
Authority: KR
Inventors: 김형동
Original assignee: 고성욱; 한국통신주식회사
Priority date: 1996-12-03
Filing date: 1996-12-03
Publication date: 1999-09-01
Also published as: KR19980032532U

Abstract

적은 배선수로 데이터와 음성을 전송하고, 별도의 장치없이 수백대까지의 인터폰을 연결할 수 있도록 하기 위하여 CPU의 제어신호에 의해 내부통화로와 선로와를 연결하거나 끊거나 하는 제1의 스위치부와, CPU의 제어신호에 의해 선로의 임피던스를 통화시의 임피던스로 낮추거나 하이임피던스 상태를 유지하거나 하는 제2의 스위치부와, CPU의 제어신호에 의해 선로를 소정의 로레벨 또는 소정의 하이레벨로 유지하는 제3의 스위치부와, 선로의 상기 소정의 로레벨과 상기 소정의 하이레벨과의 중간값을 레퍼런스 전위로 하여 선로의 전위와 비교하여 CPU에 전달하는 데이터수신부를 구비하며, 각각의 스위치부의 접지는 내부 접지와 분리되어 구성되어 있다.

Description

인터폰의 음성 및 데이터 병렬 인터페이스 회로

본 고안은 인터폰의 음성 및 데이터 병렬 인터페이스 회로에 관한 것으로서, 특히 세대와 경비실 모기간의 배선을 병렬 공통방식으로 하여 데이터와 음성의 전송을 하나의 선로를 통해 다수의 세대 인터폰에 병렬로 연결할 수 있도록 한 음성 및 데이터 병렬 인터페이스 회로에 관한 것이다.

아파트 단지 등에서 사용되는 인터폰에 있어서, 인터폰과 경비실 모기(母機)(또는 관리 모기)와의 통화를 위해서는 2개의 배선이 필요하다. 따라서, 여러 가지 기능을 위하여 데이터를 전송하고자 할 때에는 별도의 배선을 마련하여야 한다. 특히 성상(星狀)배선방식을 사용하는 경우에는 경비실 모기에 배선이 집중되므로 세대의 증가에 따른 방대한 배선의 필요성이 발생하고 관리모기에 집중되는 배선으로 인하여 설치 작업의 불편성과 관리 및 유지의 불편함이 발생한다.

이와 같은 문제점을 해결하기 위하여, 데이터와 음성을 동일한 선로를 통해 전송하는 병렬공통방식이 근래 많이 사용되고 있다. 병렬 공통방식이란 모든 인터폰의 통화채널을 하나의 선로에 병렬로 연결하는 방식을 말한다. 이와 같이 연결하면 모든 인터폰을 병렬로 연결하므로 설치가 용이하고 또한 배선수도 줄어들어 설치비용이 절감된다는 장점이 있다.

그러나, 이러한 병렬공통방식의 인터폰은 다수의 인터폰을 병렬로 연결함에 따른 임피던스의 저하 등에 의해 연결할 수 있는 인터폰의 수가 제한되어 있었으며, 따라서 대형 건물이나 고층 아파트 등과 같이 연결되는 인터폰의 수가 많은 경우에 있어서는 사용하기에 곤란한 점이 있었다.

본 고안은 전술한 것과 같은 문제점을 감안하여 이루어진 것으로서, 적은 배선수로 데이터와 음성을 전송할 수 있음과 동시에 별도의 장치없이 수백대까지의 인터폰을 연결할 수 있는 인터폰의 음성 및 데이터 병렬 인터페이스 회로를 제공하는 것을 과제로 한다.

도 1은 본 고안에 의한 인터폰의 음성 및 데이터 병렬 인터페이스부의 회로도,

도 2는 본 고안에 의한 인터폰의 결선도.

* 도면의 주요부분에 대한 부호의 설명

1 : CPU 2 : 통화회로부

3,4 : 인터페이스부 5 : 전원회로

11 : 데이터 선로 12 : 음성신호 선로

13,14 : 데이터/음성 채널 선로 100 : 모기(母機)

101∼110 : 인터폰

도 2는 본 고안에 의한 인터폰의 결선도이다.

먼저, 도 1을 보면서 본 고안의 인터페이스부 회로의 동작에 대해서 설명한다. 도 1에서 P1, P2, P3, P4는 각각 CPU(1)로 연결되는 선으로서, 단일칩 마이크로프로세서를 사용하는 경우에는 마이크로프로세서의 I/O 포트에 직접 연결되거나,

또는 래치나 버퍼 등을 사용하여 마이크로프로세서의 버스에 연결되는 선이다.

평상시, 즉 해당 인터폰에서 통화가 이루어지고 있지않거나 데이터가 전송되고 있지않는 경우에는 CPU(1)는 P1, P2, P3를 모두 로레벨 상태로 두고 있다. 그러면, 포토커플러(PC1, PC2, PC3)의 다이오드에는 전류가 흐르지 않으므로 포토커플러(PC1, PC2, PC3)의 트랜지스터가 각각 오프 상태를 유지하고, 따라서 트랜지스터 Q1과 Q2는 각각 오프 상태를 유지하게 된다. 따라서, 선로와 내부통화로(V1)는 서로 개방되게 되어 통화가 연결되지 않으며, 선로에서 상기 인터폰쪽으로 바라다본 임피던스는 트랜지스터의 오프 임피던스와 R6와의 병렬값으로 나타나게 된다. 이때 R6를 매우 높은 저항치, 예를 들면 수메가 또는 수백킬로오옴 정도로 설정하면 선로에서 인터폰 쪽으로 바라다본 임피던스는 수메가 또는 수백킬로오옴 정도가 되므로 다른 인터폰끼리의 통화나 데이터 전송에 방해를 주지않는 거의 무시할 수 있는 임피던스가 된다.

한편, 모기에서 인터폰으로, 또는 인터폰에서 모기로 호출신호, 비상경보, 화재경보 등과 같은 제어 데이터를 보내고자 하는 경우에, CPU(1)는 P1을 로레벨 상태로 유지하여 내부통화로(V1)와 선로와를 개방시킨 상태에서 P2와 P3을 제어하여 다음와 같이 원하는 데이터를 전송하게 된다.

P2 - 로우, P3 - 하이 = 데이터 하이

P2 - 하이, P3 - 로우 = 데이터 로우

이를 더 상세히 설명하면, P2가 로우이고 P3가 하이이면 PC2는 오프이고 PC3는 온이므로 Q2가 온되어 선로에는 12V가 연결되게 되어 데이터 하이인 상태가 된다. 반대로, P2가 하이이고 P3가 로우이면 PC2는 온이고 PC3는 오프이므로 Q2는 오프가 되고 12V 전위로부터 R6과 R7을 거쳐 접지로 전류가 흐르게 되므로 선로에는 R6와 R7에 의해 디바이드된 전압이 나타나게 되어 데이터 로인 상태가 된다. 데이터 로인 상태의 전위는 설계에 따라 달라질 수 있으며, R6와 R7과의 저항비에 따라 쉽게 조정 가능하다. 단, R7은 후술하는 바와 같이 통화시의 임피던스 매칭을 위한 저항이므로 대체로 수백오옴 정도가 되므로 이에 맞추어 R6의 저항값을 정하여야 한다.

해당 인터폰에서 통화를 하고자 하는 경우에 CPU(1)는 P1을 하이로 하고, P2를 하이로 하고, P3을 로우로 한다. 그러면, Q1이 온되어 내부통화로(V1)와 선로가 연결되고, R7은 접지로 연결되어 이 R7에 의해 통화시의 임피던스 매칭이 이루어지며, Q2는 오프되어 선로에 영향을 미치지 않게 된다. 결과적으로 통화시에 있어서는 내부통화로(V1)가 트랜지스터 Q1을 통해 선로와 연결되고 그때의 임피던스는 R7으로 정해지게 된다.

도 1의 최하단 회로는 데이터 수신회로이다. 위에서 설명한 방식으로 하이 또는 로가 선로상에 뜨면 그 신호는 저항 R17을 거쳐 비교기(A1)의 마이너스측 입력에 도달한다. 상기 비교기(A1)의 플러스측 입력은 제너다이오드(ZD1)에 의해 일정한 전압이 가해지고 있으므로, 선로에 로 신호가 가해져서 상기 마이너스측 입력에서의 전위가 상기 일정한 전압보다 낮게 되는 경우에는 비교기(A1)의 출력이 하이가 되어 포토커플러(PC4)의 다이오드에 전류가 흐르게 되고, 이에 의해 포토커플러(PC4)의 트랜지스터가 온되어 P4는 로가 되어 CPU(1)에 전달되게 된다. 반대로, 선로에 하이 신호가 가해져서 상기 마이너스측 입력에서의 전위가 상기 일정한 전압보다도 높아진 경우에는 비교기(A1)의 출력이 로가 되어 포토커플러(PC4)의 다이오드에 전류가 흐르지않게 되고, 이에 의해 포토커플러(PC4)의 트랜지스터가 오프되어 P4는 풀업저항 R19에 의해 하이가 되어 CPU(1)에 전달되게 된다.

도 1에서 포토커플러(PC1∼PC4)는 선로측 접지와 내부접지와를 분리하기 위하여 마련되었으며, 다이오드 D1, D2, D3는 각 인터폰이 별도 전원을 사용하는 경우에 전원이 연결되지 않음으로써 발생될 수 있는 전류의 역류를 막기위해 마련되었다.

도 2를 참조하여 모기(母機)와 인터폰과의 배선에 대해서 설명한다. 도 2는 통화채널이 두 개이고 전원을 모기(母機)에서 공급하는 경우의 배선을 나타낸 것이다. 모기(母機)는 CPU(1)와, 통화회로부(2)와, 채널인터페이스부(3, 4)와, 전원회로(5)를 구비하고 있다. 도시의 편의를 위하여 버튼 및 디스플레이부나 송수화기와 같은 부분의 도시를 생략하였다.

각각의 채널인터페이스부(3, 4)는 도 1과 같은 회로로 이루어진다. 도 1에서 CPU(1)와의 연결 배선(P1∼P4)은 도 2에서 부호 11로 나타내었고, 내부 통화로(V1)는 부호 12로 나타내었다. 각각의 배선(11, 12)은 필요한 개수의 선로, 즉 본 실시예에 있어서는 배선(11)이 총 8개의 선로, 배선(12)이 총 2개의 선로로 이루어진다. CPU(1)는 단일칩 마이크로프로세서일 수도 있으며, 디코더, 버퍼, 래치 등을 포함하는 다수의 칩의 집합체일 수도 있다.

각각의 인터폰(101∼110) 또한 모기(母機)와 동일한 구성을 갖는다. 본 도면에서는 10대의 인터폰이 연결되어 있는 것을 도시하였으나 수십대 또는 수백대까지도 연결될 수 있으며, 연결 가능한 인터폰의 수는 전송하는 데이터의 비트율, 연결거리, 통상시의 임피던스 등에 의해 결정된다.

먼저, 데이터의 전송에 대해서 설명한다. 도 1을 참조하여 설명한 바와 같이 모기와 인터폰 모두 평상시에는 하이 임피던스 상태를 유지하고 있다. 이때 모기 또는 인터폰에서 데이터를 전송하고자 하는 경우에는 도 1에서 설명한 것과 같은 방식으로 데이터를 전송한다. 그러면, 선로에 하이 또는 로로 이루어지는 데이터가 뜨게 되어, 모기를 포함하여 선로에 연결된 모든 인터폰의 수신회로에서 전술한 바와 같은 동작으로 각각의 CPU(1)에 데이터가 전달되게 된다. CPU(1)가 이 데이터를 받는 방법으로는 인터럽트에 의한 방법이나 폴링에 의한 방법 모두 가능하나, 폴링에 의한 방법은 데이터의 비트길이가 비교적 긴 경우에 사용할 수 있다. 이때 데이터는 일반적인 직렬전송 데이터와 마찬가지로 스타트 비트와 데이터 비트 및/또는 패리티 비트 등으로 이루어지며, 전송 목적지를 나타내는 어드레스 비트(최대로 연결될 수 있는 인터폰의 수의 모두 수용할 수 있는 정도의 비트수의)를 더 구비하는 것이 바람직하다. 물론, 데이터 비트에서 목적지에 대한 정보까지 수용하여도 된다. 이와 같은 어드레스 정보에 의하여 각 CPU(1)는 이 데이터가 자신을 위한 데이터인지를 알 수 있으며, 만약 자신에게 오는 데이터가 아닌 경우에는 무시하고, 자신에게 오는 데이터인 경우에는 데이터에 따라 알맞는 일을 수행하게 된다. 이와 같이, 하나의 선로에 여러대의 인터폰이 연결되어 있어도 특정 인터폰으로의 데이터의 전송이 가능하게 된다.

다음으로 음성 통화에 대해 설명한다. 앞서 설명한 것과 같은 방법으로 데이터를 주고 받은 다음 음성 통화를 하고자 하는 경우 해당 CPU(1)는 전술한 것과 같은 방법으로 통화로를 열어서 내부통화로(V1)를 선로에 연결하게 된다. 즉, 통화하고자하는 양쪽의 CPU(1)가 공히 내부통화로(V1)를 선로(13 또는 14)에 연결하므로 선로(13 또는 14)를 통하여 통화로가 연결되게 된다. 이때 다른 인터폰들은 모두 하이 임피던스 상태를 유지하고 있으므로 수십 또는 수백대의 인터폰이 연결되어 있어도 통화에는 영향을 주지않는다.

이상, 도면을 참조하여 본 고안의 일실시예를 들어 본 고안을 설명하였으나 본 고안은 상기 실시예에만 한정되는 것은 아니다. 예를 들면, 통화채널은 하나 또는 둘 이상일 수 있으며, 전원회로도 각 인터폰에 각각 마련하여 전원을 모기에서 공급하지 않는 방식으로 하여도 된다. 또한, 음성신호나 데이터 신호를 온 오프하기 위한 소자로서 npn 트랜지스터를 사용하였으나 스위치로서의 역할을 하는 소자라면 어느 것이나 상관없다. 또한, 상기 실시예에 있어서 P1과 P2를 별도로 CPU에 연결하였으나 이들을 묶어서 CPU에 연결하여 포트수를 줄이는 방법도 있다. 다만, 이 경우에 있어서는 로 데이터 전송시 통화로도 같이 연결되므로 임피던스가 흔들리는 단점이 있으나, CPU의 포트가 부족하고 이러한 단점이 허용가능한 범위내인 경우에는 사용할 수 있는 방법이다.

이상 설명한 바와 같이, 본 고안의 인터폰의 음성 및 데이터 병렬 인터페이스 회로에 의하면 적은 배선수로 데이터와 음성을 전송할 수 있음과 동시에 별도의 장치없이 수백대까지의 인터폰을 연결할 수 있게 되므로 배선과 유지보수가 용이하게 된다.

Claims

CPU의 제어신호에 의해 내부통화로와 선로와를 연결하거나 끊거나 하는 제1의 스위치부와, CPU의 제어신호에 의해 선로의 임피던스를 통화시의 임피던스로 낮추거나 하이임피던스 상태를 유지하거나 하는 제2의 스위치부와, CPU의 제어신호에 의해 선로를 소정의 로레벨 또는 소정의 하이레벨로 유지하는 제3의 스위치부와, 선로의 상기 소정의 로레벨과 상기 소정의 하이레벨과의 중간값을 레퍼런스 전위로 하여 선로의 전위와 비교하여 CPU에 전달하는 데이터수신부를 구비하며, 각각의 스위치부의 접지는 내부 접지와 분리되어있는 것을 특징으로 하는 인터폰의 음성 및 데이터 병렬 인터페이스 회로.