KR200150589Y1 - Inter frequency trap and impedance matching circuit - Google Patents
Inter frequency trap and impedance matching circuit Download PDFInfo
- Publication number
- KR200150589Y1 KR200150589Y1 KR2019960017438U KR19960017438U KR200150589Y1 KR 200150589 Y1 KR200150589 Y1 KR 200150589Y1 KR 2019960017438 U KR2019960017438 U KR 2019960017438U KR 19960017438 U KR19960017438 U KR 19960017438U KR 200150589 Y1 KR200150589 Y1 KR 200150589Y1
- Authority
- KR
- South Korea
- Prior art keywords
- impedance matching
- matching circuit
- trap
- modulator
- tuner
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
본 고안은 TM(Tuner + Modulator)블럭으로 이루어지는 방송수신장치에서 중간주파트랩 및 임피던스매칭회로에 관한 것으로, 특히 잡음지수 및 신호대잡음비 특성을 향상시킴과 동시에 전채널, 전대역에 평탄한 이득을 유지하도록 하는 중간주파 트랩 및 임피던스매칭회로에 관한 것이다.The present invention relates to an intermediate frequency trap and an impedance matching circuit in a broadcasting receiver comprising a TM (Tuner + Modulator) block. An intermediate frequency trap and an impedance matching circuit.
본 고안은, 튜너부(도시생략)와 변조부(10)가 일체로된 TM블럭을 포함하는 방송수신장치에 있어서, 상기 변조부(10)와 튜너부 사이에, 즉 튜너부 입력단에 저항(R0)과 저항(R1)으로 구성한 임피던스매칭회로(31); 상기 임피던스매칭회로(31)와 직렬로 접속하고, 상기 변조부(10)와 튜너부 사이에, 즉 튜너부 입력단에 코일(L11)과 콘덴서(C11)의 직렬공진회로를 접지로 접속하여 구성한 IF트랩회로부(33)를 구비한 것이다.The present invention provides a broadcast receiving apparatus including a TM block in which a tuner unit (not shown) and a modulator 10 are integrated, wherein a resistance is formed between the modulator 10 and the tuner unit, that is, the tuner unit input terminal. An impedance matching circuit 31 composed of R0) and a resistor R1; IF connected in series with the impedance matching circuit 31 and connected between the modulator 10 and the tuner, i.e., at the input of the tuner, by connecting a series resonant circuit of the coil L11 and the capacitor C11 to ground. The trap circuit part 33 is provided.
Description
본 고안은 TM(Tuner + Modulator)블럭으로 이루어지는 방송수신장치에서 중간주파 트랩 및 임피던스매칭회로에 관한 것으로, 특히 잡음지수 및 신호대잡음비 특성을 향상시킴과 동시에 전채널, 전대역에 평탄한 이득을 유지하도록 하는 중간주파 트랩 및 임피던스매칭회로에 관한 것이다.The present invention relates to an intermediate frequency trap and an impedance matching circuit in a broadcast receiving device composed of a TM (Tuner + Modulator) block. An intermediate frequency trap and an impedance matching circuit.
일반적으로, 고주파(RF) 유니트 제품들의 블럭화 추세에 따라서 채널을 동조시키는 튜너부와, 고주파증폭과 분리 및 변조기능을 수행하는 변조부를 단일화하여 하나의 샤시내에 하나의 기판으로 형성시키고 있다.In general, in accordance with the blocking trend of high frequency (RF) unit products, a tuner unit for tuning a channel and a modulation unit for performing high frequency amplification, separation, and modulation are unified to form one substrate in one chassis.
일반적인 기술에 관련되는 종래의 기술에 대한 구성은 제1도에 도시되어 있으며, 제1도를 참조하면, 제1도에는 안테나로부터의 고주파신호를 1차로 증폭시켜서 VCR튜너로 출력시키고, 또한 상기 고주파신호를 1차, 2차로 증폭시켜서 텔레비젼세트(TV SET)로 출력하는 변조부(10)가 도시되어 있으며, 상기 변조부(10)에서 1차 증폭출력되는 고주파신호는 임피던스 매칭회로부(21)와 IF트랩회로부(23)로 통한 다음에 VCR튜너로 제공된다.The configuration of the conventional technique related to the general technique is shown in FIG. 1, and referring to FIG. 1, in FIG. 1, the high frequency signal from the antenna is first amplified and output to the VCR tuner. The modulator 10 for amplifying the signal first and second and outputting the signal to a TV set is shown. The high frequency signal, which is primarily amplified and output from the modulator 10, is coupled to the impedance matching circuit 21. After passing through the IF trap circuit section 23, it is provided to the VCR tuner.
이와같은 종래기술에 대한 개선점 및 문제점은 고주파신호의 변화주파수성분으로 인하여 입력임피던스(대략, 75Ω)매칭이 정확하게 이루어지지 못하고, 50㎒∼300㎒의 저주파수 대역에서 이득이 저하되며, IF제거필터에서도 또한 특정 채널에 방해신호를 만들어내는 문제점이 있었다.The improvement and problems of the prior art are that the input impedance (approximately 75Ω) matching is not made accurately due to the changing frequency component of the high frequency signal, and the gain is reduced in the low frequency band of 50 MHz to 300 MHz, and even in the IF elimination filter. In addition, there was a problem of generating a disturbance signal in a specific channel.
본 고안은 상기한 문제점을 해결하기 위해 안출한 것으로, 따라서, 본 고안의 목적은 튜너부와 변조부가 일체로된 TM블럭을 포함하는 방송수신장치에 있어서, 잡음지수(N/F) 및 신호대잡음비(S/N) 특성을 향상시킴과 동시에 전채널, 전대역에 평탄한 이득을 유지하도록 하는 중간주파 트랩 및 임피던스매칭회로를 제공하는데 있다.The present invention has been devised to solve the above problems, and therefore, an object of the present invention is to provide a noise block (N / F) and a signal-to-noise ratio in a broadcast receiving apparatus including a TM block in which a tuner unit and a modulator unit are integrated. The present invention provides an intermediate frequency trap and an impedance matching circuit for improving the (S / N) characteristics and maintaining a flat gain on all channels and all bands.
제1도는 종래의 중간주파 트랩 및 임피던스매칭회로이다.1 is a conventional intermediate frequency trap and impedance matching circuit.
제2도는 본 고안에 따른 중간주파 트랩 및 임피던스매칭회로도이다.2 is an intermediate frequency trap and impedance matching circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 변조부 11 : 1차증폭기10 modulation unit 11: primary amplifier
12 : 분배기 13 : 2차증폭기12 Splitter 13 Secondary Amplifier
14 : 믹서 31 : 임피던스 매칭회로부14 mixer 31 impedance matching circuit
33 : IF트랩회로부33: IF trap circuit part
상기한 본 고안의 목적을 달성하기 위한 기술적인 수단으로써, 본 고안의 회로는 방송수신장치의 TM블럭내 중간주파 트랩 및 임피던스매칭회로에 있어서, 변조부와 튜너부간의 임피던스를 매칭시키기 위해, 저항으로 구성한 임피던스 매칭회로부; 상기 임피던스 매칭회로부를 통과한 IF신호를 트랩시키기 위해, 상기 임피던스 매칭회로부의 출력단과 접지간에 직렬로 접속한 코일과 가변 콘덴서로 구성한 IF트랩회로부; 를 구비함을 특징으로 한다.As a technical means for achieving the above object of the present invention, the circuit of the present invention is a medium frequency trap and impedance matching circuit in the TM block of the broadcast receiving apparatus, in order to match the impedance between the modulator and the tuner, Impedance matching circuit unit consisting of; An IF trap circuit section composed of a coil and a variable capacitor connected in series between the output terminal of the impedance matching circuit section and ground to trap the IF signal passing through the impedance matching circuit section; Characterized in having a.
이하, 본 고안에 따른 중간주파 트랩 및 임피던스매칭회로의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, preferred embodiments of the intermediate frequency trap and the impedance matching circuit according to the present invention will be described with reference to the accompanying drawings.
본 고안에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.In the drawings referred to in the present invention, components having substantially the same configuration and function will use the same reference numerals.
제2도는 본 고안에 따른 중간주파 트랩 및 임피던스매칭회로도로서, 제2도를 참조하면, 본 고안의 중간주파 트랩 및 임피던스매칭회로도는 변조부와 튜너부간의 임피던스를 매칭시키기 위해, 저항(R0, R1)으로 구성한 임피던스 매칭회로부(31)와, 상기 임피던스 매칭회로부(31)를 통과한 IF신호를 트랩시키기 위해, 상기 임피던스 매칭회로부(31)의 출력단과 접지간에 직렬로 접속한 코일(L11)과 가변 콘덴서(C11)로 구성한 IF트랩회로부(33)로 구성한다.FIG. 2 is an intermediate frequency trap and impedance matching circuit diagram according to the present invention. Referring to FIG. 2, the intermediate frequency trap and impedance matching circuit diagram of the present invention includes a resistor R0, in order to match an impedance between a modulator and a tuner unit. An impedance matching circuit section 31 composed of R1) and a coil L11 connected in series between the output terminal of the impedance matching circuit section 31 and a ground in order to trap an IF signal passing through the impedance matching circuit section 31; It consists of the IF trap circuit part 33 comprised with the variable capacitor C11.
그리고, 튜너부의 입력저항이 대략 75Ω정도이므로, 상기 튜너부의 입력저항과 변조부(10)의 출력저항을 매칭시키기 위해서, 본 고안의 임피던스 매칭회로부(31)를 구성하는 저항(R0)과 저항(R1)의 분배출력저항이 75Ω±10Ω이 되도록 설정하여, 이와같은 매칭에 의해서, 대략 50㎒∼300㎒정도의 저주파대역에서도 이득 손실없이 신호를 매칭시킨다.Since the input resistance of the tuner is approximately 75 Ω, in order to match the input resistance of the tuner and the output resistance of the modulator 10, the resistor R0 and the resistance ( The distribution output resistance of R1) is set to be 75? 10 ?, and by this matching, signals are matched without gain loss even in a low frequency band of approximately 50 MHz to 300 MHz.
또한, 상기 IF트랩회로부(33)에 포함된 가변 콘덴서(C11)의 가변범위는 100㎊∼300㎊로 설정하여, 상기 가변 콘덴서(C11)의 커패시터값을 가변시킴으로써, 이 가변콘덴서(C11)와 코일(L11)에 의해서 결정되는 공진주파수를 불요파인 IF에 동일하게 조정하여 IF성분이 트랩된다.In addition, the variable range of the variable capacitor C11 included in the IF trap circuit unit 33 is set to 100 mW to 300 mW, and the capacitor value of the variable capacitor C11 is varied, thereby varying with the variable capacitor C11. IF component is trapped by adjusting the resonant frequency determined by the coil L11 equally to IF which is an unnecessary wave.
여기서, 도면중 미설명부호인 C2는 결합콘덴서이고, B+는 증폭기의 바이어스 전원전압이며, 변조부(10)는 종래의 구성과 동일하므로 그 내부구성 및 동작설명은 생략한다.Here, C2, which is not described in the drawing, is a coupling capacitor, B + is a bias power supply voltage of the amplifier, and the modulator 10 is the same as the conventional configuration, and thus its internal configuration and operation description are omitted.
이와 같은 구성된 본 고안의 회로에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.Operation according to the circuit of the present invention configured as described above will be described in detail below based on the accompanying drawings.
제2도를 참조하여, 먼저 본 고안의 회로에서 고주파신호처리에 대해서 전체적으로 설명한면, 안테나를 통해서 들어오는 고주파(RF)신호는 변조부(10)의 1차증폭기(11)에서 1차증폭된 다음, 이 증폭된 신호가 분배기(12)를 통하면서 일부 고주파신호는 2차증폭기(13)에서 증폭한후 믹서(14)를 통해 텔레비젼세트로 출력되며, 상기 변조부(10)의 다른 일부 고주파신호는 임피던스 매칭회로부(31)를 통한 다음 IF트랩회로부(33)를 거처서 VTR튜너로 출력된다.Referring to FIG. 2, first, as a whole, the high frequency signal processing in the circuit of the present invention, the RF signal received through the antenna is first amplified by the primary amplifier 11 of the modulator 10, and then When the amplified signal is passed through the divider 12, some high frequency signals are amplified by the secondary amplifier 13 and then output to the television set through the mixer 14, and some other high frequency signals of the modulator 10 are output. Is outputted to the VTR tuner via the IF trap circuit section 33 through the impedance matching circuit section 31.
상기 제2도에 도시된 임피던스 매칭회로부(31)는 튜너부 입력측의 케이블 임피던스 75Ω에, 상기 변조부(10)의 출력 임피던스를 매칭시키는데, 이 임피던스 매칭회로부(31)의 저항(R0)과 저항(R1)의 합성저항값이 75Ω이 되도록 설정하였으며, 이에따라 상기 튜너부의 입력임피던스(75Ω)와 변조부(10)의 출력임피던스(75Ω)이 매치되어 상기 변조부(10)의 출력신호는 전력손실없이 튜너부로 제공된다.The impedance matching circuit part 31 shown in FIG. 2 matches the output impedance of the modulation part 10 to the cable impedance of 75 kHz on the input side of the tuner part. The resistance R0 and the resistance of the impedance matching circuit part 31 are matched. The synthesized resistance value of R1 is set to 75 Hz, and accordingly, the input impedance 75 Hz of the tuner unit and the output impedance 75 Hz of the modulator 10 match so that the output signal of the modulator 10 loses power. It is provided as a tuner section without.
한편, 튜너부의 중간주파(IF)신호가 변조부(10)로 유입됨에 따라 고주파신호에 미치는 영향을 배제시키기 위해서, 제2도에 도시된 IF트랩회로부(33)는 상기 튜너부의 중간주파신호는 접지로 트랩시키는데, 이때, IF트랩회로부(33)의 코일(L11)과 가변콘덴서(C11)에 의해 결정되는 직렬공진 주파수(f)는 하기 수학식1에 보인 바와같이 계산된다.On the other hand, in order to exclude the influence of the intermediate frequency (IF) signal of the tuner unit to the high frequency signal as it flows into the modulator 10, the IF trap circuit unit 33 shown in FIG. In this case, the series resonance frequency f determined by the coil L11 and the variable capacitor C11 of the IF trap circuit unit 33 is calculated as shown in Equation 1 below.
여기서, L은 코일(L11)의 인덕터값이고, C는 가변콘덴서(C11)의 커패시터값이다.Here, L is an inductor value of the coil L11, C is a capacitor value of the variable capacitor (C11).
상기 수학식1에 보인 바와같이, 상기 IF트랩회로부(33)의 직렬공진 주파수를 상기 튜너부의 중간주파신호에 일치시키면, 직렬공진점에서 임피던스는 최소로 되어 전류가 최대로 되므로, 상기 튜너부의 중간주파(IF)신호는, 이 IF트랩회로부(33)을 통해서 접지로 바이패스된다.As shown in Equation 1, if the series resonant frequency of the IF trap circuit unit 33 matches the intermediate frequency signal of the tuner unit, the impedance is minimized at the series resonant point and the current is maximized. The (IF) signal is bypassed to ground through this IF trap circuit section 33.
이와같이 중간주파신호가 접지로 바이패스되므로 중간주파신호가 고주파신호에 미치는 영향이 차단된다.As such, since the intermediate frequency signal is bypassed to the ground, the influence of the intermediate frequency signal on the high frequency signal is blocked.
상기한 바에 따르면, 본 고안에 의해서, 임피던스매칭에 의해 고주파대역의 전체이득이 평탄하게 나타나게 되며, IF신호가 고주파신호에 미치는 악영향을 차단함에 따라 수신화질이 개선되는 것이다.According to the above, according to the present invention, the overall gain of the high frequency band appears flat by impedance matching, and the reception quality is improved by blocking the adverse effect of the IF signal on the high frequency signal.
상술한 바와같은 본 고안에 따르면, 튜너부와 변조부가 일체로된 TM블럭을 포함하는 방송수신장치에 있어서, 잡음지수(N/F) 및 신호대잡음비(S/N) 특성을 향상시킴과 동시에 전채널, 전대역에 평탄한 이득을 유지하도록 하는 특별한 효과가 있는 것이다.According to the present invention as described above, in the broadcast receiving apparatus including the TM block in which the tuner unit and the modulator unit are integrated, the noise index (N / F) and the signal-to-noise ratio (S / N) characteristics are improved and There is a special effect to maintain a flat gain over the channel, all bands.
이상의 설명은 본 고안의 일실시예에 대한 설명에 불과하며, 본 고안은 그 구성의 범위내에서 다양한 변경 및 개조가 가능하다.The above description is only a description of an embodiment of the present invention, and the present invention is capable of various changes and modifications within the scope of its configuration.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960017438U KR200150589Y1 (en) | 1996-06-25 | 1996-06-25 | Inter frequency trap and impedance matching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960017438U KR200150589Y1 (en) | 1996-06-25 | 1996-06-25 | Inter frequency trap and impedance matching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005733U KR980005733U (en) | 1998-03-30 |
| KR200150589Y1 true KR200150589Y1 (en) | 1999-07-01 |
Family
ID=19459484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960017438U KR200150589Y1 (en) | 1996-06-25 | 1996-06-25 | Inter frequency trap and impedance matching circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200150589Y1 (en) |
-
1996
- 1996-06-25 KR KR2019960017438U patent/KR200150589Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005733U (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100149431A1 (en) | Active Inductor Circuits for Filtering in a Cable Tuner Circuit | |
| KR100201479B1 (en) | Receiving tuner of satellite broadcasting system | |
| US5212828A (en) | Receiver apparatus | |
| US5159711A (en) | Interference filter with high degree of selectivity for tvro receiver system | |
| US3942120A (en) | SWD FM receiver circuit | |
| US6292232B1 (en) | Receiving apparatus | |
| US4442548A (en) | Television receiver tuning circuit tunable over a wide frequency range | |
| KR200150589Y1 (en) | Inter frequency trap and impedance matching circuit | |
| US6864924B2 (en) | Television tuner input circuit having satisfactory selection properties at high band reception | |
| JPS641979B2 (en) | ||
| JP2000341091A (en) | Input trap circuit and image trap circuit | |
| KR100261862B1 (en) | High frequency channel tuning device | |
| JP2003283352A (en) | High frequency receiver | |
| JP2911136B2 (en) | Input tuning filter | |
| KR890004653Y1 (en) | Midium frequency circuits for catv tuner | |
| JP3693810B2 (en) | Electronic tuner | |
| US6070061A (en) | Adjacent channel rejection in double conversion tuner | |
| JP3360364B2 (en) | Intermediate frequency processing circuit of balanced output type tuner device | |
| KR0125421Y1 (en) | Booster stage distribution circuit of high-frequency moudlator | |
| JPS6211539B2 (en) | ||
| JP2575493B2 (en) | Variable bandpass filter | |
| JP3031077B2 (en) | Electronic tuner | |
| KR960008005Y1 (en) | High freq. signal treating circuit for satellite tuner | |
| KR960002201Y1 (en) | Double tunning circuit for tuner | |
| KR910009483Y1 (en) | Low pass filter of bs tuner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |