KR200148384Y1

KR200148384Y1 - Differential amplifier circuit

Info

Publication number: KR200148384Y1
Application number: KR2019960062915U
Authority: KR
Inventors: 소재환
Original assignee: 전주범; 대우전자주식회사
Priority date: 1996-12-30
Filing date: 1996-12-30
Publication date: 1999-06-15
Also published as: KR19980049750U

Abstract

전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시키기 위한 차돌 증폭 회로가 개시되어 있다. 제1 입력부에서 양의 전압을 입력받는 제1 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시킨다. 제2 입력부 에서 제1 입력부와 저항을 통하여 상호 접속되고, 음의 전압을 입력받는 제2 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시킨다 제1 출력부에서 제1 입력부(10)의 출력단에 접속되고, 제1 출력 단자가 형성되어 변화된 전류를 외부로 출력시킨다 그리고,제2 출력부에서 제2 입력부의 출력단에 접속되고,제2 출력 단자가 형성되어 변화된 전류를 출력시킨다. 차동 증폭 회로의 구성이 간단하고, 온도 특성 및 노이즈 특성이 우수하다.A next-order amplification circuit for receiving a voltage and differentially amplifying and outputting a linear current signal is disclosed. A first input terminal for receiving a positive voltage at the first input unit is formed to linearly change the current according to the voltage change. A second input terminal is connected to the first input unit through a resistor at the second input unit, and a second input terminal receiving a negative voltage is formed to linearly change the current according to the voltage change. The first input unit 10 at the first output unit. A first output terminal is formed to output the changed current to the outside, and a second output terminal is connected to the output terminal of the second input portion, and a second output terminal is formed to output the changed current. The configuration of the differential amplifier circuit is simple, and the temperature characteristic and the noise characteristic are excellent.

Description

Differential amplifier circuit

본 고안은 차동 증폭 회로에 관한 것으로, 특히 전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시키기 위한 차동 증폭 회로에 관한 것이다.The present invention relates to a differential amplification circuit, and more particularly, to a differential amplifying circuit for receiving a voltage and differentially amplifying it to output a linear current signal.

일반적으로, 연산 증폭 회로(Operational .Amplifier CirGuit)는 증폭 회로의 일종으로서, 가산이나 감산 또는 미분이나 적분 등의 여러 가지 연산을 수행하도록 구 성된 장치이다 연산 증폭 회로는 차동 증폭기, 에미터 플로어, 에미터 접지 증폭기 및 전력 증폭기가 내장되어 구성된다.In general, an operational amplifier circuit (Operational Amplifier CirGuit) is a kind of amplification circuit, configured to perform various operations such as addition, subtraction, derivative, or integration. Operational amplifier circuit is a differential amplifier, emitter floor, Emmy It consists of an internal ground amplifier and a power amplifier.

그러나, 이와 같은 종래의 연산 증폭 회로는 회로의 구성이 복잡하다. 또한, 입력 전압에 비하여 출력되는 전압이 선형적이지 못하였으며,온도 및 노이즈 특성이 우수하지 못하는 문제점이 있었다.However, such a conventional operational amplifier circuit has a complicated circuit configuration. In addition, the output voltage was not linear compared to the input voltage, there was a problem that the temperature and noise characteristics are not excellent.

본 고안은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로, 전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시킴으로써, 온도 특성 및 노이즈 특성이 우수하여 각종 측정 장비에 범용적으로 사용될 수 있는 차동 연상 증폭 회로를 제공하는 데 그 목적이 있다.The present invention was devised to solve the above problems. By applying a voltage and differentially amplifying it and outputting it as a current signal having a linearity, it is excellent in temperature characteristics and noise characteristics and can be used in various measuring equipments. The purpose is to provide a differential associative amplification circuit.

제1도는 본 고안에 따른 차돌 증폭 회로를 보여주기 위한 회로도이다.1 is a circuit diagram for showing a next-order amplification circuit according to the present invention.

제2도는 제1도의 차동 증폭 회로를 이용한 대역 통과 필터의 동작을 설명하기 위한 블록도이다.2 is a block diagram for explaining the operation of the band pass filter using the differential amplifier circuit of FIG.

제3도는 제1도의 차동 증폭 회로의 출력 특성을 보여주기 위한 그래프이다.3 is a graph showing output characteristics of the differential amplifier circuit of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 제1 입력부 20 : 제2 입력부10: first input unit 20: second input unit

30 : 제1 출력부 40 : 제2 출력부30: first output unit 40: second output unit

RE : 저항 Q1∼Q16 : 트랜지스터RE: resistors Q1 to Q16: transistors

상기의 목적을 달성하기 위한 본 고안의 일 실시예에 따른 차동 증폭 회로는, 양의 전압을 입력받는 제1 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시키는 제1 입력부;A differential amplifier circuit according to an embodiment of the present invention for achieving the above object comprises a first input unit for forming a first input terminal for receiving a positive voltage to change the current linearly in response to a voltage change;

제1 입력부와 저항을 통하여 상호 접속되고, 음의 전압을 입력받는 제2 입력 단자가 형성되어 전압 변화에 따라 선형적으로 전류를 변화시키는 제2 입력부;A second input unit connected to the first input unit through a resistor and having a second input terminal configured to receive a negative voltage to linearly change a current according to a voltage change;

제1 입력부(10)의 출력단에 접속되고. 제1 출력 단자가 형성되어 변화된 전류 를 외부로 출력시키는 제1 출력부; 그리고,Is connected to an output terminal of the first input unit 10. A first output unit having a first output terminal configured to output the changed current to the outside; And,

제2 입력부의 출력단에 접속되고, 제2 출력 단자가 형성되어 변화된 전류를 출력시키는 제2 출력부로 이루어진다.It is connected to the output terminal of a 2nd input part, and a 2nd output part is formed and it consists of a 2nd output part which outputs the changed electric current.

본 고안에 의하면, 차동 증폭 회로의 구성이 간단하고, 온도 특성 및 노이즈 특성이 우수하다.According to the present invention, the configuration of the differential amplifier circuit is simple, and the temperature characteristic and the noise characteristic are excellent.

이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 실시예에 따른 차동 증폭 회로를 보여주기 위한 회로도이고, 제2도는 제1도의 차동 증폭 회로를 이용한 대역 통과 필터의 동작을 설명하기 위 한 블록도이고, 제3도는 제1도의 차동 증폭 회로의 출력 특성을 보여주기 위한 그래프이다.FIG. 1 is a circuit diagram showing a differential amplifier circuit according to an embodiment of the present invention, FIG. 2 is a block diagram for explaining the operation of a band pass filter using the differential amplifier circuit of FIG. 1, and FIG. This is a graph showing the output characteristics of the differential amplifier circuit of FIG.

제1도에서 보는 바와 같이, 본 고안의 일 실시예에 따른 차동 연상 증폭부는 제1 입력부(10) 및 제2 입력부(2O), 제1 출력부(30) 및 제2 출력부(40)로 구성된다. 상기 제1 입력부(10)는 구동 전원(Vcc)이 정전류원의 역할을 수행하는 저1 정전류원 (I1)이 접속되고,상기 정전류원(ll)의 출력측에는 제13 트랜지스터(Q13)의 콜렉터 단 자가 접속된다. 상기 제13 트랜지스터(Q13)는 콜렉터 단자와 베이스 단자가 상호 접 속되어 다이오드와 같은 기능을 수행한다 또한, 상기 제13 트랜지스터(Q13)의 에미터 단자에는 PNP형 제14 트랜지스터(Q14)의 에디터 단자가 접속된다. 상기 제14 트랜지스터(Q14)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제 14 트랜지스터(Q14)의 콜렉터 단자에는 제2 정전류원(I2)이 접속된다. 상기 제2 정전류원(I2)의 출력단은 접지된다. 여기서, 상기 제13 트랜지스터(Q13)의 에미터 단자 및 PNP형 제14 트랜지스터(Q14)의 에미터 단자의 사이에서 양(+)의 입력단인 제1 입력 단자(Vi1)가 형성된다.As shown in FIG. 1, the differential associating amplifier according to an embodiment of the present invention includes a first input unit 10 and a second input unit 20, a first output unit 30, and a second output unit 40. It is composed. The first input unit 10 is connected to a low first constant current source I1, in which a driving power source Vcc serves as a constant current source, and a collector end of a thirteenth transistor Q13 on an output side of the constant current source ll. Self connected. The thirteenth transistor Q13 has a collector terminal and a base terminal connected to each other to function as a diode. The emitter terminal of the thirteenth transistor Q13 has an editor terminal of a fourteenth transistor Q14. Is connected. In the fourteenth transistor Q14, a base terminal and a collector terminal are connected to each other to serve as a diode. A second constant current source I2 is connected to the collector terminal of the fourteenth transistor Q14. The output terminal of the second constant current source I2 is grounded. Here, a first input terminal Vi1 which is a positive input terminal is formed between the emitter terminal of the thirteenth transistor Q13 and the emitter terminal of the fourteenth transistor Q14.

또한, 상기 제1 정전류원(I1)과 병렬로 제 9 트랜지스터(Q9)의 에미터 단자가 구동 전원(Vcc)에 접속된다. 상기 제 9 트랜지스터(Q9)는 콜렉터 단자와 베이스 단자가 상호 접속되어 다이오드와 같은 기능을 수행한다. 또한, 상기 제 9 트랜지스터(Q9)의 콜렉터 단자에는 상기 13 트랜지스터(Q13)의 커런트 미러(CURRENT MIRROR)인 제1 트랜지스터(Q1)의 콜렉터 단자가 접속된다. 제1 트랜지스터(Q1)의 에미터 단자에는 PNP형 제14 트랜지스터(Q14)의 커런트 미러인 PNP형 제2 트랜지스터(Q2)의 에미터 단자가 접속된다. 제2 트랜지스터(Q2)의 콜렉터 단자에는 제10트랜지스터(Q10)의 콜렉터 단자가 접속된다. 상기 제10 트랜지스터(Q10)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제10 트랜지스터(Q10)의 에미터 단자는 접지된다.In addition, the emitter terminal of the ninth transistor Q9 is connected to the driving power supply Vcc in parallel with the first constant current source I1. The ninth transistor Q9 has a collector terminal and a base terminal connected to each other to perform a diode-like function. The collector terminal of the ninth transistor Q9 is connected to the collector terminal of the first transistor Q1 which is the current mirror CURRENT MIRROR of the thirteenth transistor Q13. The emitter terminal of the PNP type second transistor Q2, which is the current mirror of the PNP type 14th transistor Q14, is connected to the emitter terminal of the first transistor Q1. The collector terminal of the tenth transistor Q10 is connected to the collector terminal of the second transistor Q2. In the tenth transistor Q10, a base terminal and a collector terminal are connected to each other to serve as a diode. The emitter terminal of the tenth transistor Q10 is grounded.

또한, 상기 제2 입력부(20)는 구동 전원(Vcc)에 정전류원의 역할을 수행하는 제3 정전류원(I3)이 접속되고, 상기 정전류원(I3)의 출력측에는 제15 트랜지스터(Q15)의 콜렉터 단자가 접속된다. 상기 제15 트랜지스터(Q15)는 콜렉터 단자와 베이스 단자가 상호 접속되어 다이오드와 같은 기능을 수행한다. 또한, 상기 제15 트랜지스터(Q15)의 에미터 단자에는 PNP형 제16 트랜지스터(Q16)의 에미터 단자가 접속된다. 상기 제16 트랜지스터(Q16)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제16 트랜지스터(Q16)의 콜렉터 단자에는 제2 정전류원(I4)이 접속된다. 상기 제2 정전류원(I2)의 출력단은 접지된다. 여기서, 상기 제15 트랜지스터(Q15)의 에미터 단자 및 PNP형 제16 트랜지스터(Q16)의 에미터 단자의 사이에서 음(-)의 입력단인 제2 입력 단자(Vi2)가 형성된다.In addition, the second input unit 20 is connected to a third constant current source I3 which serves as a constant current source to the driving power source Vcc, and the output side of the constant current source I3 of the fifteenth transistor Q15. The collector terminal is connected. The fifteenth transistor Q15 has a collector terminal and a base terminal connected to each other to perform a function similar to a diode. The emitter terminal of the PNP type sixteenth transistor Q16 is connected to the emitter terminal of the fifteenth transistor Q15. The sixteenth transistor Q16 has a base terminal and a collector terminal connected to each other to serve as a diode. A second constant current source I4 is connected to the collector terminal of the sixteenth transistor Q16. The output terminal of the second constant current source I2 is grounded. Here, a second input terminal Vi2 which is a negative input terminal is formed between the emitter terminal of the fifteenth transistor Q15 and the emitter terminal of the PNP type sixteenth transistor Q16.

또한, 상기 제3 정전류원(I3)과 병렬로 제11 트랜지스터(Q11)의 에미터 단자가 구동 전원(Vcc)에 접속된다. 상기 제11 트랜지스터(Q11)는 콜렉터 단자와 베이스 단자가 상호 접속되어 다이오드와 같은 기능을 수행한다. 또한, 상기 제11 트랜지스터(Q11)의 콜렉터 단자에는 상기 제15 트랜지스터(Q15)의 커런트 미러인 제3 트랜지스터(Q3)의 콜렉터 단자가 접속된다. 제3 트랜지스터(Q3)의 에미터 단자에는 PNP형 제16 트랜지스터(Q16)의 커런트 미러인 PNP형 제4 트랜지스터(Q4)의 에미터 단자가 접속된다. 제4 트랜지스터(Q4)의 콜렉터 단자에는 제12 트랜지스터(Q12)의 콜렉터 단자가 접속된다. 상기 제12 트랜지스터(Q12)는 베이스 단자 및 콜렉터 단자가 상호 접속되어 다이오드의 역할을 수행한다. 상기 제12 트랜지스터(Q12)의 에미터 단자는 접지된다.In addition, the emitter terminal of the eleventh transistor Q11 is connected to the driving power supply Vcc in parallel with the third constant current source I3. The eleventh transistor Q11 has a collector terminal and a base terminal connected to each other to function as a diode. The collector terminal of the eleventh transistor Q11 is connected to the collector terminal of the third transistor Q3, which is a current mirror of the fifteenth transistor Q15. The emitter terminal of the PNP type fourth transistor Q4, which is the current mirror of the PNP type sixteenth transistor Q16, is connected to the emitter terminal of the third transistor Q3. The collector terminal of the twelfth transistor Q12 is connected to the collector terminal of the fourth transistor Q4. In the twelfth transistor Q12, a base terminal and a collector terminal are connected to each other to serve as a diode. The emitter terminal of the twelfth transistor Q12 is grounded.

그리고, 상기 제1 출력부(30)는 상기 제1 입력부(10)의 제 9 트랜지스터(Q9)와 커런트 미러를 이루는 제7 트랜지스터(Q7)의 콜렉터단에 상기 제1 입력부(10)의 제10 트랜지스터(Q10)와 커런트 미러를 이루는 제8 트랜지스터(Q8)가 접속되고, 상기 제8 트랜지스터(Q8)의 에미터 단자는 접지된다. 상기 제7 트랜지스터(Q7)의 콜렉터단 및 상기 제8 트랜지스터(Q8)의 콜렉터 단자 사이에서 제1 출력 단자(io1)가 형성된다.The first output unit 30 is connected to a collector terminal of the seventh transistor Q7 that forms a current mirror with the ninth transistor Q9 of the first input unit 10. The eighth transistor Q8 that forms a current mirror with the transistor Q10 is connected, and the emitter terminal of the eighth transistor Q8 is grounded. A first output terminal io1 is formed between the collector terminal of the seventh transistor Q7 and the collector terminal of the eighth transistor Q8.

마찬가지로, 상기 제2 출력부(40)는 상기 제2 입력부(20)의 제11 트랜지스터(Q11)와 커런트 미러를 이루는 제5 트랜지스터(Q5)의 콜렉터단에 상기 제2 입력부(20)의 제12 트랜지스터(Q12)와 커런트 미러를 이루는 제6 트랜지스터(Q6)가 접속되고, 상기 제6 트랜지스터(Q6)의 에미터 단자는 접지된다. 상기 제5 트랜지스터(Q5)의 콜렉터단 및 상기 제6 트랜지스터(Q6)의 콜렉터 단자 사이에서 제2 출력 단자(io2)가 형성된다.Similarly, the second output part 40 is connected to the collector terminal of the fifth transistor Q5 forming a current mirror with the eleventh transistor Q11 of the second input part 20. The sixth transistor Q6 which forms a current mirror with the transistor Q12 is connected, and the emitter terminal of the sixth transistor Q6 is grounded. A second output terminal io2 is formed between the collector terminal of the fifth transistor Q5 and the collector terminal of the sixth transistor Q6.

여기서, 제1 입력부(10)의 제1 트랜지스터(Q1) 및 제2 트랜지스터(Q2)의 에미터단과 제2 입력부(20)의 제3 트랜지스터(Q3) 및 제4 트랜지스터(Q4)의 에미터단은 특정 값을 지닌 저항(RE)에 의하여 상호 접속된다.Here, the emitter stages of the first transistor Q1 and the second transistor Q2 of the first input unit 10 and the emitter stages of the third transistor Q3 and the fourth transistor Q4 of the second input unit 20 are They are interconnected by a resistor RE with a certain value.

이와 같이 구성된 본 고안의 일 실시예에 따른 차동 증폭 회로의 상세한 동작을 설명하면 다음과 같다.Referring to the detailed operation of the differential amplifier circuit according to an embodiment of the present invention configured as described above are as follows.

제1 입력부(10)의 제1 입력 단자(Vi1)를 통하여 양의 전압이 입력되고, 제2 입력부(20)의 제2 입력 단자(Vi2)를 통하여 음의 전압이 입력된다. 제1 입력부(10)의 구동 전원(Vcc)에서 출력된 전원이 제1 정전류원(I1)을 통하여 제13 트랜지스터(Q13)의 콜렉터 단자에 인가된다. 상기 제13 트랜지스터(Q13)는 다이오드와 같은 기능을 수행하기 때문에, 정전류원(I1)에서 인가된 전류는 제13 트랜지스터(Q13)를 통하여 흐르게 된다. 이때, 상기 제13 트랜지스터(Q13)의 커런트 미러인 제1 트랜지스터(Q1)를 통해서도 상기 제13 트랜지스터(Q13)에서 흐르는 전류와 동일한 전류인IE1이 흐르게 된다.A positive voltage is input through the first input terminal Vi1 of the first input unit 10, and a negative voltage is input through the second input terminal Vi2 of the second input unit 20. The power output from the driving power supply Vcc of the first input unit 10 is applied to the collector terminal of the thirteenth transistor Q13 through the first constant current source I1. Since the thirteenth transistor Q13 performs the same function as a diode, a current applied from the constant current source I1 flows through the thirteenth transistor Q13. At this time, IE1, which is the same as the current flowing in the thirteenth transistor Q13, also flows through the first transistor Q1, which is a current mirror of the thirteenth transistor Q13.

제2 입력부(10)의 구동 전원(Vcc)에서 출력된 전원이 제3 정전류원(I3)을 통하여 제15 트랜지스터(Q15)의 콜렉터 단자에 인가된다. 상기 제15 트랜지스터(Q15)는 다이오드와 같은 기능을 수행하기 때문에, 정전류원(I3)에서 인가된 전류는 제15 트랜지스터(Q15)를 통하여 흐르게 된다. 이때, 상기 제15 트랜지스터(Q15)의 커런트 미러인 제3 트랜지스터(Q3)를 통해서도 상기 제15 트랜지스터(Q15)에서 흐르는 전류와 동일한 전류인 IE3가 흐르게 된다.The power output from the driving power supply Vcc of the second input unit 10 is applied to the collector terminal of the fifteenth transistor Q15 through the third constant current source I3. Since the fifteenth transistor Q15 performs the same function as a diode, the current applied from the constant current source I3 flows through the fifteenth transistor Q15. At this time, IE3 which is the same current as that flowing in the fifteenth transistor Q15 also flows through the third transistor Q3 which is the current mirror of the fifteenth transistor Q15.

상기 제1 트랜지스터(Q1)를 통해서 흐르는 전류 IE1은 저항(RE)을 통하여 제2 입력부(20)에 인가된다. 즉, 제1 입력부(10)는 양의 전원이 인가되고, 제2 입력부(20)에는 음의 전원이 인가되므로 제1 입력부(10)에 인가된 전위가 크게 되어 제1 입력부(10)에서 제2 입력부(20)로 흐르는 전류는 IS가 된다.The current IE1 flowing through the first transistor Q1 is applied to the second input unit 20 through the resistor RE. That is, since positive power is applied to the first input unit 10 and negative power is applied to the second input unit 20, the potential applied to the first input unit 10 is increased so that the first input unit 10 generates a first input unit 10. The current flowing through the two input units 20 becomes IS.

여기서, 제1 입력부(10)에서 제2 입력부(20)로 흐르는 전류는 IS는와 같이 된다. 즉, 입력된 양의 전압 Vi1과 음의전압 Vi2의 차이에 반비례하도록 결정된다. 따라서, 제1 입력부(10)에서 제2 입력부(20)로 흐르는 전류는 IS는 상기 제1 트랜지스터(Q1)를 통해서 흐르는 전류 IE1에서 제2 트랜지스터(Q2)를 통해서 흐르는 전류인 IE2를 감산한 값과 동일하게 된다.Here, the current flowing from the first input unit 10 to the second input unit 20 is IS Becomes That is, it is determined to be inversely proportional to the difference between the input positive voltage Vi1 and the negative voltage Vi2. Accordingly, the current flowing from the first input unit 10 to the second input unit 20 is the value obtained by subtracting IE2 which is a current flowing through the second transistor Q2 from the current IE1 flowing through the first transistor Q1. Becomes the same as

여기서, 상기 제1 입력부(10)의 제 9 트랜지스터(Q9)와 커런트 미러를 이루는 제7 트랜지스터(Q7)를 통하여는 IE1이 흐르고, 제1 입력부(10)의 제10 트랜지스터(Q10)와 커런트 미러를 이루는 제8 트랜지스터(Q8)를 통하여는 IE2가 흐른다.Here, IE1 flows through the seventh transistor Q7 forming the current mirror with the ninth transistor Q9 of the first input unit 10, and the current mirror with the tenth transistor Q10 of the first input unit 10. IE2 flows through the eighth transistor Q8.

따라서, 제1 출력부(30)를 통하여 출력되는 전류 IO1은 상기 제1 트랜지스터(Q1)를 통해서 흐르는 전류 IE1에서 제2 트랜지스터(Q2)를 통해서 흐르는 전류인 IE2를 감산한 값이 된다.Therefore, the current IO1 output through the first output unit 30 is a value obtained by subtracting IE2 which is a current flowing through the second transistor Q2 from the current IE1 flowing through the first transistor Q1.

마찬가지 결과로, 제2 출력부(40)를 통하여 출력되는 전류 IO2은 상기 제3 트랜지스터(Q3)를 통해서 흐르는 전류 IE3에서 제4 트랜지스터(Q4)를 통해서 흐르는 전류인 IE4를 감산한 값이 된다.As a result, the current IO2 output through the second output unit 40 becomes a value obtained by subtracting IE4 which is a current flowing through the fourth transistor Q4 from the current IE3 flowing through the third transistor Q3.

상기 제1 출력부(30)를 통하여 출력되는 전류 IO1은와 같이 된다. 따라서, 제1 출력부(30)의 이득은가 되어와 같이 되고, 상기 제2 출력부(40)의 이득은와 같이 된다.The current IO1 output through the first output unit 30 is Becomes Therefore, the gain of the first output unit 30 is Become And the gain of the second output unit 40 is Becomes

따라서, 도 3에서 보는 바와 같이 본 발명의 일 실시예에 따른 차동 증폭 회로는 입력 전압에 대하여 출력 전류가 직선적으로 변화하는 선형적인 특성을 나타내게 되는 것이다.Accordingly, as shown in FIG. 3, the differential amplifier circuit according to the exemplary embodiment of the present invention exhibits a linear characteristic in which the output current changes linearly with respect to the input voltage.

본 발명의 일실시예에 따른 차동 증폭 회로의 일 사용예는 도 2에서 보는 바와 같은, 상기 차동 증폭 회로를 다수개 연결하여 구성된 밴드 패스 필터(BAND PASS FILTER)가 있다. 양의 전압 및 음의 전압을 입력받아 각각의 이득이인 다수의 차동 증폭 회로(OP1∼OP6)를 도3에서 보는 바와 같이 다단 연결하면 각각 미분 및 적분 동작을 수행하여 특정 대역만을 통과시키는 밴드 패스 필터의 역할을 수행하는 것이다.One example of the use of the differential amplifier circuit according to an embodiment of the present invention is a band pass filter (BAND PASS FILTER) configured by connecting a plurality of the differential amplifier circuit as shown in FIG. Each gain receives a positive voltage and a negative voltage Multiple differential amplifier circuits OP1 to OP6, as shown in FIG.

이상에서 상술한 바와 같이, 본 고안의 일 실시예에 따른 차동 증폭 회로는 양의 전압 및 음의 전압을 인가받아 이를 차동 증폭하여 선형성을 갖는 전류 신호로 출력시킴으로써, 온도 특성 및 노이즈 특성이 우수하여 각종 측정 장비에 범용적으로 사용될 수 있다.As described above, the differential amplification circuit according to an embodiment of the present invention receives a positive voltage and a negative voltage and differentially amplifies it and outputs it as a current signal having linearity. It can be used universally in various measuring equipment.

이상에서 첨부된 도면을 참조하여 본 고안을 일 실시예에 의해 구체적으로 설명하였지만, 본 고안은 이에 의해 제한되는 것은 아니고, 당업자의 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.Although the present invention has been described in detail with reference to the accompanying drawings, the present invention is not limited thereto, and modifications and improvements are possible within the scope of ordinary knowledge of those skilled in the art.

Claims

A first input unit 10 configured to receive a positive voltage and to linearly change a current according to a voltage change; The second input unit 20 which is connected to the first input unit 10 through the resistor RE and is formed with a second input terminal VI2 for receiving a negative voltage to linearly change the current according to the voltage change. ); A first output unit 30 connected to an output terminal of the first input unit 10 and having a first output terminal IO1 formed therein to output the changed current to the outside; And a second output part (40) connected to an output terminal of the second input part (20) and having a second output terminal (IO2) configured to output a changed current.

According to claim 1, wherein the first input unit 10 is connected to a first constant current source (I1) is connected to the drive power supply (Vcc), the collector terminal of the thirteenth transistor (Q13) is connected to the first constant current source, The emitter terminal of the 14th transistor Q14 is connected to the emitter terminal of the thirteenth transistor Q13, and the second constant current source I2 is connected to the collector terminal of the fourteenth transistor Q14. The output terminal of the second constant current source I2 is grounded, a ninth transistor Q9 is connected to a driving power supply Vcc in parallel with the first constant current source I1, and the collector terminal of the ninth transistor Q9 The collector terminal of the first transistor Q1, which is the current mirror of the thirteenth transistor Q13, is connected, and the emitter terminal of the first transistor Q1 is a PNP type that is a current mirror of the fourteenth transistor Q14. The emitter terminal of the two transistors Q2 is connected to the collector terminal of the second transistor Q2. The collector terminal of the tenth transistor Q10 is connected, the emitter terminal of the tenth transistor Q10 is grounded, the emitter terminal of the thirteenth transistor Q13 and the emitter of the PNP type fourteenth transistor Q14. And a first input terminal (Vi1) is formed between the terminal terminals.

2. The second input unit 20 is connected to the first input unit 10 by a resistor RE having a specific value, and the third constant current source I3 is connected to the driving power supply Vcc. The collector terminal of the fifteenth transistor Q15 is connected to the third constant current source I3, and the emitter terminal of the sixteenth transistor Q16 of the PNP type 16 is connected to the emitter terminal of the fifteenth transistor Q15. The fourth constant current source I4 is connected to the collector terminal of the sixteenth transistor Q16, the output terminal of the fourth constant current source I4 is grounded, and the eleventh in parallel with the third constant current source I3. The transistor Q11 is connected to the driving power supply Vcc, and the collector terminal of the third transistor Q3, which is the current mirror of the fifteenth transistor Q15, is connected to the collector terminal of the eleventh transistor Q11. The emitter terminal of the third transistor Q3 has a PNP type fourth transistor which is a current mirror of the sixteenth transistor Q16. The emitter terminal of the emitter Q4 is connected, the collector terminal of the twelfth transistor Q12 is connected to the collector terminal of the fourth transistor Q4, the emitter terminal of the twelfth transistor Q12 is grounded, And a second input terminal (Vi2) is formed between the emitter terminal of the fifteenth transistor (Q15) and the emitter terminal of the PNP type sixteenth transistor (Q16).

The first output part 30 of claim 1 or 2, wherein the first output part 30 is connected to the collector terminal of the seventh transistor Q7 forming a current mirror with the ninth transistor Q9 of the first input part 10. The eighth transistor Q8 that forms the current mirror with the tenth transistor Q10 of the first input unit 10 is connected, and is connected between the collector terminal of the seventh transistor Q7 and the collector terminal of the eighth transistor Q8. A differential amplifier circuit, characterized in that one output terminal (io1) is formed.

The second output part 40 of claim 1 or 3, wherein the second output part 40 is connected to the collector terminal of the fifth transistor Q5 forming a current mirror with the eleventh transistor Q11 of the second input part 20. The sixth transistor Q6 forming the current mirror with the twelfth transistor Q12 of the second input unit 20 is connected, and the emitter terminal of the sixth transistor Q6 is grounded. And a second output terminal (io2) is formed between the collector terminal of the fifth transistor (Q5) and the collector terminal of the sixth transistor (Q6).