KR200147132Y1 - Communication apparatus - Google Patents
Communication apparatus Download PDFInfo
- Publication number
- KR200147132Y1 KR200147132Y1 KR2019950050530U KR19950050530U KR200147132Y1 KR 200147132 Y1 KR200147132 Y1 KR 200147132Y1 KR 2019950050530 U KR2019950050530 U KR 2019950050530U KR 19950050530 U KR19950050530 U KR 19950050530U KR 200147132 Y1 KR200147132 Y1 KR 200147132Y1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- power supply
- microprocessor
- supply terminal
- comparison means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/005—Reducing noise, e.g. humm, from the supply
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 고안은 통신장치에 관한 것으로서, 마이크로프로세서(CPL) 전단에 비교수단온 사용하므로서, 주변회로 및 전원전압의 변동으로 인한 잡음이 제거되어 마이크로프로세서간에 통신을 원할히 수행할 수 있도록 한 통신장치에 관한 것이다.The present invention relates to a communication device, by using a comparison means on the front end of a microprocessor (CPL), the noise caused by the variation of the peripheral circuit and power supply voltage is eliminated to enable a communication between the microprocessor smoothly will be.
Description
첨부된 도면은 본 고안에 따른 통신장치의 회로도.The accompanying drawings are circuit diagrams of a communication device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 비교수단 2 : 마이크로프로세서 (CPU)1 comparative means 2 microprocessor (CPU)
3 : 데이타 라인(DL)3: data line (DL)
본 고안은 통신장치에 관한 것으로, 특히 마이크로프로세서(CPU, Central Processing Unit)간의 통신을 원할히 할 수 있도록 한 통신장치에 관한 것이다.The present invention relates to a communication device, and more particularly, to a communication device that facilitates communication between microprocessors (CPUs).
일반적으로 마이크로프로세서(CPU)의 기본동작은 주변회로로부터 데이타 입력핀에 대해 수비트의 '1'과'0'을 조합한 명령신호를 받아 해독해서 그 명령에 따르는 동작을 실행한다. 그러나, 마이크로프로세서(CPU)를 이용하는 종래의 통신장치는 마이크로프로세서(CFU)로 입력되는 수신신호가 주변회로 및 전원전압에 의해 영향을 받아 신호에 잡음이 발생하게 되어 통신상태의 어려운 단점이 있다.In general, the basic operation of the microprocessor (CPU) receives and decodes a command signal combining a bit of '1' and '0' from a peripheral circuit to a data input pin and executes an operation according to the instruction. However, a conventional communication apparatus using a microprocessor (CPU) has a disadvantage in that a communication state is generated because noise is generated in a signal due to a reception signal input to the microprocessor (CFU) by a peripheral circuit and a power supply voltage.
따라서 본 고안은 마이크로프로세서(CPU) 전단에 비교수단을 사용 하므로서, 상기한 단점을 해소할 수 있는 통신장치를 제공하는데 그 목적이 있다.Therefore, an object of the present invention is to provide a communication device that can solve the above disadvantages by using a comparison means in front of a microprocessor (CPU).
상술한 목적을 달성하기 위한 본 고안은 제1전원단자 및 데이타 라인간에 직렬로 접속되는 다이오드 및 저항과, 제2전원단자 및 노드 A간에 접속되는 저항과, 상기 제2전원단자 및 노드B간에 접속되는 저항과, 상기 노드 A 및 상기 데이타 라인간에 접속되는 다이오드와, 상기 노드B 및 접지단자간에 접속되는 제너다이오드와, 상기 노드A 및 노드B를 각각 입력하는 비교수단과, 상기 제2전원단자(+5V) 및 상기 비교수단(1)의 출력단자(OUT)간에 접속되는 저항(R1)과, 상기 비교수단의 출력을 입력하는 마이크로프로세서로 구성되는 것을 특징으로 한다.The present invention for achieving the above object is a diode and a resistor connected in series between the first power supply terminal and the data line, a resistor connected between the second power supply terminal and the node A, and the connection between the second power supply terminal and the node B A resistor, a diode connected between the node A and the data line, a zener diode connected between the node B and the ground terminal, comparison means for inputting the node A and the node B, and the second power supply terminal ( + 5V) and a resistor R1 connected between the output terminal OUT of the comparing means 1, and a microprocessor for inputting the output of the comparing means.
이하, 첨부된 도면을 참고하여 본 고안의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부된 도면은 본 고안에 따른 통신장치를 설명하기 위해 도시한 회로도로서, 그 동작을 설명하면 다음과 같다.The accompanying drawings are circuit diagrams illustrating the communication apparatus according to the present invention, and the operation thereof will be described below.
제1전원단자(B+) 및 데이타 라인(3)간에 직렬로 접속되는 다이오드(D1) 및 저항(R5)과, 제2전원단자(+5V) 및 노드 A간에 접속되는 저항(R3)과, 상기 제2전원단자(+5V) 및 노드 B간에 접속되는 저항(R2)과, 상기 노드A 및 상기 데이타 라인(3)간에 접속되는 다이오드(D2)와, 상기 노드B 및 접지단자(Vss)간에 접속되는 제너다이오드(ZDI)와, 상기 노드A 및 노드B를 각각 입력으로 하는 OP앰프로 구성되는 비교수단(1)과, 상기 비교수단(1)의 출력단자(OUT)간에 비교수단(1)의 출력을 입려으로 하는 통신장치의 동작을 설명하면 다음과 같다.A diode D1 and a resistor R5 connected in series between the first power supply terminal B + and the data line 3, a resistor R3 connected between the second power supply terminal (+ 5V) and the node A; A resistor R2 connected between the second power supply terminal (+ 5V) and the node B, a diode D2 connected between the node A and the data line 3, and a connection between the node B and the ground terminal Vss. The comparison means 1 constituted by a Zener diode ZDI, an OP amplifier having node A and node B as inputs, and an output terminal OUT of the comparison means 1, respectively. Referring to the operation of the communication device to the output is as follows.
상기 데이타 라인(3)으로 입력되는 데이타는 OV 또는 12V 이다. 예를들어 상기 데이타 라인(3)으로 입력되는 데이타가 12V 인 경우에는 노드 A 가 5V, 노드 B 가 약 3,6V로 되어 상기 노드A 및 노드B를 각각 입력하는 비교수단(1)와 출력(OUT)은 0V로 되어 입력으로 마이크로프로세서(2)로 입력된다.Data input to the data line 3 is OV or 12V. For example, when the data inputted to the data line 3 is 12V, the node A is 5V and the node B is about 3,6V, so that the comparison means 1 and the output (1) for inputting the node A and the node B are respectively. OUT) becomes 0V and is input to the microprocessor 2 as an input.
한편, 상기 데이타 라인(3)으로 입력되는 데이타가 OV 인 경우에는 노드 A 가 0V, 노드B가 약 3.6V로 되어 상기 노드A 및 노드B를 각각 입력하는 비교수단(1)의 출력(OUT)은 5V로 되어 마이크로프로세서(2)로 입력 된다.On the other hand, when the data input to the data line 3 is OV, the node A is 0V and the node B is about 3.6V, so that the output OUT of the comparing means 1 for inputting the node A and the node B, respectively. Is 5V and is input to the microprocessor (2).
상술한 바와같이 본 고안에 의하면 마이크로프로세서(CPU) 전단에 비교수단을 사용 하므로서, 주변회로 및 전원전압의 변동으로 인한 잡음이 제거되어 마이크로프로세서간에 통신을 수행하는데 탁월한 효과가 있다.As described above, according to the present invention, since the comparison means is used in front of the microprocessor (CPU), the noise due to the variation of the peripheral circuit and the power supply voltage is eliminated, and thus the communication between the microprocessors is excellent.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950050530U KR200147132Y1 (en) | 1995-12-28 | 1995-12-28 | Communication apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950050530U KR200147132Y1 (en) | 1995-12-28 | 1995-12-28 | Communication apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970047783U KR970047783U (en) | 1997-07-31 |
| KR200147132Y1 true KR200147132Y1 (en) | 1999-06-15 |
Family
ID=19440498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950050530U KR200147132Y1 (en) | 1995-12-28 | 1995-12-28 | Communication apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200147132Y1 (en) |
-
1995
- 1995-12-28 KR KR2019950050530U patent/KR200147132Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970047783U (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930020850A (en) | Level conversion circuit | |
| US4268723A (en) | Circuits and methods for initializing the loop current of a telephone set | |
| KR200147132Y1 (en) | Communication apparatus | |
| WO1992020168A1 (en) | Digital option select system | |
| JP2851730B2 (en) | Programmable controller | |
| US6657422B2 (en) | Current mirror circuit | |
| HK1047641A1 (en) | Interface for coupling a bus node to the bus line of a bus system | |
| WO1993022837A1 (en) | Self-compensating voltage level shifting circuit | |
| KR100311040B1 (en) | Data bus using multiple adjustable current levels | |
| KR910021022A (en) | Hysteresis circuit | |
| KR940001196Y1 (en) | Input circuit for adjusting programmable threshold voltage | |
| KR890001420Y1 (en) | Series communication control circuit | |
| KR940002743B1 (en) | Pusy d-type latch | |
| US5773992A (en) | Output buffer circuit capable of supressing ringing | |
| KR0134119Y1 (en) | Data interface circuit of one-chip microcomputer and main computer system | |
| KR200203112Y1 (en) | A error preventing apparatus of processor Unit | |
| JPS633171Y2 (en) | ||
| KR890000410Y1 (en) | Reset circuit | |
| JP2002132401A (en) | Data processing system | |
| KR950004016A (en) | One-Time Pyrom Microcomputer | |
| KR20020049208A (en) | Semiconductor device common line for prevention noise | |
| JPH0156569B2 (en) | ||
| KR19980044847U (en) | Central processing unit reset circuit | |
| KR910021036A (en) | Comparator circuit | |
| JPS5979662A (en) | Interface circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020510 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |