KR200146200Y1 - 메인전원 공급 초기 수직 동기신호 안정화회로 - Google Patents

Abstract

본 고안은 수직 동기신호 안정화 회로에 관한 것으로, 마이크로 프로세서(100)에서 출력되는 온/오프 신호에 의해 릴레이(500)를 구동시키는 트랜지스터(TR1)와, 수직 동기신호 공급단(300)으로 부터 공급되는 수직 동기신호(V.sync)를 반전시켜 마이크로 프로세서(100)에 공급하는 트랜지스터(TR2)와, 메인전원 공급시 수직 동기신호(V.sync)가 입력되며 트랜지스터(TR1)를 구동시키기 위한 구동신호와 튜너(200)를 인에이블시키기 위한 인에이블 신호를 출력하는 마이크로 프로세서(100)를 포함하는 것에 있어 상기 마이크로 프로세서(100)의 인에이블 단자(P3)에서 출력되는 인에이블 신호를 수직 동기신호(V.sync1)로 변환하여 트랜지스터(TR2)의 베이스에 공급하는 저항(R6) 및 커패시터(C2)를 구성함으로써, 종래 동작초기 수직 동기신호의 공급이 지연되어 초기 화면이 출렁거리던 것을 튜너에 인에이블 신호를 출력하는 마이크로 프로세서의 인에이블 단자에서 출력되는 인에이블 신호를 대기상태에서 충전하였다가 메인전원 공급 초기에 이를 수직 동기신호로 공급함으로써, 메인전원 공급 초기에 수직 동기신호의 지연 공급으로 인한 화면의 출렁임을 방지할 수 있는 것이다.

Description

메인전원 공급 초기 수직 동기신호 안정화회로

본 고안은 수직 동기신호 안정화 회로에 관한 것으로, 특히 대기상태를 유지하는 중에 마이크로 프로세서로부터 튜너로 공급되는 인에이블 신호를 충전하였다가 이를 대기상태와 메인전원 공급초기에 수직 동기신호를 대신하여 공급할 수 있도록 이루어진 메인전원 공급 초기 수직 동기신호 안정화회로에 관한 것이다.

종래 마이크로 프로세서에 수직 동기신호(V.sync)를 공급하는 회로는 도 1로 도시한 것처럼, 마이크로 프로세서(100)에서 출력되는 온/오프 신호에 의해 릴레이(500)를 구동시키는 트랜지스터(TR1)와, 수직 동기신호 공급단(300)을 부터 공급되는 수직 동기신호(V.sync)를 반전시켜 마이크로 프로세서(100)에 공급하는 트랜지스터(TR2)와, 메인전원 공급시 수직 동기신호(V.sync)가 입력되며 트랜지스터(TR1)를 구동시키기 위한 구동신호와 튜너(200)를 인에이블시키기 위한 인에이블 신호를 출력하는 마이크로 프로세서(100)로 구성되어 있다.

이는 세트(텔레비젼 수상기나 모니터 등을 말하며, 이하 세트 라 한다)에 메인전원을 공급하기 위한 키가 입력되면 마이크로 프로세서(100)는 하이 레벨의 온 신호를 트랜지스터(TR1)의 베이스에 공급하므로 트랜지스터(TR1)가 턴온 상태로 절환되고, 이에 연동하여 릴레이(500)가 구동되므로 세트에 메인전원이 공급된다.

또한 튜너(200)를 인에이블시키기 위한 로우레벨의 인에이블 신호를 출력포트(P3)를 통하여 튜너(200)에 공급하므로 튜너(200)에 의해 특정 채널의 방송신호가 수신되고, 이는 미도시된 영상/음성신호 처리수단에 의해 처리된다. 이때 수직 동기신호 공급단(300)에 의해 영상신호 중에 포함되어 있는 수직 동기신호(V.sync)가 분리되어 트랜지스터(TR2)의 베이스에 공급된다.

수직 동기신호 공급단(300)의 수직 동기신호(V.sync)가 베이스에 공급되는 트랜지스터(TR2)는 대기전원 공급단(400)의 전원에 의해 이를 반전시켜 마이크로 프로세서(100)의 포트(P1)에 공급하므로 이를 공급받은 마이크로 프로세서(100)는 수직 동기신호(V.sync)에 의해 세트의 동작을 제어한다. 그러나 세트에 메인전원이 공급되지 않는 동안에는 영상신호로부터 수직 동기신호(V.sync)를 분리할 수 없으므로 마이크로 프로세서(100)는 클럭펄스(CLK)의 동기에 의해 대기상태를 유지한다.

그러나 대기상태를 유지하는 중에 클럭펄스(CLK)의 동기가 불안정한 상태를 유지하는 경우에는 마이크로 프로세서(100)의 동작이 무너지고 혹은 메인전원이 공급되는 동작초기에 수직 동기신호(V.sync)가 시간 지연을 가지고 공급되는 경우 수직 동기가 불안정한 상태를 유지하여 화면의 출렁임을 야기한다.

본 고안은 상기한 바와같은 결점을 해결하기 위해서 제안된 것으로, 튜너에 인에이블 신호를 출력하는 마이크로 프로세서의 인에이블 단자에서 출력되는 인에이블 신호를 대기상태에서 충전하였다가 대기상태나 혹은 메인전원 공급 초기에 이를 수직 동기신호를 대신하여 공급함으로써, 마이크로 프로세서의 동기가 무너지는 것을 방지하는 한편, 메인전원 공급 초기에 수직 동기신호의 지연 공급으로 인한 화면의 출렁임을 방지할 수 있도록 하는 수직 동기신호 안정화 회로를 제공하고자 하는데 그 목적이 있다.

상기한 바와같은 목적을 달성하기 위한 본 고안은 제어수단에서 출력되는 온/오프 신호에 의해 릴레이를 구동시키도록 되어 있는 트랜지스터와, 수직 동기신호 공급단으로부터 공급되는 수직 동기신호(V.sync)를 반전시켜 제어수단에 공급하는 트랜지스터와, 메인전원 공급시 수직 동기신호(V.sync)가 입력되며 트랜지스터를 구동시키기 위한 구동신호와 튜닝수단을 인에이블시키기 위한 인에이블 신호를 출력하도록 되어 있는 제어수단을 포함하는 것에 있어서, 상기 제어수단의 인에이블 단자에서 출력되는 인에이블 신호를 수직 동기신호(V.sync1)로 변환하여 트랜지스터의 베이스에 공급하도록 되어 있는 저항 및 커패시터를 포함하여 구성되어짐을 특징으로 한다.

도 1은 종래 고안에 따른 회로도,

도 2는 본 고안에 따른 구성을 보인 회로도 이다.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 마이크로 프로세서200 : 튜너

300 : 수직 동기신호 공급단400 : 대기전원 공급단

500 : 릴레이TR1, TR2 : 트랜지스터

C1, C2 : 커패시터R1∼R5 : 저항

D1∼D3 : 다이오드

이하 본 고안의 구성을 설명한다.

마이크로 프로세서(100)에서 출력되는 온/오프 신호에 의해 릴레이(500)를 구동시키는 트랜지스터(TR1)와, 수직 동기신호 공급단(300)으로 부터 공급되는 수직 동기신호(V.sync)를 반전시켜 마이크로 프로세서(100)에 공급하는 트랜지스터(TR2)와, 메인전원 공급시 수직 동기신호(V.sync)가 입력되며 트랜지스터(TR1)를 구동시키기 위한 구동신호와 튜너(200)를 인에이블시키기 위한 인에이블 신호를 출력하는 마이크로 프로세서(100)를 포함하는 것에 있어서, 상기 마이크로 프로세서(100)의 인에이블 단자(P3)에서 출력되는 인에이블 신호를 수직 동기신호(V.sync1)로 변환하여 트랜지스터(TR2)의 베이스에 공급하는 저항(R6) 및 커패시터(C2)로 구성되어 있다.

상기 저항(R6)의 후단에 다이오드(D1)의 애노드를 접속하고, 상기 다이오드(D1)의 캐소드를 트랜지스터(TR1)의 콜렉터에 접속하여 인에이블 신호가 대기상태에서만 트랜지스터(TR2)의 베이스에 공급되도록 하는 한편, 마이크로 프로세서(100)의 인에이블 단자(P3)에서 출력되는 인에이블 신호가 순방향 접속되어진 다이오드(D2)를 통하여 커패시터(C2)에 공급되도록 하여 메인전원 공급시 수직 동기신호 공급단(300)으로 부터 공급되는 수직 동기신호(V.sync)가 마이크로 프로세서(100)의 인에이블 단자(P3)나 튜너(200)로 인가되는 것을 차단하도록 되어 있다.

또한, 저항(R6)과 커패시터(C2)의 시정수에 의해 대기상태에서 트랜지스터(TR2)의 베이스에 공급되는 수직 동기신호(V.sync1)와 수직 동기신호 공급단(300)으로 부터 공급되는 수직 동기신호(V.sync)를 동일하게 조절하도록 구성되어 있으며, 상기 커패시터(C2)를 트랜지스터(TR2)의 베이스와 수직 동기신호 공급단(300)의 접속점에 접속하여 메인전원이 공급되는 동작 초기에 수직 동기신호(V.sync)를 대신하여 방전전압을 트랜지스터(TR2)의 베이스에 공급하도록 되어 있다.

이어서 본 고안의 작용을 설명한다.

세트가 대기상태를 유지하는 중에는 인에이블 단자(P3)의 하이 레벨의 출력이 저항(R6)과 커패시터(C2)의 공급되면서 이들의 충방전 동작으로 인하여 수직 동기신호 공급단(300)의 수직 동기신호(V.sync)와 일치하는 수직 동기신호(V.sync1)가 트랜지스터(TR2)의 베이스에 공급된다. 이에따라 포트(P1)를 경유하여 트랜지스터(TR2)에 의해 반전된 수직 동기신호(V.sync)가 공급되므로 마이크로 프로세서(100)는 이를 근거로 동기를 잡아 대기상태를 유지한다.

이어서, 세트에 메인전원을 공급하기 위한 키가 입력되면 마이크로 프로세서(100)는 하이 레벨의 온 신호를 트랜지스터(TR1)의 베이스에 공급하므로 트랜지스터(TR1)가 턴온 상태로 절환되고, 이에 연동하여 릴레이(500)가 구동되므로 세트에 메인전원이 공급되어짐과 동시에 A 점에 걸리는 하이 레벨의 인에이블 신호가 트랜지스터(TR1)를 경유하여 접지로 흘러 인에이블 신호가 더 이상 커패시터(C2)에 충전되지 않는다.

그리고, 수직 동기신호 공급단(300)으로 부터 수직 동기신호(V.sync)가 공급되지 않는 동작초기에 커패시터(C2)에 충전되어 있던 인에이블 신호가 수직 동기신호(V.sync)를 대신하여 트랜지스터(TR2)의 베이스에 공급되므로 트랜지스터(TR2)가 동작한다. 이어서 소정시간이 경과되면 트랜지스터(TR2)의 베이스에 수직 동기신호 공급단(TR2)에서 분리되는 수직 동기신호(V.sync)가 공급되어 마이크로 프로세서(100)에는 인에이블 신호가 변환된 수직 동기신호(V.sync)에 이어서 수직 동기신호(V.sync)가 시간 지연없이 공급된다.

이때 다이오드(D2)는 커패시터(C2)에 의해 방전되는 방전전압이나 수직 동기신호 공급단(300)에서 공급되는 수직 동기신호(V.sync)가 마이크로 프로세서(100)의 인에이블 단자(P3)나 튜너(200)로 흐르는 것을 방지한다.

그리고 수직 동기신호(V.sync)가 정상적으로 트랜지스터(TR2)에 인가되면 튜너(200)를 인에이블시키기 위한 로우레벨의 인에이블 신호가 튜너(200)에 공급되므로 튜너(200)에 의해 특정 채널의 방송신호가 수신되고, 방송신호가 미도시된 영상/음성신호 처리수단에 의해 처리된다. 이때 수직 동기신호 공급단(300)에 의해 영상신호 중에 포함되어 있는 수직 동기신호(V.sync)가 정상적으로 분리되어 트랜지스터(TR2)의 베이스에 공급된다. 이에따라 수직 동기신호 공급단(300)의 수직 동기신호(V.sync)가 트랜지스터(TR2)에 의해 반전되어 마이크로 프로세서(100))에 공급되므로 이를 공급받은 마이크로 프로세서(100)는 수직 동기신호(V.sync)에 의해 세트의 동작을 제어한다.

즉 상술한 바와같이 마이크로 프로세서(100)에는 인에이블 신호가 변환된 수직 동기신호(V.sync1)와 수직 동기신호(V.sync)가 연속해서 인가되므로 마이크로 프로세서(100)는 이를 근거로 영상신호를 처리하여 화면이 철렁이는 것을 방지할 수 있다.

위에서 언급한 바와같이 본 고안은 세트가 대기상태를 유지하는 중에 튜너에 인에이블 신호를 출력하는 마이크로 프로세서의 인에이블 단자에서 출력되는 인에이블 신호를 수직 동기신호로 변환하여 마이크로 프로세서에 인가함으로써 마이크로 프로세서의 동기가 무너지는 것을 방지할 수 있으며, 또한 메인전원이 공급되는 동작초기에 소정시간동안, 수직 동기신호가 공급되기까지 인에이블 신호를 수직 동기신호를 대신하여 공급함으로써, 동작초기에 화면이 출렁이는 것을 방지할 수 있는 것이다.

Claims (5)

1. 마이크로 프로세서(100)에서 출력되는 온/오프 신호에 의해 릴레이(500)를 구동시키는 트랜지스터(TR1)와, 수직 동기신호 공급단(300)으로 부터 공급되는 수직 동기신호(V.sync)를 반전시켜 마이크로 프로세서(100)에 공급하는 트랜지스터(TR2)와, 메인전원 공급시 수직 동기신호(V.sync)가 입력되며 트랜지스터(TR1)를 구동시키기 위한 구동신호와 튜너(200)를 인에이블시키기 위한 인에이블 신호를 출력하는 마이크로 프로세서(100)를 포함하는 것에 있어서,

   상기 마이크로 프로세서(100)의 인에이블 단자(P3)에서 출력되는 인에이블 신호를 수직 동기신호(V.sync1)로 변환하여 트랜지스터(TR2)의 베이스에 공급하는 저항(R6) 및 커패시터(C2)를 포함하여 구성되어짐을 특징으로 하는 수직 동기신호 안정화회로.
2. 제 1항에 있어서, 상기 저항(R6)의 후단에 다이오드(D1)의 애노드를 접속하고, 상기 다이오드(D1)의 캐소드를 트랜지스터(TR1)의 콜렉터에 접속하여 인에이블 신호가 대기상태에서만 트랜지스터(TR2)의 베이스에 공급되도록 함을 특징으로 하는 수직 동기신호 안정화 회로.
3. 제 1항에 있어서, 마이크로 프로세서(100)의 인에이블 단자(P3)에서 출력되는 인에이블 신호가 순방향 접속되어진 다이오드(D2)를 통하여 커패시터(C2)에 공급되도록 하여 메인전원 공급시 수직 동기신호 공급단(300)으로 부터 공급되는 수직 동기신호(V.sync)가 마이크로 프로세서(100)의 인에이블 단자(P3)나 튜너(200)로 인가되는 것을 차단하도록 구성되어짐을 특징으로 하는 수직 동기신호 안정화 회로.
4. 제 1항에 있어서, 상기 저항(R6)과 커패시터(C2)의 시정수에 의해 대기상태에서 트랜지스터(TR2)의 베이스에 공급되는 수직 동기신호(V.sync1)와 수직 동기신호 공급단(300)으로 부터 공급되는 수직 동기신호(V.sync)를 동일하게 조절하도록 구성되어짐을 특징으로 하는 수직 동기신호 안정화 회로.
5. 제 1항에 있어서, 상기 커패시터(C2)를 트랜지스터(TR2)의 베이스와 수직 동기신호 공급단(300)의 접속점에 접속하여 메인전원이 공급되는 동작 초기에 수직 동기신호(V.sync)를 대신하여 방전전압을 트랜지스터(TR2)의 베이스에 공급하도록 함을 특징으로 하는 수직 동기신호 안정화회로.