KR200145144Y1 - 전원장치의 과도상태 안정화회로 - Google Patents

전원장치의 과도상태 안정화회로 Download PDF

Info

Publication number
KR200145144Y1
KR200145144Y1 KR2019940035218U KR19940035218U KR200145144Y1 KR 200145144 Y1 KR200145144 Y1 KR 200145144Y1 KR 2019940035218 U KR2019940035218 U KR 2019940035218U KR 19940035218 U KR19940035218 U KR 19940035218U KR 200145144 Y1 KR200145144 Y1 KR 200145144Y1
Authority
KR
South Korea
Prior art keywords
output
resistor
terminal
input
transistor
Prior art date
Application number
KR2019940035218U
Other languages
English (en)
Other versions
KR960025794U (ko
Inventor
이경근
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019940035218U priority Critical patent/KR200145144Y1/ko
Publication of KR960025794U publication Critical patent/KR960025794U/ko
Application granted granted Critical
Publication of KR200145144Y1 publication Critical patent/KR200145144Y1/ko

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

1. 청구범위에 기재된 고안이 속한 기술분야
스위치모드 전원장치의 과도상태를 안정화시키는 회로에 관한 것이다.
2. 고안이 해결하고자 하는 기술적 과제
입력전원이 차단되거나 전압이 규정치 이하로 낮아질때도 전원장치가 동작을 계속함에 따라 회로소자가 파괴되거나 손상되는 것을 방지한다.
3. 고안의 해결방법의 요지
입력전원이 차단되거나 전압이 규정치 이하로 낮아지는 과도상태를 감지하여 전원장치의 동작을 중지시킨다.
4, 고안의 중요한 용도
스위칭모드 전원장치

Description

전원장치의 과도상태 안정화회로
제1도는 본 고안에 따른 일 실시예의 과도상태 안정화회로의 회로도.
제2도는 본 고안에 따른 다른 실시예의 과도상태 안정화회로의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10: 입력 정류회로 12: 스위칭 제어부
14,24: 출력 정류회로 16: 피드백회로
20,26: 입력전압 감지회로 22: 동작정지 제어회로
본 고안은 전원장치에 관한 것으로, 특히 스위칭모드 전원장치(Switching Mode Power Supply: 이하 SMPS라 함)에 있어서 입력전원이 차단될때 이를 감지하여 과도상태를 방지하는 안정화회로에 관한 것이다.
일반적으로 SMPS는 입력전압의 변화에 대하여 안정된 출력전압을 얻을 수 있어 널리 사용되고 있다. 그러나 입력전압이 정격 범위를 벗어나서 낮은 입력전압으로 입력될때 또는 전원을 차단시키기 위하여 릴레이를 차단할때 입력전압은 낮은 상태를 갖게 된다. 이와같이 낮은 입력전압에서도 스위칭전원은 동작을 하고 있기 때문에 동작 범위밖에서 동작하게 된다. 이에따라 전류, 전압의 과도상태가 나타나 전원장치의 각 회로소자에 무리를 가하게 됨으로써 소자가 파괴되거나 신뢰성이 떨어지는 문제점이 있었다.
따라서 본 고안의 목적은 입력전원이 차단될때 전원장치의 동작을 신속히 중지시켜 과도상태를 방지할 수 있는 안정화회로를 제공함에 있다.
본 고안의 다른 목적은 입력전압이 규정치 이하로 낮아질때 전원장치의 동작을 중지시켜 신속히 안정화시킬 수 있는 안정화회로를 제공함에 있다.
이하 본 고안의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
하기 설명에서 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들을 나타내고 있음에 유의해야 한다. 또한 하기 설명에서 구체적인 회로구성들, 레벨들 등과 같은 많은 특정 상세들이 본 고안의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 고안이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 고안의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
제1도는 본 고안에 따른 일 실시예의 과도상태 안정화회로의 회로도를 보인 것이다. 입력 정류회로(10)는 입력전원 ACin을 정류 및 평활한다. 트랜스포머(T1)는 1차측권선이 입력 정류회로(10)의 출력단과 스위칭 트랜지스터(Q1)를 통한 접지 사이에 접속되며 2차측권선이 출력 정류회로(14)의 입력단과 접지 사이에 접속된다. 트랜지스터(Q1)는 트랜스포머(T1)의 1차측권선에 인가되는 전원을 스위칭 제어부(12)의 제어에 의해 스위칭하여 트랜스포머(T1)의 2차측권선에 유기시킨다. 스위칭 제어부(12)는 트랜지스터(Q1)의 스위칭을 제어한다. 출력 정류회로(14)는 다이오드(D1)와 캐패시터(C1)로 구성된 통상적인 정류 및 평활회로로서, 트랜스포머(T1)의 2차측권선에 유기되는 전원을 정류 및 평활하여 출력전압 Vo를 발생한다. 피드백회로(16)는 스위칭 제어부(12)의 피드백 제어단과 출력 정류회로(14)의 출력단에 접속되며 출력전압 Vo의 레벨을 검출하여 스위칭 제어부(12)에 피드백시킨다. 입력전압 감지회로(20)는 출력 정류회로(14)의 입력단과 출력단에 접속되며 트랜스포머(T1)의 2차측권선에 유기되는 전원전압과 출력 정류회로(14)의 출력전압 Vo을 비교하여 입력전원 ACin의 과도상태를 감지한다. 동작정지 제어회로(22)는 피드백회로(16)와 입력전압 감지회로(20)에 접속되며 입력전원 ACin의 과도상태가 감지되는 것에 응답하여 피드백회로(22)를 통해 피드백되는 전류를 최대가 되도록 하여 스위칭 제어부(12)의 동작을 정지시킨다.
상기 제1도의 구성중 피드백회로(16)는 출력 정류회로(14)의 출력단과 접지 사이에 저항(R1,R2)을 직렬 접속하고, 저항(R1,R2)의 접속점에 에러증폭기(18)를 접속하며, 에러증폭기(18)의 출력에 따라 피드백 전류를 제어하는 포토커플러(PT1)를 스위칭 제어회로(12)의 피드백 제어단에 접속하여 구성한다. 입력전압 감지회로(20)는 출력 정류회로(14)의 입력단과 접지 사이에 다이오드(D2) 및 캐패시터(C2)를 직렬 접속하고, 출력 정류회로(14)의 출력단과 접지 사이에 저항(R4)과 제너다이오드(ZD1) 및 저항(R5)을 직렬 접속하며, 다이오드(D2) 및 캐패시터(C2)의 접속점과 제너다이오드(ZD1) 및 저항(R5)의 접속점을 서로 연결하여 구성한다. 동작정지 제어회로(22)는 저항(R4) 및 제너다이오드(ZD1)의 접속점과 접지 사이에 저항(R6)을 접속하고, 저항(R6)과 병렬로 캐패시터(C3)를 접속하며, 저항(R4) 및 제너다이오드(ZD1)의 접속점에 베이스단자가 접속되는 트랜지스터(Q2)를 에러증폭기(18)의 출력단과 접지 사이에 접속하여 구성한다.
또한 제1도에서 입려전압 감지회로(20)와 동작정지 제어회로(22)를 제외한 나머지 부분 즉, 입력 정류회로(10)와 스위칭 제어부(12)와 트랜스포머(T1)와 트랜지스터(Q1)와 출력 정류회로(14)와 피드백회로(16)로 구성된 부분은 통상적인 SMPS에 해당한다. 그리고 경우에 따라 입력전원으로 교류전원 대신에 직류전원을 직접 입력시키기도 한다.
우선 제1도에서 본 발명을 이해하는데 유용한 통상적인 SMPS의 동작을 개략적으로 살펴본다. 지금 입력전원 ACin가 입력 정류회로(10)에 입력되면, 입력정류회로(10)는 이를 정류 및 평활하여 직류전압을 트랜스포머(T1)의 1차측권선에 인가한다. 이때 스위칭 제어부(12)에 초기 시작 전압 또는 전류가 입력되에 됨으로써 초기 시작 동작이 시작된다. 즉, 스위칭 제어부(12)는 트랜지스터(Q1)를 스위칭시킴으로써 트랜스포머(T1)의 2차측권선에 교류전압이 유기되고 출력 정류회로(14)에 의해 정류 및 평활된후 출력전압 Vo으로 부하에 출력된다. 이때 입력 정류회로(10)로부터 출력되는 초기의 직류전압이 낮더라도 일반적으로 스위칭 제어부(12)의 초기 소프트(soft) 기동회로에 의해 과도 불안정상태가 방지된다. 이에따라 입력전압이 안정될때까지 소프트 기동회로에 의해 과도상태를 방지할 수 있다. 또한 스위칭 제어부(12)는 출력전압 Vo의 변동에 대하여 피드백회로(16)에 의한 감지를 통해 트랜지스터(Q1)의 스위칭을 제어함으로써 입력전원 ACin가 정격 입력범위내를 유지하는한 제1도의 전원회로는 정상 동작을 계속 유지하여 출력전압 Vo을 안정화시킨다.
만일 전원 오프에 따라 입력전원 ACin이 차단되면, 입력 정류회로(10)의 평활전압은 서서히 방전을 하게 된다. 이에따라 평활전압은 정격전압범위내에서 서서히 방전하게 되고 점차 낮아져 0V전압까지 방전을 하게 된다. 이때 스위칭 제어부(12)는 전원이 오프되어 입력 정류회로(10)의 출력 직류전압이 서서히 방전되어도 일정 최하 낮은 전압까지는 피드백회로(16)를 통하여 출력전압을 감지하여 안정화되도록 트랜지스터(Q1)를 제어함으로써 계속해서 정상동작을 유지하게 된다. 그러므로 정격 입력전압 범위 이하에서도 계속해서 피드백회로(16)에 의한 출력전압을 유지하려고 한다. 스위칭 제어부(12)의 동작정지 순간까지 피드백회로(16)는 동작되기 때문에 입력 전압이 낮은 상태에서도 스위칭 제어부(12)는 출력 전압을 안정화시키기 위하여 트랜지스터(Q1)의 온/오프비를 크게함으로써 트랜스포머(T1), 트랜지스터(Q1), 다이오드(D1)등에 과도한 전류, 전압이 인가될 수 있다.
상기한 바와 같이 입력전원이 차단되거나 전압이 규정치 이하로 낮아질 경우 트랜스포머(T1), 트랜지스터(Q1), 다이오드(D1)에 과도한 전류,전압이 인가됨으로써 해당 소자들이 파괴되거나 동작에 있어 신뢰성이 떨어지게 된다.
본 발명에서는 이를 방지하기 위하여 입력전압 크기를 감지하고 SMPS 동작을 중지시킨다. 이를 보다 상세히 설명하면 다음과 같다.
우선 입력전압 감지회로(20) 트랜스포머(T1)의 2차측 권선전압을 다이오드(D2) 및 캐패시터(C2)에 의해 출력전압 Vo의 부(-)극성의 전압으로 정류 및 평활하고, 정류 및 평활된 전압을 출력 정류회로(14)로부터 출력되는 출력전압 Vo와 저항(R4,R5) 및 제너다이오드(ZD1)에 의해 비교함으로써 입력 정류회로(10)의 출력전압 즉, 제1도의 전원회로의 입력전압 레벨의 변화를 감지한다. 이때 입력전압이 규정치 이내일 경우에는 저항(R4)과 제너다이오드(ZD1)의 접속점에서는 로우레벨을 유지한다. 이에따라 동작정지 제어회로(22)의 트랜지스터(Q2)는 오프되어 있게 되므로 피드백회로(16)의 동작에 영향을 미치지 않음으로써 피드백회로(16)는 상기한 바와 같은 정상적인 동작을 한다.
상기와 같은 상태에서 입력전원 ACin이 차단되거나 전압이 규정치 이하로 낮아질 경우 입력 정류회로(10)의 출력전압이 서서히 방전하면, 일정 크기 이하로 방전되는 순간 즉, 과도 전압상태를 감지하여 저항(R4)과 제너다이오드(ZD1)의 접속점에서 하이레벨 신호를 발생한다. 그러면 동작정지 제어회로(22)의 트랜지스터(Q2)가 온되어 트랜지스터(Q2)의 콜렉터단자는 접지된다. 그러면 포토커플러(PT1)의 다이오드측에는 상당히 큰 전류가 흐르게 된다. 이에따라 스위칭 제어부(12)의 피드백 제어단에 큰전류가 흐름으로 스위칭 제어부(12)는 출력전압 Vo를 최소로 제어하게 됨으로 출력전압은 0V가 되고 SMPS는 동작을 정지하게 된다.
따라서 과도한 전류,전압이 인가되기 전에 스위칭 제어부(12)의 동작을 조기에 정지시킴으로써 SMPS 동작을 정지시켜 부품의 파손을 미연에 방지함으로써 제품의 신뢰성을 향상시킨다.
한편 제1도의 입력전압 감지회로(20)는 제1도의 SMPS가 플라이백 타입(flyback type)일 경우에 적용되는 것으로, 만일 포워드 타입(forward type) 또는 푸쉬-풀 타입(Push-pull type)의 SMPS일 경우에는 제2도와 같이 입력전압 감지회로(26)를 제1도의 입력전압 감지회로(20)와 다르게 구성한다. 입력전압 감지회로(26)는 출력 정류회로(24)의 입력단과 접지 사이에 다이오드(D5) 및 캐패시터(C6)를 직렬 접속하고, 출력 정류회로(24)의 출력단과 접지 사이에 제너다이오드(ZD2)와 저항(R7,R8)을 직렬 접속하며, 다이오드(D5) 및 캐패시터(C6)의 접속점과 저항(R7,R8)의 접속점을 서로 연결하며, 제너다이오드(ZD2)와 저항(R7)의 접속점에 베이스단자가 접속되는 트랜지스터(Q3)의 에미터단자를 저항(R7,R8)의 접속점에 접속하며 콜렉터단자를 저항(R9)을 통해 접지시키고, 트랜지스터(Q3)의 콜렉터단자에 트랜지스터(Q4)의 베이스단자를 접속하며, 트랜지스터(Q4)의 콜렉터 단자와 전원전압 Vcc사이에 저항(R10)을 접속하여 구성한다.
제2도의 입력전압 감지회로(26)는 트랜스포머(T1)의 2차측에 유기되는 전압을 다이오드(D5) 및 캐패시터(C6)으로 평활하고 평활된 전압을 출력전압 Vo와 비교하여 입력전압의 변화를 저항(R7,R8), 제너다이오드(ZD2), 트랜지스터(Q3), 저항(R9)에 의해 감지하고 그에따라 트랜지스터(Q2)를 제어하는 것으로, 기본적인 기능은 전술한 제1도에서와 동일하므로 설명을 생략한다.
상술한 바와 같이 본 고안은 입력전원이 차단되거나 전압이 규정치 이하로 낮아지는 것을 감지하여 전원장치의 동작을 정지시킴으로써 전원장치의 부품의 파괴 또는 손상을 최소화함으로써 신뢰성을 향상시킬 수 있는 잇점이 있다.

Claims (7)

  1. 전원장치의 과도상태 안정화회로에 있어서, 입력전원을 정류 및 평활하는 입력 정류수단과, 1,2차측권선을 가지며 상기 입력 정류수단의 출력단에 1차측권선이 접속되는 트랜스포머와, 상기 트랜스포머의 1차측권선의 전원을 스위칭하는 스위칭수단과, 상기 스위칭수단의 스위칭을 제어하는 스위칭 제어수단과, 상기 트랜스포머의 2차측권선에 유기되는 전원전압을 정류 및 평활하는 출력 정류수단과, 상기 스위칭 제어수단의 피드백 제어단과 상기 출력 정류수단의 출력단에 접속되어 출력전압의 레벨을 검출하여 상기 스위칭 제어수단에 피드백시키는 피드백수단과, 상기 출력 정류수단의 입력단과 출력단에 접속되며 상기 트랜스포머의 2차측권선에 유기되는 전원전압의 레벨과 상기 출력 정류수단의 출력전압의 레벨을 비교하여 입력전원의 과도상태를 감지하는 입력전원 감지수단과, 상기 피드백수단과 입력전원 감지수단에 접속되며 상기 입력전원의 과도상태가 감지되는 것에 응답하여 상기 피드백수단을 통해 상기 스위칭 제어수단의 동작을 정지시키는 동작정지 제어수단으로 구성하는 것을 특징으로 하는 과도상태 안정화회로.
  2. 제1항에 있어서, 상기 동작정지 제어수단이 상기 피드백되는 전류를 최대가 되도록 하여 상기 스위칭 제어수단의 동작을 정지시키는 것을 특징으로 하는 과도상태 안정화회로.
  3. 제1항에 있어서, 상기 피드백수단이 상기 출력 정류수단의 출력단과 접지 사이에 저항(R1,R2)을 직렬 접속하고, 상기 저항(R1,R2)의 접속점에 에러증폭기(18)를 접속하며, 상기 에러증폭기(18)의 출력에 따라 상기 피드백 전류를 제어하는 포토커플러(PT1)를 상기 스위칭 제어수단의 피드백 제어단에 접속하여 구성하는 것을 특징으로 하는 과도상태 안정화회로.
  4. 제3항에 있어서, 상기 입력전압 감지수단이 상기 출력 정류수단의 입력단과 접지 사이에 다이오드(D2) 및 캐패시터(C2)를 직렬 접속하고, 상기 출력 정류수단의 출력단과 접지 사이에 저항(R4)과 제너다이오드(ZD1) 및 저항(R5)를 직렬 접속하며, 상기 다이오드(D2) 및 캐패시터(C2)의 접속점과 상기 제너다이오드(ZD1) 및 저항(R5)의 접속점을 서로 연결하여 구성하는 것을 특징으로 하는 과도상태 안정화회로.
  5. 제4항에 있어서, 상기 동작정지 제어수단이 상기 저항(R4) 및 제너다이오드(ZD1)의 접속점과 접지 사이에 저항(R6)을 접속하고, 상기 저항(R6)과 병렬로 캐패시터(C3)를 접속하며, 상기 저항(R4) 및 제너다이오드(ZD1)의 접속점에 베이스단자가 접속되는 트랜지스터(Q2)를 상기 에러즐폭기(18)의 출력단과 접지 사이에 접속하여 구성하는 것을 특징으로 하는 과도상태 안정화회로.
  6. 제3항에 있어서, 상기 입력전압 감지수단이 상기 추력 정류수단의 입력단과 접지 사이에 다이오드(D5) 및 캐패시터(C6)를 직렬 접속하고, 상기 출력 정류수단의 출력단과 접지 사이에 제너다이오드(ZD2)와 저항(R7,R8)을 직렬 접속하며, 상기 다이오드(D5) 및 캐패시터(C6)의 접속점과 상기 저항(R7,R8)의 접속점을 서로 연결하며, 상기 제너다이오드(ZD2)와 저항(R7)의 접속점에 베이스단자가 접속되는 트랜지스터(Q3)의 에미터단자를 상기 저항(R7,R8)의 접속점에 접속하며 콜렉터단자를 저항(R9)을 통해 접지시키고, 상기 트랜지스터(Q3)의 콜렉터단자에 트랜지스터(Q4)의 베이스단자를 접속하며, 트랜지스터(Q4)의 콜렉터 단자와 전원전압 Vcc사이에 저항(R10)을 접속하여 구성하는 것을 특징으로 하는 과도상태 안정화회로.
  7. 제6항에 있어서, 상기 동작정지 제어수단이 상기 트랜지스터(Q4)의 콜렉터단자와 접지 사이에 저항(R6)을 접속하고, 상기 저항(R6)과 병렬로 캐패시터(C3)를 접속하며, 상기 트랜지스터(Q4)의 콜렉터 단자에 베이스단자가 접속되는 트랜지스터(Q2)를 상기 에러증폭기(18)의 출력단과 접지 사이에 접속하여 구성하는 것을 특징으로 하는 고도상태 안정화회로.
KR2019940035218U 1994-12-23 1994-12-23 전원장치의 과도상태 안정화회로 KR200145144Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940035218U KR200145144Y1 (ko) 1994-12-23 1994-12-23 전원장치의 과도상태 안정화회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940035218U KR200145144Y1 (ko) 1994-12-23 1994-12-23 전원장치의 과도상태 안정화회로

Publications (2)

Publication Number Publication Date
KR960025794U KR960025794U (ko) 1996-07-22
KR200145144Y1 true KR200145144Y1 (ko) 1999-06-15

Family

ID=60851091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940035218U KR200145144Y1 (ko) 1994-12-23 1994-12-23 전원장치의 과도상태 안정화회로

Country Status (1)

Country Link
KR (1) KR200145144Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577435B1 (ko) * 1999-02-13 2006-05-08 삼성전자주식회사 스위칭 모드 전원 공급장치의 전원 안정화회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577435B1 (ko) * 1999-02-13 2006-05-08 삼성전자주식회사 스위칭 모드 전원 공급장치의 전원 안정화회로

Also Published As

Publication number Publication date
KR960025794U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100217699B1 (ko) 전원장치
JP3784838B2 (ja) スイッチ電源
KR100296635B1 (ko) 저전압보호회로를갖는스위칭모드전원공급장치
KR100465577B1 (ko) 보조 전원 장치용 고속 리셋 회로
KR19980068568A (ko) 이상전압 보호기능을 갖는 스위칭 모드 전원공급기
JP2000156972A (ja) スイッチング電源装置
KR100521112B1 (ko) 보조 전원 장치의 제어 회로
US5917714A (en) Switching power supply with input voltage reduction detection
KR100522017B1 (ko) 스위칭 전원 장치용 오류 제어 회로
JPH07123711A (ja) スイッチング電源の過負荷・短絡保護回路
KR200145144Y1 (ko) 전원장치의 과도상태 안정화회로
KR200145188Y1 (ko) 전원장치의 입력전압 보호회로
KR0114761Y1 (ko) 정전판단회로버
KR200156377Y1 (ko) 전원공급장치의 과부하 보호회로
KR940006978Y1 (ko) 펄스폭 제어 스위칭 모드 전원장치의 과전류 보호회로
KR0122729B1 (ko) 전원공급장치의 과부하 검출회로
KR100258374B1 (ko) 전원공급장치의 과전류 보호회로
KR100208716B1 (ko) 스위칭 모드 파워 서플라이의 출력전압 안정화 장치
KR100208394B1 (ko) 전원 공급 장치의 보호 회로
KR100327008B1 (ko) 전원공급장치
JPH06276734A (ja) 過電流保護回路
KR0140020Y1 (ko) 출력 전류 제한 회로
KR19980066949A (ko) 전원장치의 과전압 입력 보호회로
KR200158248Y1 (ko) 전원 공급 장치의 과전압 보호 회로
KR19980058781U (ko) 전원장치에서 과열 방지 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee