KR200143251Y1 - Controlling circuit for iic communication line - Google Patents

Controlling circuit for iic communication line Download PDF

Info

Publication number
KR200143251Y1
KR200143251Y1 KR2019960044112U KR19960044112U KR200143251Y1 KR 200143251 Y1 KR200143251 Y1 KR 200143251Y1 KR 2019960044112 U KR2019960044112 U KR 2019960044112U KR 19960044112 U KR19960044112 U KR 19960044112U KR 200143251 Y1 KR200143251 Y1 KR 200143251Y1
Authority
KR
South Korea
Prior art keywords
chipset
main controller
address
communication
switch
Prior art date
Application number
KR2019960044112U
Other languages
Korean (ko)
Other versions
KR19980030965U (en
Inventor
윤일
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR2019960044112U priority Critical patent/KR200143251Y1/en
Publication of KR19980030965U publication Critical patent/KR19980030965U/en
Application granted granted Critical
Publication of KR200143251Y1 publication Critical patent/KR200143251Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 고안은 아이스퀘어씨(I2C)통신라인 제어회로에 관한 것이다.The present invention relates to an ice square (I 2 C) communication line control circuit.

본 고안에 따른 아이스퀘어씨(I2C)통신라인 제어회로는 메인컨트롤러(Main Controller)에서 칩셋내장보드로 억세싱(Accessing)이 필요없는 경우에도 계속해서 통신신호가 가해져서 오류를 초래시키는 것을 사전에 방지하도록 함으로서, 칩셋과 그 보드를 불필요한 회로들로부터 보호할 수 있는 것이다.The Isquare C (I 2 C) communication line control circuit according to the present invention, even if accessing is not necessary from the main controller (Main Controller) to the chipset built-in board (continued) that the communication signal is applied to cause an error By preventing it in advance, the chipset and its board can be protected from unnecessary circuits.

Description

아이스퀘어씨(I2C)통신라인 제어회로Isquare C (I2C) Communication Line Control Circuit

본 고안은 아이스퀘어씨(I2C)통신라인 제어회로에 관한 것으로, 특히 메인컨트롤러(Main Controller)에서 칩셋내장보드로 억세싱(Accessing)이 필요없는 경우에도 계속해서 통신신호가 가해져서 오류를 초래시키는 것을 사전에 방지하도록하는 아이스퀘어씨(I2C)통신라인 제어회로에 관한 것이다.The present invention relates to a control circuit of the Isquare (I 2 C) communication line, especially when the access signal is not necessary from the main controller (Main Controller) to the chipset built-in board (continued), the communication signal is continuously applied to the error The invention relates to an ice square (I 2 C) communication line control circuit that prevents the effect of causing.

일반적으로, 아이스퀘어씨(I2C)통신방식은 메인컨트롤러와 다수의 칩셋과 칩셋내장 보드들간에 클럭과 데이터의 두라인으로 정보를 상호 교환한다. 상기 칩셋은 메인컨트롤러로부터의 어드레스를 해독하여 자기어드레스에 해당하는 경우에만 통신을 수행하도록 되어 있다.In general, I Square C (I 2 C) communication exchanges information in two lines of clock and data between the main controller and multiple chipsets and chipset embedded boards. The chipset decodes the address from the main controller and performs communication only when it corresponds to the self address.

일반적인 기술에 관련되는 종래의 기술에 대한 구성은 제1도에 도시되어 있으며, 제1도를 참조하면, 종래의 아이스퀘어씨(I2C)통신장치는 통신을 원하는 해당 칩셋 또는 칩셋내장보드로 어드레스를 제공한후 상기 장치들과 통신을 수행하는 메인컨트롤러(10)와, 상기 메인컨트롤러(10)로부터의 어드레스를 해독한 다음에 자기 어드레스인 경우에 상기 메인컨트롤러(10)와 클럭과 데이터를 통신하는 칩셋 또는 칩셋내장보드(20)로 구성되어 있다.A configuration of a conventional technology related to a general technology is shown in FIG. 1, and referring to FIG. 1, a conventional Isquare C (I 2 C) communication device is connected to a corresponding chipset or chipset built-in board to communicate with. After the address is provided, the main controller 10 which communicates with the devices, the address from the main controller 10 are decoded, and then the main controller 10 and the clock and data are decoded in the case of their own address. It consists of a chipset or chipset built-in board 20 to communicate.

상기 클럭과 데이터 등의 정보교환데이터는 디지탈방식이고, 상기 칩셋내장보드(10)는 디지탈회로로 구성된 칩셋(22)과 디지탈과 아날로그회로가 혼재하는 타켓칩셋(24)가 내장되어 있다.The information exchange data such as clock and data is digital, and the chipset built-in board 10 includes a chipset 22 composed of digital circuits and a target chipset 24 in which digital and analog circuits are mixed.

이와같은 종래기술에서 본 고안이 해결코자하는 종래기술에 대한 개선점 및 문제점은 상기 칩셋내장보드(20)는 상기 메인컨트롤러(10)로부터의 어드레스가 자기어드레스가 아닌 경우에도 클럭과 데이터가 계속적으로 가해지고, 상기 칩셋내장보드내에서 디지탈회로와 아날로그회로가 혼재해 있는 타켓칩셋까지 직접인가되는데, 상기 타켓칩셋은 통신을 수행하지 않는데에도 불구하고 인가되는 디지탈신호에 의해서 민감하게 작용하는 아날로그회로등과 같은 회로에 치명적인 영향을 주게되어 성능저해를 초래시키게 되는 문제점이 있었다.Improvements and problems with respect to the prior art solved by the present invention in the prior art as described above is that the chipset built-in board 20 is continuously applied clock and data even if the address from the main controller 10 is not a magnetic address In addition, the chip is directly applied to the target chipset in which the digital circuit and the analog circuit are mixed in the chipset built-in board, and the target chipset has an analog circuit that is sensitive to the digital signal. There was a problem that will have a fatal effect on the same circuit causing performance degradation.

본 고안은 상기한 문제점을 해결하고 개선점을 달성하기 위해 안출한 것이다.The present invention has been made to solve the above problems and to achieve an improvement.

따라서, 본 고안의 목적은 메인컨트롤러에서 칩셋내장보드로 억세싱(Accessing)이 필요없는 경우에도 계속해서 통신신호가 가해져서 오류를 초래시키는 것을 사전에 방지하도록하는 아이스퀘어씨(I2C)통신라인 제어회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a pre-existing communication signal from the main controller to the chipset built-in board, so that IQ Square (I 2 C) communication can be prevented in advance from causing a communication error. To provide a line control circuit.

제1도는 종래의 아이스퀘어씨(I2C)통신 장치의 구성도.1 is a block diagram of a conventional Isquare (I 2 C) communication device.

제2도는 본 고안에 따른 아이스퀘어씨(I2C)통신 장치의 구성도.2 is a block diagram of an ice square (I 2 C) communication device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 메인컨트롤러 20 : 칩셋내장보드10: Main controller 20: Chipset built-in board

상기한 본 고안의 목적을 달성하기 위한 기술적인 수단으로써, 본 고안의 아이스퀘어씨(I2C)통신라인 제어회로는 아이스퀘어씨(I2C)통신방식에 의해서, 통신을 원하는 해당 칩셋으로 어드레스를 제공함과 동시에 클럭과 데이터통신을 수행하는 메인컨트롤러와, 상기 메인컨트롤러로부터의 어드레스가 자기어드레스인 경우에 상기 메인컨트롤러와 클럭과 데이터 통신을 수행하고, 디지탈회로로 구성된 칩셋과 디지탈과 아날로그회로가 복합구성된 타켓칩셋을 포함하는 칩셋내장보드등으로 이루어진 통신장치에 있어서, 상기 칩셋내장보드에, 상기 메인컨트롤러로부터의 어드레스를 해독하여 자기 어드레스인 경우에 상기 메인컨트롤러와 통신을 수행함과 동시에, 스위치온제어신호를 출력하는 칩셋과, 상기 칩셋으로부터의 스위치온제어신호에 의해서만 스위치온되는 스위치와, 상기 스위치에 의해서 상기 메인컨트롤러와 통신을 수행하는 타켓칩셋을 구비함을 특징으로 한다.As a technical means for achieving the above object of the present invention, the ice square (I 2 C) communication line control circuit of the present invention by the ice square (I 2 C) communication method, to the desired chipset to communicate A main controller which provides an address and performs clock and data communication, and performs a clock and data communication with the main controller when the address from the main controller is a self address, and a chipset composed of digital circuits, digital and analog circuits. A communication device comprising a chipset built-in board including a target chipset having a complex configuration, the communication device comprising: decoding an address from the main controller on the chipset built-in board and communicating with the main controller when the address is a self address; A chipset for outputting an on control signal and a switch-on control signal from the chipset. And a switch which only switches on, by said switch, characterized in that it comprises a target chip for performing communication with the main controller.

이하, 본 고안에 따른 아이스퀘어씨(I2C)통신라인 제어회로를 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, Isquare C (I 2 C) communication line control circuit according to the present invention.

제2도는 본 고안에 따른 아이스퀘어씨(I2C)통신 장치의 구성도로서, 제2도를 참조하면, 본 고안에 따른 아이스퀘어씨(I2C)통신라인 제어회로는 아이스퀘어씨(I2C)통신방식에 의해서, 통신을 원하는 해당 칩셋으로 어드레스를 제공함과 동시에 클럭과 데이터통신을 수행하는 메인컨트롤러(10)와, 상기 메인컨트롤러(10)로부터의 어드레스가 자기어드레스인 경우에 상기 메인컨트롤러(10)와, 클럭과 데이터통신을 수행 하고, 디지탈회로로 구성된 칩셋(32)과 디지탈과 아날로그회로가 복합구성된 타켓칩셋(34)를 포함하는 칩셋내장보드(30)를 포함한다.2 is a block diagram of an ice square (I 2 C) communication device according to the present invention, referring to Figure 2, the ice square (I 2 C) communication line control circuit according to the present invention is ice square ( I 2 C) By the communication method, the main controller 10 which performs address and clock communication while providing the address to the corresponding chipset to be communicated with, and when the address from the main controller 10 is the magnetic address. The main controller 10 includes a chipset built-in board 30 that performs clock and data communication, and includes a chipset 32 composed of digital circuits and a target chipset 34 composed of digital and analog circuits.

상기 칩셋내장 보드(30)는 상기 메인컨트롤러(10)로부터의 어드레스를 해독하여 자기 어드레스인 경우에 상기 메인컨트롤러(10)와 통신을 수행함과 동시에, 스위치온제어신호를 출력하는 칩셋(32)과, 상기 칩셋(32)으로부터의 스위치온제어신호에 의해서만 스위치온되는 스위치(36)와, 상기 스위치(36)에 의해서 상기 메인컨트롤러(10)와 통신을 수행하는 타켓칩셋(34)으로 구성한다.The chipset built-in board 30 reads the address from the main controller 10 and communicates with the main controller 10 in the case of its own address, and simultaneously outputs a switch-on control signal. And a switch 36 which is switched on only by the switch-on control signal from the chipset 32 and a target chipset 34 which communicates with the main controller 10 by the switch 36.

이와같이 구성된 본 고안의 회로에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.Operation according to the circuit of the present invention configured as described above will be described in detail below based on the accompanying drawings.

제2도를 참조하여 본 고안을 설명하면, 제2도에 도시된 메인컨트롤러(10)는 아이스퀘어씨(I2C)통신방식에 의해서, 통신을 원하는 해당 칩셋으로 어드레스를 제공하는데, 디지탈회로로 구성된 칩셋(32)과 디지탈과 아날로그회로가 복합구성된 타켓칩셋(34)에서 상기 칩셋(32)에서는 상기 메인컨트롤러(10)와 클럭과 데이터통신을 수행하는 한편, 상기 메인컨트롤러(10)로부터의 어드레스를 해독하여 자기 어드레스인지를 검사하는데, 이때 자기 어드레스인 경우에는 스위치(36)로 스위치온제어신호를 출력한다.Referring to FIG. 2, the present invention will be described with reference to FIG. 2. The main controller 10 shown in FIG. 2 provides an address to a corresponding chipset for communication by Isquare C (I 2 C) communication method. In the chipset 32 consisting of a combination of the chipset 32 and the target chip set 34 composed of a combination of digital and analog circuits in the chipset 32 performs a clock and data communication with the main controller 10, while from the main controller 10 The address is read and checked to see if it is a magnetic address. In this case, a switch-on control signal is output to the switch 36 in the case of the magnetic address.

상기 스위치(36)는 상기 칩셋(32)으로부터의 스위치온 제어신호에 의해서 스위치온으로 동작하여 상기 스위치(36)에 의해서 상기 칩셋내장보드(30)내 타켓칩셋(34)도 상기 메인컨트롤러 (10)와 클럭과 데이터통신을 수행하게 되는 것이다.The switch 36 is switched on by a switch-on control signal from the chipset 32 so that the target chipset 34 in the chipset built-in board 30 is also controlled by the switch 36. And data communication with the clock.

물론, 상기 칩셋내장보드(30)내 칩셋(32)에서 상기 메인컨트롤러(10)로부터의 어드레스가 자기 어드레스가 아닌 경우로 판별될 경우에는 상기 스위치(36)로 스위치오프제어신호를 제공함으로, 상기 타켓칩셋(34)은 불필요한 데이터로부터 안전하게 보호되는 것이다.Of course, when it is determined that the address from the main controller 10 is not the self address in the chipset 32 in the chipset built-in board 30, the switch 36 provides a switch-off control signal to the switch 36. The target chipset 34 is secured from unnecessary data.

상술한 바와같은 본 고안에 따르면, 메인컨트롤러(Main Controller)에서 칩셋내장보드로 억세싱(Accessing)이 필요없는 경우에도 계속해서 통신신호가 가해져서 오류를 초래시키는 것을 사전에 방지하도록 함으로서, 칩셋과 그 보드를 불필요한 회로들로부터 보호할 수 있는 특유의 효과가 있는 것이다.According to the present invention as described above, even if the access controller is not required from the main controller (Main Controller) to the chipset built-in board (continued) by continuously applying a communication signal to prevent causing an error, There is a unique effect to protect the board from unnecessary circuits.

이상의 설명은 본 고안의 일실시예에 대한 설명에 불과하며, 본 고안은 그 구성의 범위내에서 다양한 변경 및 개조가 가능하다. 또한, 본 고안의 기술분야에서 통상의 지식을 가진자라면 상기 아이스퀘어씨(I2C)통신라인 제어회로가 상기 기술한 실시예에 한정되지 않음을 용이하게 알 수 있을 것이다.The above description is only a description of an embodiment of the present invention, and the present invention is capable of various changes and modifications within the scope of its configuration. In addition, those skilled in the art will readily recognize that the Isquare C (I 2 C) communication line control circuit is not limited to the above-described embodiment.

Claims (1)

아이스퀘어씨(I2C)통신방식에 의해서, 통신을 원하는 해당 칩셋으로 어드레스를 제공함과 동시에 클럭과 데이터통신을 수행하는 메인컨트롤러(10)와, 상기 메인컨트롤러(10)로부터의 어드레스가 자기어드레스인 경우에 상기 메인컨트롤러(10)와 클럭과 데이터통신을 수행하고, 디지탈회로로 구성된 칩셋(32)과 디지탈과 아날로그회로가 복합구성된 타켓칩셋(34)를 포함하는 칩셋내장보드(30)으로 이루어진 통신장치에 있어서, 상기 칩셋내장보드에, 상기 메인컨트롤러(10)로부터의 어드레스를 해독하여 자기 어드레스인 경우에 상기 메인컨트롤러(10)와 통신을 수행함과 동시에, 스위치온제어신호를 출력하는 칩셋(32)와, 상기 칩셋(32)으로부터의 스위치온제어신호에 의해서만 스위치온되는 스위치(36)와, 상기 스위치(36)에 의해서 상기 메인컨트롤러(10)와 통신을 수행하는 타켓칩셋(34)를 구비함을 특징으로 하는 아이스퀘어씨(I2C)통신라인 제어회로.I-square-C (I 2 C) is self-address address from the main controller 10, the main controller 10 at the same time, provides an address for communication to the desired the chip by a communication method that perform clock and data communication In the case that the main controller 10 and the clock and data communication, and the chipset built-in board 30 including a chipset 32 consisting of digital circuits and a target chipset 34 consisting of a combination of digital and analog circuitry In the communication device, a chipset for decoding the address from the main controller 10 and communicating with the main controller 10 when the address is its own address, and outputting a switch-on control signal to the chipset built-in board ( 32, a switch 36 switched on only by a switch-on control signal from the chipset 32, and the switch 36 communicates with the main controller 10. Isquare C (I 2 C) communication line control circuit characterized in that it comprises a target chipset (34) for performing the scene.
KR2019960044112U 1996-11-30 1996-11-30 Controlling circuit for iic communication line KR200143251Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960044112U KR200143251Y1 (en) 1996-11-30 1996-11-30 Controlling circuit for iic communication line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960044112U KR200143251Y1 (en) 1996-11-30 1996-11-30 Controlling circuit for iic communication line

Publications (2)

Publication Number Publication Date
KR19980030965U KR19980030965U (en) 1998-08-17
KR200143251Y1 true KR200143251Y1 (en) 1999-06-01

Family

ID=19476317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960044112U KR200143251Y1 (en) 1996-11-30 1996-11-30 Controlling circuit for iic communication line

Country Status (1)

Country Link
KR (1) KR200143251Y1 (en)

Also Published As

Publication number Publication date
KR19980030965U (en) 1998-08-17

Similar Documents

Publication Publication Date Title
JPS57117027A (en) Signal sending and receiving circuit
CA2283250A1 (en) Data communication apparatus
EP1555841B1 (en) Dual-mode mobile terminal having mode switching circuit
KR970059947A (en) Data processing system and method for accessing external device
AU2002238325A1 (en) Data processing apparatus and system and method for controlling memory access
KR200143251Y1 (en) Controlling circuit for iic communication line
JPS5966728A (en) Address decode circuit of microcomputer system
JPH0333927A (en) Electronic equipment
KR930005648B1 (en) Input switching circuit
KR100318849B1 (en) Interface device between cpu and dsp in cdma mobile communication system
JPH038126B2 (en)
TW364112B (en) Semiconductor memory having redundancy circuit
JP3228542B2 (en) Power control device
KR960016689A (en) System with 1-chip memory device and external device
US20020108018A1 (en) Memory module control and status
JPH02121049A (en) Input/output device
JP4174272B2 (en) Device controller
JP2000348011A (en) Microcomputer incorporating electrically rewritable non-volatile memory
JP2710501B2 (en) Semiconductor integrated circuit
JP2003280909A (en) Control unit equipped with data write function
KR100539218B1 (en) Spindle motor drive starting device and method
JPH05101008A (en) One-chip microcomputer
KR20000017416A (en) Semiconductor device
KR980010690A (en) SUB-OSC and port circuit for both input and output
JPS60254309A (en) Timing signal selecting system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee