KR200141318Y1 - Upper voltage lock out circuit for control i.c. of s.m.p.s. - Google Patents
Upper voltage lock out circuit for control i.c. of s.m.p.s. Download PDFInfo
- Publication number
- KR200141318Y1 KR200141318Y1 KR2019960001697U KR19960001697U KR200141318Y1 KR 200141318 Y1 KR200141318 Y1 KR 200141318Y1 KR 2019960001697 U KR2019960001697 U KR 2019960001697U KR 19960001697 U KR19960001697 U KR 19960001697U KR 200141318 Y1 KR200141318 Y1 KR 200141318Y1
- Authority
- KR
- South Korea
- Prior art keywords
- smps
- voltage
- upper voltage
- control
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
본 고안은 SMPS(Switched Mode Power Supply)의 SMPS 제어 IC의 상위 전압 폐쇄 회로에 관한 것이다.The present invention relates to an upper voltage closed circuit of an SMPS control IC of a switched mode power supply (SMPS).
종래의 SMPS는 궤환 회로 이상이 발생했을 경우, SMPS 제어 IC를 보호하기 위해 종래의 SMPS에 SMPS 제어 IC 의 상위 전압 폐쇄 회로를 포함시켜 SMPS의 작동을 차단시키는 것이 가능하나, 자기 기동이 되지 않고 기동 시간이 길어진다는 문제점이 있다.Conventional SMPS can shut off the operation of SMPS by including high voltage closing circuit of SMPS control IC in the conventional SMPS to protect the SMPS control IC when the feedback circuit abnormality occurs. There is a problem that the time is long.
따라서 본 고안의 목적은 이와 같은 문제점을 해결하기 위하여 SMPS가 자기 기동을 할 수 있게 하고, SMPS의 기동 시간에 영향을 주지 않는 SMPS 제어 IC의 상위 전압 폐쇄 회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide an upper voltage closed circuit of an SMPS control IC that enables the SMPS to self-start and does not affect the startup time of the SMPS in order to solve such a problem.
이와 같은 목적을 달성하기 위한 본 고안에 따른 SMPS 제어 IC의 상위 전압 폐쇄 회로는 분배 저항들에 의해 SMPS 제어 IC의 공급 전압을 분배하여 설정한 상위 전압과 기준 전압을 비교하여 과전압을 검출함으로써 SMPS 제어 IC를 보호하고 충방전 단속부의 온/오프에 의해 SMPS가 자기 기동을 할 수 있도록 하는 것을 특징으로 하는 상위 전압 폐쇄 회로를 종래의 SMPS 제어 IC에 포함시켜 구성한다.The upper voltage closing circuit of the SMPS control IC according to the present invention for achieving the above object is SMPS control by detecting the overvoltage by comparing the reference voltage and the upper voltage set by dividing the supply voltage of the SMPS control IC by the distribution resistors. The conventional SMPS control IC includes an upper voltage closing circuit which protects the IC and enables the SMPS to self-start by on / off of the charge / discharge intermitter.
본 고안에 따르면 자기 기동이 가능하기 때문에 SMPS의 제조시 생산 효율을 극대화 할 수 있고, 기동 시간에 전혀 영향을 주지 않아 SMPS의 성능을 향상시킬 수 있으며, 상위 전압 설정을 분배 저항의 조정에 의해 자유로이 변경할 수 있어 설계 자유도가 향상되고 있다.According to the present invention, it is possible to maximize the production efficiency during the manufacture of the SMPS because it can be self-starting, improve the performance of the SMPS without affecting the startup time at all, and the upper voltage setting can be freely adjusted by the distribution resistor. It is possible to change the design freedom.
Description
제1도는 종래 기술에 따른 SMPS의 회로도.1 is a circuit diagram of a SMPS according to the prior art.
제2도는 종래 기술에 따른 SMPS 제어 IC의 회로도.2 is a circuit diagram of a SMPS control IC according to the prior art.
제3A∼3C도는 제2도의 SMPS의 초기 기동시의 동작 상태를 나타낸 파형도.3A to 3C are waveform diagrams showing an operating state at the time of initial startup of the SMPS of FIG.
제4도는 일반적인 SMPS 제어 IC에 접속된 종래의 상위 전압 폐쇄 회로의 상세도.4 is a detailed view of a conventional high voltage closed circuit connected to a general SMPS control IC.
제5A도는 제4도의 SMPS 제어 IC의 CS단자 전압의 상태를 나타낸 파형도.5A is a waveform diagram showing the state of the CS terminal voltage of the SMPS control IC of FIG.
제5B도는 제4도의 상위 전압 폐쇄 회로의 제너 다이오드의 동작 상태를 나타낸 파형도.5B is a waveform diagram showing an operating state of the zener diode of the upper voltage closing circuit of FIG.
제5C도는 제4도의 SMPS 제어 IC의 바이어스 차단 회로의 동작 상태를 나타낸 파형도.FIG. 5C is a waveform diagram showing an operating state of the bias blocking circuit of the SMPS control IC of FIG.
제6도는 종래 기술에 따른 SMPS 제어 IC에 본 고안의 상위 전압 폐쇄 회로를 포함시킨 회로도.6 is a circuit diagram of a high voltage closed circuit of the present invention included in a conventional SMPS control IC.
제7도는 제6도의 상위 전압 폐쇄 회로의 상세도.FIG. 7 is a detail of the upper voltage closed circuit of FIG. 6. FIG.
제8도는 본 고안의 상위 전압 폐쇄 회로의 동작 상태를 나타낸 파형도이다.8 is a waveform diagram showing an operating state of an upper voltage closed circuit of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
200 : 상위 전압 폐쇄 회로 210 : 상위 전압 설정부200: high voltage closed circuit 210: high voltage setting unit
211 : 제1분배 저항 212 : 제2분배 저항211: first distribution resistor 212: second distribution resistor
220 : 과전압 검출부 221 : 비교기220: overvoltage detector 221: comparator
230 : 충방전 단속부 231 : 트랜지스터230: charge and discharge intermittent portion 231: transistor
본 고안은 SMPS(Switched Mode Power Supply)의 제어 IC의 상위 전압 폐쇄 회로(upper voltage lock out)에 관한 것으로, 더욱 상세하게는 저항들에 의해 SMPS 제어 IC의 공급 전압을 분배하여 설정한 상위 전압과 기준 전압을 비교하여 과전압을 검출함으로써 SMPS 제어 IC를 보호하고 충방전 단속부의 온/오프에 의해 자기 기동 캐패시터를 충방전 시키는 것을 특징으로 하는 상위 전압 폐쇄 회로를 SMPS 제어 IC에 포함시켜 SMPS에 자기 기동(self start) 기능과 기동 시간(start-up time) 단축 기능을 수행할 수 있도록 한 SMPS 제어 IC의 상위 전압 폐쇄 회로에 관한 것이다.The present invention relates to an upper voltage lock out of a control IC of a switched mode power supply (SMPS), and more specifically, to an upper voltage set by dividing a supply voltage of an SMPS control IC by resistors. The SMPS control IC includes a higher voltage closing circuit in the SMPS control circuit, which protects the SMPS control IC by comparing the reference voltage and detects an overvoltage, and charges and discharges the self-start capacitor by turning on / off the charge / discharge intermitter. It relates to a high voltage closing circuit of an SMPS control IC that can perform a self start function and a short start-up time function.
SMPS는 스위칭 전원으로서 선형 전원(linear power supply)보다 소형, 경량, 고효율을 특징으로 하며, 이에 관련된 기술은 경박 단소, 에너지 절역 등의 시대적 요구에 부합하여 급속히 발전을 하고 있는 추세에 있다. 그러나 SMPS의 궤환 루프에 이상이 발생할 경우, SMPS 제어 IC가 조정이 되지 않아 오동작을 하게 되고 이와 같은 오동작은 SMPS 및 SMPS 출력의 후단부에 접속된 회로에 치명적인 결함을 줄 수 있다.SMPS is a switching power source, characterized by smaller size, lighter weight, and higher efficiency than linear power supply, and the related technology is rapidly developing to meet the needs of the times such as light weight, short weight, and energy saving. However, if an error occurs in the feedback loop of the SMPS, the SMPS control IC is not adjusted and malfunctions. Such a malfunction may cause a fatal defect in the circuit connected to the rear end of the SMPS and the SMPS output.
이러한 문제를 해결하기 위해서 일반적인 SMPS는 SMPS 제어 IC에 각종 회로를 추가하여 오동작으로부터 SMPS 및 SMPS 출력의 후단부에 접속된 회로를 보호하는 조치를 취하고 있지만, 이와 같은 조치를 취한 후에 SMPS가 자기 기동을 하지 못하고, 또한 자기 기동을 할 수 있도록 적절한 회로를 첨가하여 자기 기동 기능을 부여하였을 경우에도 SMPS의 기동 시간이 길어지는 새로운 문제가 발생한다.In order to solve this problem, the general SMPS adds various circuits to the SMPS control IC to protect the SMPS and the circuits connected to the rear end of the SMPS output from malfunctioning. In addition, a new problem arises that the startup time of the SMPS becomes long even when the self-starting function is provided by adding an appropriate circuit to perform self-starting.
종래의 기술에 따른 SMPS는 첨부된 도면 제1도에 도시된 바와 같이,권선비,권선비의 유도 기전력을 발생하는 변압기(11)와, 그 변압기(11)의 1차 권선에 연결된 파워 트랜지스터(14)의 온/오프(ON/OFF)시 변압기(11)의 역기전력이 발생하는 것을 차단하는 스너버(snubber) 회로(10)와, 상기 변압기(11)의 출력을 정류하는 제1정류 회로(12) 및 제2정류 회로(16)와, 그 제1정류 회로(12)의 출력 전압을 안정화시키는 안정화 회로(18)와, 상기 파워 트랜지스터(14)의 동작을 온/오프하는 SMPS 제어 IC(15)와, 안정화 회로(18)에 광학적으로 결합되어 안정화 회로(18)로 부터 출력된 기준 전압 이상의 과전압에 의해 SMPS의 후단에 접속된 회로가 손상되는 것을 보호하는 OVP(Over-Voltage Protection)기능을 수행하는 포토 결합기(PC1)로 구성되어 있다.SMPS according to the prior art is shown in Figure 1 of the accompanying drawings, Turns ratio, When the transformer 11 generating the induced electromotive force of the turns ratio and the power transistor 14 connected to the primary winding of the transformer 11 are turned on / off, the counter electromotive force of the transformer 11 is prevented from occurring. A snubber circuit 10, a first rectifying circuit 12 and a second rectifying circuit 16 rectifying the output of the transformer 11, and an output voltage of the first rectifying circuit 12. A stabilization circuit 18 for stabilizing the power source, an SMPS control IC 15 for turning on / off the operation of the power transistor 14, and an optical coupling to the stabilization circuit 18. The photo coupler PC1 performs an OVP (Over-Voltage Protection) function that protects a circuit connected to the rear end of the SMPS from being overvoltageed by a reference voltage or more.
여기서, SMPS 제어 IC(15)는 제2도에 도시된 바와 같이, SMPS의 파워 트랜지스터(14)를 제어하기 위해 펄스 폭 변조(PWM : pulse width modulation)신호를 출력하는 펄스폭 변조부(30)와, SMPS 제어 IC(15)의 공급 전압(V CC )이 기준전압 이하가 되면 SMPS 제어 IC(15)를 차단시키기 위한 신호를 출력하는 하위 전압 폐쇄(under voltage lock out) 회로(40)와, 파워 트랜지스터( 14)를 과전류로부터 보호하는 과전압 보호부(60)와, 하위 전압 폐쇄 회로(40)와 펄스 폭 변조부(30)의 출력을 입력받아 SMPS 제어 IC(15)의 바이어스(bias)를 차단하는 바이어스 차단부(20)와, 하위 전압 폐쇄 회로(40)와 펄스 폭 변조부(30) 및 과전압 보호부(60)의 출력을 입력받아 파워 트랜지스터(14)의 직접적으로 온/오프하는 신호를 출력하는 출력부(50)로 구성된다.Here, the SMPS control IC 15 outputs a pulse width modulation (PWM) signal to control the power transistor 14 of the SMPS, as shown in FIG. And an under voltage lock out circuit 40 for outputting a signal for shutting off the SMPS control IC 15 when the supply voltage V CC of the SMPS control IC 15 is below the reference voltage. The bias of the SMPS control IC 15 is input by receiving the outputs of the overvoltage protection unit 60 and the lower voltage closing circuit 40 and the pulse width modulation unit 30 that protect the power transistor 14 from overcurrent. Signal for directly turning on / off the power transistor 14 by receiving the output of the bias blocking unit 20 to cut off, the lower voltage closing circuit 40, the pulse width modulating unit 30, and the overvoltage protection unit 60. It consists of an output unit 50 for outputting.
여기서, 펄스 폭 변조부(30)는 발진기용 캐패시터(C T )를 접속하는 단자인 CT단자에 접속되어 발진 주파수를 출력하는 발진기(31)와, 자기 기동 캐패시터(C s )를 접속하는 단자인 CS단자의 과부하를 검출하는 비교기(C1)와, CS단자의 과전압을 검출하는 비교기(C2)와, 궤환 신호를 입력받는 FB단자에 접속되어 SMPS의 출력 전압이 과전압이 되는 것을 검출하는 비교기(C3)와, PWM 비교기(C5)를 내부적으로 구동시킬 수 있는 에러 증폭기(C4)와, 발진기(31)의 출력, CS 단자 전압, 에러 증폭기(C4)의 출력, DT 전압을 입력받아 펄스 폭 변조를 하는 PWM 비교기(C5)로 구성되고, 과전압 보호부(60)는 제1도의 파워 트랜지스터(14)의 과전류(Over-Current)를 검출하는 OCP(Over-Current Protection) 비교기와(C6), 상기의 PWM 비교기(C5)의 출력과 OCP 비교기(C6)의 출력을 입력받는 RS 플립 플롭(61)로 구성된다. 또한, 바이어스 차단부(20)는 비교기들(C1), (C2)과 하위 전압 폐쇄 회로(40)의 출력을 직접 입력받는 오아 게이트(OR gate)(22)와 오아 게이트(22)의 출력을 입력받아 SMPS 제어 IC(15)의 바이어스를 셧다운(shut down)시키는 바이어스 차단 회로(21)로 구성되고, 출력부(50)는 하위 전압 폐쇄 회로(40)와 비교기(C5), RS플립 플롭(61)의 출력을 연산하는 노아 게이트(NOR gate)(51)와, 노아 게이트(51)의 출력에 따라 파워 트랜지스터(14)를 온/오프하는 제어 신호를 출력 단자(OUT)에 출력하는 토템 폴(totem-pole) 형태의 출력 트랜지스터들(TR2, TR3, TR4, TR5)로 구성되어 있다.Here, the pulse width modulator 30 is connected to a CT terminal which is a terminal for connecting the oscillator capacitor C T , and is an terminal for connecting the oscillator 31 for outputting an oscillation frequency and the self starting capacitor C s . A comparator (C1) for detecting the overload of the CS terminal, a comparator (C2) for detecting the overvoltage of the CS terminal, and a comparator (C3) for detecting that the output voltage of the SMPS is overvoltage connected to the FB terminal receiving the feedback signal. ), An error amplifier C4 capable of internally driving the PWM comparator C5, an output of the oscillator 31, a CS terminal voltage, an output of the error amplifier C4, and a DT voltage to receive pulse width modulation. Comprising a PWM comparator (C5), the overvoltage protection unit 60 is an OCP (Over-Current Protection) comparator for detecting the over-current (Over-Current) of the power transistor 14 of FIG. RS flip-flop 61 which receives the output of PWM comparator C5 and the output of OCP comparator C6 It is sex. In addition, the bias blocking unit 20 receives the outputs of the OR gate 22 and the OR gate 22 directly receiving the outputs of the comparators C1 and C2 and the lower voltage closing circuit 40. It is composed of a bias cut-off circuit 21 for receiving and shutting down the bias of the SMPS control IC 15, the output unit 50 is a lower voltage closing circuit 40, a comparator (C5), RS flip flop ( A NOR gate 51 for calculating the output of 61 and a totem pole for outputting a control signal for turning on / off the power transistor 14 in accordance with the output of the NOR gate 51 to the output terminal OUT. It consists of (totem-pole) output transistors TR2, TR3, TR4, and TR5.
이와 같이 구성된 종래의 기술에 따른 SMPS의 작용을 첨부한 도면 제1도와 제2도 및 제3A∼3C도를 참조하여 설명하면 다음과 같다.Referring to FIGS. 1, 2, and 3A to 3C, the operation of the SMPS according to the related art configured as described above is as follows.
제3A도에 도시한 바와 같이, 시간 t1에서 SMPS에 입력 직류 전압(V i)이 인가되면, 전압 노이즈를 제거하는 캐패시터(C 1)을 거쳐 기동 저항 (Rg)에 의해 제3B도에서 살펴볼 수 있듯이, 시간 t1에서 시간 t2까지 캐패시터(C 2)에 입력 전압(V i)을 충전함에 따라 SMPS 제어 IC(15)의 공급 전압(Vcc)이 기동 전압 (V s )에 도달하게 되어 SMPS 제어 IC(15)의 출력을 하이 상태가 되게 함으로써 파워 트랜지스터(14)를 온시킨다. 일단, SMPS 제어 IC(15)가 동작하면 SMPS 제어 IC(15)에서 소모하는 전류가 많기 때문에 공급 전압(Vcc)은 t2시간 바로 직후 소폭의 전압 강하 후에 변압기(11)에 축적된 에너지가 방전할 때 유기되는 전압(V f )에 의해 일정한 전압으로 유지된다.As shown in FIG. 3A, when the input DC voltage V i is applied to the SMPS at time t 1 , the start resistance R g is passed through the capacitor C 1 to remove voltage noise. As can be seen, the supply voltage V cc of the SMPS control IC 15 reaches the starting voltage V s as the input voltage V i is charged to the capacitor C 2 from time t 1 to time t 2 . By turning the output of the SMPS control IC 15 high, the power transistor 14 is turned on. Once the SMPS control IC 15 operates, since the current consumed by the SMPS control IC 15 is large, the supply voltage V cc is shortened immediately after t 2 hours so that the energy accumulated in the transformer 11 is reduced. It is maintained at a constant voltage by the voltage V f induced when discharged.
한편, 제3C 도에 도시한 바와 같이, 시간 t2를 기점으로 온된 파워 트랜지스터(14)에 의해 파워 트랜지스터(14)의 콜렉터(collecter) 전압(V c )은 입력 직류 전압(V i)에서 파워 트랜지스터(14)의 포화 전압(V ce (sat))으로 떨어지고, 변압기(11)의 2차권선(N s ), (N sm )에는 권선비에 의한 유도 기전력이 각각 발생된다. 파워 트랜지스터(14)가 발진기(31)의 주기에 따라 일정 시간동안 온 상태를 유지하다 오프 상태로 변하면, 변압기(11)의 2차 권선에서 1차 권선으로 유기되는 유도 기전력(V f )은On the other hand, as first shown in Fig. 3C also, the time collector (collecter) voltage of the power transistor 14 by ondoen power transistor (14) starting at t 2 (V c) is the power from the input DC voltage (V i) It falls to the saturation voltage ( V ce (sat) ) of the transistor 14, the winding ratio to the secondary winding ( N s ), ( N sm ) of the transformer 11 Induced electromotive force by is generated, respectively. When the power transistor 14 remains on for a predetermined time according to the period of the oscillator 31 and changes to an off state, the induced electromotive force V f induced from the secondary winding of the transformer 11 to the primary winding is
이 되고 여기서, Vo, Vom은 각각 SMPS의 양(＋) 출력전압, 음(－) 출력 전압이며, 식(1)의 유도 기전력과 입력 전류 전압(Vi)에 의해 콜렉터 전압(Vc)의 하이 전압(V2)은This is where, V o, V om the respective amounts of the SMPS (+) output voltage, the negative (-) and the output voltage, the equation (1) of the induced electromotive force and the input current-to-voltage (V i), the collector voltage by (V c ), The high voltage (V 2 )
이 되어 상승한다.It rises.
이와 같은 동작을 반복하여 변압기(11)의 2차 권선에 각각 권선비에 의한 유도 기전력이 계속해서 발생된다.By repeating this operation, the secondary winding of the transformer 11 Each turn ratio to Induced electromotive force by is continuously generated.
이때, 스너버 회로(10)는 파워 트랜지스터(14)가 온에서 오프로, 오프에서 온 상태로 변할 때 변압기(11)에서 발생하는 과도한 역기전력을 차단하는 회로이다.At this time, the snubber circuit 10 is a circuit that blocks excessive back EMF generated from the transformer 11 when the power transistor 14 changes from on to off and off to on.
제1정류 회로(12)는 변압기(11)의 2차 권선(N 2 )의 출력 전압을 다이오드(13) 및 캐패시터(C R 1)를 이용하여 직류 전압으로 정류하고, 제2정류 회로(16)는 변압기(11)의 2차 권선(N sm )의 출력 전압을 다이오드(17) 및 캐패시터(C R 2)를 이용하여 직류 전압으로 정류한다.The first rectifying circuit 12 rectifies the output voltage of the secondary winding N 2 of the transformer 11 to a DC voltage using the diode 13 and the capacitor C R 1 , and the second rectifying circuit 16. ) Rectifies the output voltage of the secondary winding N sm of the transformer 11 to a DC voltage using the diode 17 and the capacitor C R 2 .
안정화 회로(18)는 상기의 제1정류 회로(12)의 출력을 입력받아 일정한 전압으로 안정시켜서 출력한다.The stabilization circuit 18 receives the output of the above-mentioned first rectifier circuit 12, stabilizes it to a constant voltage, and outputs it.
안정화 회로(18)로부터 출력된 기준 전압 이상의 과전압이 SMPS의 후단에 접속된 회로를 손상시키는 것을 보호하는 포토 결합기(PC1)는 상기 안정화 회로(18)에 포토 다이오드와 포토 트랜지스터가 광학적으로 결합되어 SMPS의 양(＋) 출력전압(V o )이 기준 전압 이상의 과전압으로 되면, 포토 다이오드가 온됨에 따라 SMPS 제어 IC(15)에 접속된 포토 트랜지스터가 과전압 검출 신호를 SMPS 제어 IC(15)에 전달한다.The photocoupler PC1 which protects the overvoltage above the reference voltage output from the stabilization circuit 18 from damaging the circuit connected to the rear end of the SMPS has a photo diode and a photo transistor coupled to the stabilization circuit 18 so that the SMPS When the positive (+) output voltage V o becomes an overvoltage higher than or equal to the reference voltage, the photo transistor connected to the SMPS control IC 15 transfers the overvoltage detection signal to the SMPS control IC 15 as the photodiode is turned on. .
한편, 상기 SMPS 제어 IC(15)의 작용을 제2도를 참조하여 상술하면 다음과 같다.Meanwhile, the operation of the SMPS control IC 15 will be described in detail with reference to FIG. 2 as follows.
공급 전압(Vcc)이 기동 전압에 이르게 되면 발진기(31)에서는 CT단자와 접지 사이에 접속된 캐패시터(C T )의 충전 및 방전에 의해 삼각파를 발생시키고 펄스 폭 변조(PWM)를 위해 PWM 비교기(C5)에 인가한다. 4개의 전압, 즉, 발진기(31)의 출력 전압, CS단자 전압과 에러 증폭기(C4)의 출력 전압 및 PWM 비교기(C5)의 출력 펄스 폭이 특정한 듀티 사이클(duty cycle) 이상이 되지 않도록 하는 DT전압을 입력받아 PWM비교기(C5)는 CS 단자 전압과 에러 증폭기(C4)의 출력 전압 및 DT전압중 최저 전압과 발진기(31)의 출력 전압을 비교하여 발진기(31)의 출력보다 이 최저 전압이 낮은 동안은 PWM 비교기(C5)의 출력은 하이(HIGH) 상태가 되고, 발진기(31)의 출력보다 이 최저 전압이 높은 동안은 PWM비교기(C5)의 출력은 로우(LOW) 상태가 되어 펄스 폭 변조(PWM) 신호를 출력부(50)로 출력한다.When the supply voltage V cc reaches the starting voltage, the oscillator 31 generates a triangular wave by charging and discharging the capacitor C T connected between the CT terminal and the ground, and a PWM comparator for pulse width modulation (PWM). It is applied to (C5). The four voltages, i.e., the output voltage of the oscillator 31, the CS terminal voltage and the output voltage of the error amplifier C4, and the output pulse width of the PWM comparator C5 do not exceed a specific duty cycle. After receiving the voltage, the PWM comparator C5 compares the CS terminal voltage with the lowest voltage among the output voltage and the DT voltage of the error amplifier C4 and the output voltage of the oscillator 31, and the lowest voltage is higher than the output of the oscillator 31. While low, the output of the PWM comparator C5 is in a high state, while the output of the PWM comparator C5 is in a low state while the minimum voltage is higher than the output of the oscillator 31, resulting in a pulse width. The modulation (PWM) signal is output to the output unit 50.
한편, CS단자는 PWM 비교기(C5)의 (＋)입력에 접속되고, 공급 전원(Vcc)이 기동 전압에 이르게 되면, CS단자와 접지 사이에 접속된 캐패시터(Cs)가 정전류 전원(32)에 의해 충전되어 CS단자 전압이 상승하게 된다.On the other hand, the CS terminal is connected to the (+) input of the PWM comparator C5, and when the supply power supply V cc reaches the starting voltage, the capacitor C s connected between the CS terminal and the ground becomes the constant current power supply 32. Is charged to increase the CS terminal voltage.
이에 따라, CS단자 전압은 초기의 일정 전압 사이에서, PWM비교기(C5)가 소프트스타트(soft start)를 하도록 하게 하고, 정상 동작을 하게 되는 전압에 이르게 되면 SMPS제어 IC(15)에 내장된 제너 다이오드(Zn)에 의해 일정한 전압으로 클램프(clamp)된다.Accordingly, the CS terminal voltage causes the PWM comparator C5 to soft start between the initial constant voltages, and when the voltage reaches the voltage at which the normal operation is performed, the Zener built in the SMPS control IC 15 It is clamped to a constant voltage by the diode Z n .
만일 과부하, 회로의 단락 등의 원인에 의해 SMPS의 출력 전압이 떨어지는 경우가 발생하면, 비교기(C3)의 출력이 로우 상태가 되어 정상 상태에서 온 상태를 유지하던 트랜지스터(TR1)가 오프되고, 이와 동시에 정전압 전원(23)이 다시 캐패시터(C s )를 충전함에 따라 CS단자 전압은 상승하게되어 CS단자 전압이 비교기(C2)의 기준전압(Vref2)보다 커짐에 따라 비교기(C2)의 출력이 하이 상태로 된다.If the output voltage of the SMPS drops due to an overload or short circuit, the output of the comparator C3 goes low to turn off the transistor TR1 that was kept in a steady state. At the same time, as the constant voltage power supply 23 charges the capacitor C s again, the CS terminal voltage increases, and as the CS terminal voltage becomes larger than the reference voltage V ref2 of the comparator C2, the output of the comparator C2 is increased. It goes high.
이에 따라, 오아 게이트(21)의 출력이 하이 상태가 되면, 바이어스 차단 회로(21)가 온 되어 SMPS 제어 IC(15)의 각 회로가 셧다운(shut down)됨으로써 출력 단자(OUT)의 출력이 로우 상태 된다.As a result, when the output of the OR gate 21 becomes high, the bias blocking circuit 21 is turned on to shut down each circuit of the SMPS control IC 15 so that the output of the output terminal OUT is low. It becomes state.
한편, 비교기(C1)는 CS단자 전압이 기준 전압(Vref1)보다 작게 되면, 출력이 하이가 되어 바이어스 차단부(20)를 온시킴으로써 SMPS 제어 IC(15)가 일정 전압 이하에서 오동작 하는 것을 방지한다.On the other hand, the comparator C1 prevents the SMPS control IC 15 from malfunctioning below a certain voltage by turning on the bias blocking unit 20 when the CS terminal voltage is lower than the reference voltage V ref1 . do.
하위 전압 폐쇄(undef voltage lock out) 회로(40)는 SMPS 제어 IC(15)의 공급 전압(V cc )이 기준 전압 이하가 되면, 하이 상태의 출력으로 바이어스 차단부(20)를 온시킴에 따라 SMPS 제어 IC(15) 출력 단자(OUT)의 출력이 로우 상태가 됨으로써 파워 트랜지스터(14)를 오프시킨다.When the supply voltage V cc of the SMPS control IC 15 is lower than or equal to the reference voltage, the lower voltage lock out circuit 40 turns on the bias blocking unit 20 to the high state output. The output of the output terminal OUT of the SMPS control IC 15 goes low to turn off the power transistor 14.
RS 플립 플롭(61)은 PWM 비교기(C5)와 OCP 비교기(C6)의 출력을 입력받아 출력을 노아 게이트(51)에 입력시키고, RS 플립 플롭(61)의 세트 입력 단자(S)에 출력을 인가하는 OCP 비교기(C6)가 입력단자(IS)의 입력 전압에 의해 파워 트랜지스터(14)의 과전류를 검출하였을 경우, RS 플립 플롭(61)의 출력 단자(Q)는 하이 상태를 출력한다.The RS flip flop 61 receives the outputs of the PWM comparator C5 and the OCP comparator C6 and inputs the output to the NOR gate 51, and outputs the output to the set input terminal S of the RS flip flop 61. When the applied OCP comparator C6 detects the overcurrent of the power transistor 14 by the input voltage of the input terminal IS, the output terminal Q of the RS flip-flop 61 outputs a high state.
따라서 OCP 비교기(C6)가 파워 트랜지스터(14)의 과전압을 검출할 경우, OCP 비교기(C6)의 하이 상태의 출력이 RS 플립 플롭(61)과 노아 게이트(51) 및 토템 폴(totem-pole)로 구성된 트랜지스터들(TR2, TR3, TR4, TR5)를 거쳐 출력 단자(OUT)의 출력을 로우 상태로 되게 함으로써 파워 트랜지스터(14)를 오프시키고, 한 사이클 이후에는 PWM비교기(C5)의 하이 상태의 출력이 RS 플립 플롭(61)과 노아 게이트(51) 및 토템 폴(totem-pole)로 구성된 트랜지스터들(TR2, TR3, TR4, TR5)를 거쳐 출력 단자(OUT)의 출력을 하이 상태로 되게 함으로써 파워 트랜지스터(14)를 온시킨다. 이와 같은 동작의 반복에 의해 파워 트랜지스터(14)가 과전류로 부터 보호된다.Therefore, when the OCP comparator C6 detects the overvoltage of the power transistor 14, the output of the high state of the OCP comparator C6 is the RS flip-flop 61, the noah gate 51, and the totem-pole. The power transistor 14 is turned off by turning the output of the output terminal OUT low through the transistors TR2, TR3, TR4, and TR5 constituted by the transistors, and after one cycle, the high state of the PWM comparator C5 By making the output of the output terminal OUT high through the transistors TR2, TR3, TR4, TR5 consisting of an RS flip flop 61, a noah gate 51 and a totem-pole. The power transistor 14 is turned on. By repeating this operation, the power transistor 14 is protected from overcurrent.
그러나, 전압 안정화를 위한 비교기들(C1, C2, C3, C5, C6)과 에러 증폭기(C4) 및 포토 결합기가 개방 또는 오프되어 SMPS의 궤환 루프에 이상이 발생할 경우, SMPS 제어 IC(15)의 듀티(duty)가 조정이 되지 않고, 어느 특정한 값으로 고정되어 SMPS 출력전압이 상승함으로써 SMPS의 부품이 과전압에 의해 파손된다.However, when the comparators C1, C2, C3, C5, and C6 for voltage stabilization, the error amplifier C4, and the photo coupler are opened or turned off, and an error occurs in the feedback loop of the SMPS, the SMPS control IC 15 The duty is not adjusted and is fixed to a certain value so that the SMPS output voltage rises, causing the parts of the SMPS to be damaged by overvoltage.
이러한 문제점을 해결하기 위해 종래의 SMPS는 궤환 회로의 이상이 발생할 시에 SMPS 제어 IC를 보호하기 위한 상위 전압 폐쇄 회로(upper voltage lock out)를 채택하여 사용하고 있다.In order to solve this problem, the conventional SMPS adopts an upper voltage lock out to protect the SMPS control IC when an error occurs in the feedback circuit.
제4도는 일반적인 SMPS SMPS 제어 IC에 접속된 상이 전압 폐쇄 회로의 상세도이다.4 is a detailed view of a different voltage closing circuit connected to a general SMPS SMPS control IC.
제4도는 상위 전압 폐쇄 회로(150)가 SMPS 제어 IC(15)의V cc 단자와 CS단자사이에 설치된 것을 제외하면, 제1도의 구성과 동일한 구성으로 이루어져 있다.FIG. 4 has the same configuration as that of FIG. 1 except that the upper voltage closing circuit 150 is provided between the V cc terminal and the CS terminal of the SMPS control IC 15.
여기서, 상위 전압 폐쇄 회로(150)은 SMPS 제어 IC의V cc 단자와 CS단자사이에 저항(R p )과 제너 다이오드(ZD1)가 직렬로 연결된 구성을 갖고 있다.Here, the upper voltage closing circuit 150 has a configuration in which a resistor R p and a zener diode ZD1 are connected in series between the V cc terminal and the CS terminal of the SMPS control IC.
이와 같이 구성되는 상위 전압 폐쇄 회로(150)의 작용을 제5A∼5C도를 참조하여 설명하면 다음과 같다.The operation of the upper voltage closing circuit 150 configured as described above will be described with reference to FIGS. 5A to 5C.
SMPS의 궤환 회로의 이상에 의해 SMPS 제어 IC(15)의 공급전압(V cc )이 높아지면, 제5A도에 도시한 바와 같이, CS단자 전압이 상승하게 되고, 제5B도에서 처럼, 제너 전압이 되는 시간 t1에서 제너 다이오드(ZD1)가 온됨에 따라 캐패시터(C s )의 전압이 계속 상승하게 되어, 제5C도에서 살펴볼 수 있듯이, 캐패시터(Cs)의 전압이 제2도의 비교기(C2)의 기준 전압(Vref2)보다 커지는 시간 t2에서 SMPS 제어 IC(15)의 바이어스 차단부(20)가 온되어 SMPS 제어 IC(15)가 더이상 동작하지 않게 됨으로써 SMPS 제어 IC(15)가 궤환 회로의 오동작으로 인한 파손으로부터 보호된다.As shown in the supply voltage (V cc) is, the 5A also becomes higher in the SMPS control IC (15) by at least the feedback circuit of the SMPS, the CS terminal voltage is elevated, as the 5B also in Zener voltage As the zener diode ZD1 is turned on at the time t 1 , the voltage of the capacitor C s continues to rise. As can be seen in FIG. 5C, the voltage of the capacitor C s is the comparator C2 of FIG. 2. The SMPS control IC 15 is fed back when the bias breaker 20 of the SMPS control IC 15 is turned on at a time t 2 greater than the reference voltage V ref2 ). It is protected from damage due to malfunction of the circuit.
하지만, 이와 같은 종래의 기술에 의한 SMPS는 궤환 회로 이상이 발생했을 경우, 바이어스 차단부(20)를 온시킴으로써 SMPS 제어 IC(15)를 보호할 수 있으나, 셧다운 모드(shutdown mode)로 동작하기 때문에, 궤환 회로의 부품의 개방 및 단락을 제거하였을 때, SMPS가 자기 기동을 하지 못하고, SMPS를 재동작시키기 위해서는 전원 플러그를 빼고, 제4도의 캐패시터(C s )에 충전된 전하가 방전되기까지 기다려야만 한다. 캐패시터(C s )에는 별도의 방전 저항이 없기 때문에 방전시까지는 1분 이상의 시간이 소모되거나, 인위적으로 캐패시터(Cs)를 단락시켜 방전시켜야 하는 부가적인 조치가 필요하며, 자기 기동이 불가능하기 때문에 SMPS의 효율이 저하되는 문제점이 있었다.However, the SMPS according to the related art can protect the SMPS control IC 15 by turning on the bias breaker 20 when a feedback circuit abnormality occurs, but because the SMPS operates in a shutdown mode. When the parts of the feedback circuit are removed and the short circuit is removed, the SMPS fails to self-start, and in order to reactivate the SMPS, the power plug must be disconnected and wait for the charge charged in the capacitor C s of FIG. 4 to discharge. Should be. Since capacitor ( C s ) does not have a separate discharge resistance, it takes more than 1 minute to discharge, or additional measures to artificially short-circuit capacitor (C s ) are necessary. There was a problem that the efficiency of the SMPS is lowered.
또한, SMPS 기동시 제4도의 저항(R g )과 캐패시터(C 2) 사이의 접점에 제너 다이오드(ZD1)와 저항(R p ) 및 캐패시터(C s )가 연결되어 시정수가 커지기 때문에 SMPS 제어 IC(15)의 공급 전압(V cc )의 상승 시간이 길어져 기동 시간이 길어진다는 단점이 있으며, SMPS에 입력 직류 전압(V i )이 특정한 전압 이하인 경우는 SMPS가 기동이 안되는 문제점이 있었다.In addition, since the time constant is increased by connecting the zener diode ZD1 and the resistor R p and the capacitor C s to the contact between the resistor R g and the capacitor C 2 of FIG. The rise time of the supply voltage ( V cc ) of the (15) has a disadvantage that the start time is long, there is a problem that the SMPS is not started when the input DC voltage ( V i ) in the SMPS is below a specific voltage.
따라서 본 고안의 목적은 이와 같은 문제점을 해결하기 위하여 SMPS에 궤환 루프에 이상이 발생했을 경우에, 2차 측에 과전압이 발생하는 것을 방지하고 궤환 회로의 부품에서 단락 및 개방을 제거하였을 때, SMPS가 자기 기동을 할 수 있도록 하여 SMPS의 효율을 극대화시키며, SMPS의 기동 시간에 영향을 주지 않는 SMPS 제어 IC의 상위 전압 폐쇄 회로를 제공하는데 있다.Therefore, the purpose of the present invention is to solve the above problems, in case an error occurs in the feedback loop in the SMPS, when the secondary voltage is prevented from occurring and the short circuit and the opening are removed from the components of the feedback circuit. To maximize the efficiency of the SMPS by enabling the self-start, and to provide a higher voltage closing circuit of the SMPS control IC does not affect the startup time of the SMPS.
이와 같은 목적을 달성하기 위한 본 고안에 따른 SMPS 제어 IC의 상위 전압 폐쇄회로는 분배 저항들에 의해 SMPS 제어 IC의 공급 전압을 분배하여 설정한 상위 전압과 기준 전압을 비교하여 과전압을 검출함으로써 SMPS 제어 IC를 보호하고 충방전 단속부의 온/오프에 의해 SMPS가 자기 기동을 할 수 있게 하면서 동시에 기동 시간에 영향을 주지 않는 것을 특징으로 한다.The upper voltage closed circuit of the SMPS control IC according to the present invention for achieving the above object is SMPS control by detecting the overvoltage by comparing the reference voltage and the upper voltage set by dividing the supply voltage of the SMPS control IC by the distribution resistors. It protects the IC and enables the SMPS to self-start by turning on / off the charge / discharge intermitter, while not affecting the start time.
이하, 본 고안에 의한 SMPS 제어 IC의 상위 전압 폐쇄 회로를 첨부된 도면을 참조하여 설명하기로 한다. 종래의 부분과 동일한 부분에는 동일한 부호를 부여한다.Hereinafter, the upper voltage closing circuit of the SMPS control IC according to the present invention will be described with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part same as a conventional part.
제6도는 종래 기술에 따른 SMPS 제어 IC에 본 고안의 상위 전압 폐쇄 회로를 포함시킨 회로도이며, 제7도는 제6도의 상위 전압 폐쇄 회로의 상세도이다.FIG. 6 is a circuit diagram in which the upper voltage closed circuit of the present invention is included in the SMPS control IC according to the prior art, and FIG. 7 is a detailed view of the upper voltage closed circuit of FIG.
본 고안의 상위 전압 폐쇄 회로(200)는 출력단자(V A )가 노아 게이트(51)의 일측 입력 단자에 접속되고, 입력단자(V B )가 SMPS 제어 IC(15)의 공급 전압(V cc )에 접속된다.In the high voltage closing circuit 200 of the present invention, the output terminal V A is connected to one input terminal of the NOR gate 51, and the input terminal V B is a supply voltage V cc of the SMPS control IC 15. ) Is connected.
여기서, 상위 전압 폐쇄 회로(200)는 제7도에 도시된 바와 같이, SMPS 제어 IC(15)의 공급전압(V cc )을 이용하여 상위 전압(V u )을 설정하는 상위 전압 설정부(210)와, 이 상위 전압(V u )과 기준 전압(V ref )을 입력받아 과전압을 검출하는 과전압 검출부(220)와, 그 과전압 검출부(220)의 출력단자(V A )의 전압에 의해 제어되는 제1도의 캐패시터(C 2)에 충전된 전하를 충방전시키는 스위치 역할을 하는 충방전 단속부(230)로 구성된다.Here, the upper voltage closing circuit 200, as shown in FIG. 7, sets the upper voltage setting unit 210 to set the upper voltage V u using the supply voltage V cc of the SMPS control IC 15. ) And an overvoltage detector 220 that detects the overvoltage by receiving the upper voltage V u and the reference voltage V ref , and is controlled by the voltage of the output terminal V A of the overvoltage detector 220. It is composed of a charge and discharge intermittent 230 to serve as a switch for charging and discharging the charge charged in the capacitor ( C 2 ) of FIG.
여기서, 상위 전압 설정부(210)는 SMPS 제어 IC(15)의 공급전압(V cc )을 분배하는 제1분배 저항(101) 및 제2분배 저항(102)으로 구성되어 있고, 과전압 검출부(220)는 상기 상위 전압(V u )과 기준 전압(V ref )를 비교하여 과전압 여부를 검출하는 비교기(221)로 이루어져 있으며, 충방전 단속부(230)는 저항들(R A ), (R e )과 트랜지스터(231)로 구성되어 있다.Here, the upper voltage setting unit 210 is composed of a first distribution resistor 101 and a second distribution resistor 102 for distributing the supply voltage V cc of the SMPS control IC 15, and the overvoltage detection unit 220. ) Is composed of a comparator 221 comparing the upper voltage ( V u ) and the reference voltage ( V ref ) to detect whether there is an overvoltage, and the charge / discharge intermitter 230 includes resistors R A , ( R e ) And a transistor 231.
이와 같이 구성된 본 고안 SMPS 제어 IC의 상위 전압 폐쇄 회로의 작용을 제8도를 참조하여 설명하면 다음과 같다.The operation of the upper voltage closing circuit of the inventive SMPS control IC configured as described above will be described with reference to FIG.
먼저, 궤환 루프에 이상이 발생하면 SMPS 제어 IC(15)의 공급 전압(V cc )이 증가하면, 이 공급 전압(V cc )이 제1분배 저항(211) 및 제2분배 저항(212)에 의해 분배되어 상위 전압이 설정되고, 비교기(221)는 이 상위 전압과 기준전압(V ref )을 비교하여 과전압의 여부를 검출한다.First, when an error occurs in the feedback loop, when the supply voltage V cc of the SMPS control IC 15 increases, the supply voltage V cc is applied to the first distribution resistor 211 and the second distribution resistor 212. The upper voltage is set and the comparator 221 compares the higher voltage with the reference voltage V ref to detect whether there is an overvoltage.
제8도에 도시한 바와 같이, 시간 t1에서 본 고안의 상위 전압 폐쇄 회로(200)의 상위 전압이 기준 전압(V ref )보다 커져 과전압이 검출되면, 비교기(221)의 출력 단자(V A )의 전압이 하이 상태로 되어 트랜지스터(231)가 턴온(turn-on)됨으로써 제7도의 캐패시터(C 2)에 충전된 전하가 트랜지스터(231)를 통하여 캐패시터(C 2)와 저항(R e )에 의해 결정되는 시정수(time constant)를 가지고 방전하게 된다. 이 캐패시터(C 2)가 방전됨에 따라 SMPS 제어 IC(15)의 공급 전압(V cc )은 급격히 감소하게 되어 t2시간에서 비교기(221)의 출력단자(V A )의 전압이 로우 상태로 됨에 따라 트랜지스터(231)가 턴오프(turn-off)됨으로써 캐패시터(C 2)의 방전 경로가 차단된다. 이 경우, 과전압이 계속적으로 인가되면, 트랜지스터(231)가 오프되어 있는 동안에 캐패시터(C 2)는 기준 전압(V ref ) 이상으로 재충전되기 때문에 비교기(221)의 출력 단자(V A )의 전압이 다시 하이 상태로 되어 트랜지스터(231)가 턴온됨으로써 캐패시터(C 2)에 충전된 전하가 트랜지스터(231)를 통하여 방전됨에 따라 SMPS 제어 IC(15)의 공급전압(V cc )이 급격히 감소하게 되어 비교기(221)의 출력단자(V A )의 전압이 다시 로우 상태로 되기 때문에 트랜지스터(231)가 턴오프된다.As shown in FIG. 8, when the upper voltage of the upper voltage closing circuit 200 of the present invention becomes larger than the reference voltage V ref at time t 1 and an overvoltage is detected, the output terminal V A of the comparator 221 is detected. ) Is turned high and the transistor 231 is turned on so that the charge charged in the capacitor C 2 of FIG. 7 is transferred through the transistor 231 to the capacitor C 2 and the resistor R e . It discharges with a time constant determined by. As the capacitor C 2 is discharged, the supply voltage V cc of the SMPS control IC 15 rapidly decreases, and the voltage of the output terminal V A of the comparator 221 becomes low at t 2 time. Accordingly, the transistor 231 is turned off, so that the discharge path of the capacitor C 2 is blocked. In this case, if the overvoltage is continuously applied, the voltage of the output terminal V A of the comparator 221 is increased because the capacitor C 2 is recharged above the reference voltage V ref while the transistor 231 is turned off. As the transistor 231 is turned on again and the charge charged in the capacitor C 2 is discharged through the transistor 231, the supply voltage V cc of the SMPS control IC 15 is rapidly decreased, thereby making the comparator Since the voltage at the output terminal V A of 221 becomes low again, the transistor 231 is turned off.
결국, 캐패시터(C 2)와 저항(R e )의 시정수에 의해 결정되는 시구간을 가지고 비교기(221)의 출력 단자(V A )의 전압이 하이 상태와 로우 상태를 반복하게 됨과 동시에 트랜지스터(231)도 이와 일치되어 턴온 및 턴오프 동작을 반복하게 된다. 이때, 캐패시터(C 2)와 저항(R e )의 시정수를 적절하게 조절하면, 과전압 인가시, SMPS 제어 IC(15)의 공 급 전압(V cc )은 기준전압(V ref )을 중심으로 하여 상하로 소폭 가변되면서 거의 일정한 가변폭을 유지하게 됨으로써 SMPS 제어 IC(15)를 과전압으로 인한 파손으로부터 용이하게 보호할 수 있게 된다.As a result, the voltage of the output terminal V A of the comparator 221 repeats the high state and the low state with the time period determined by the time constant of the capacitor C 2 and the resistor R e , and at the same time, the transistor ( 231 also matches and repeats the turn on and turn off operations. At this time, if the time constants of the capacitor C 2 and the resistor R e are appropriately adjusted, when the over voltage is applied, the supply voltage V cc of the SMPS control IC 15 is centered on the reference voltage V ref . As a result, the SMPS control IC 15 can be easily protected from damage due to overvoltage by maintaining a substantially constant variable width while slightly changing up and down.
특히, SMPS 제어 IC(15)의 공급 전압(V cc )이 인가되는 노드(node)의 전압을 이와 같이 기준 전압(V ref )을 중심으로 하여 상하로 소폭 가변되면서 거의 일정한 가변폭을 유지하도록 조절되기 때문에 SMPS 제어 IC(15)를 과전압으로부터 보호할 수 있음은 물론이거니와 과전압 인가 시, SMPS의 전체적인 동작 전압을 기준 전압(V ref )을 중심으로 안정화시킬 수 있는 부수적인 효과가 있으며, SMPS 제어 IC(15)를 포함한 주변회로를 과전압에 의한 파손으로부터 보호할 수 있는 이점이 있다. 이를 위해서는 과전압이 인가될 시에도 파손되지 않고 동작할 수 있도록 캐패시터(C 2)를 포함하여 본 고안에 사용되는 회로 부품의 정격을 충분히 여유가 있는 제품으로 선정하는 것이 바람직하다.In particular, the voltage of a node to which the supply voltage V cc of the SMPS control IC 15 is applied is adjusted to maintain a substantially constant width while being slightly changed up and down centering on the reference voltage V ref . In addition, the SMPS control IC 15 can be protected from overvoltage, and in addition, when the overvoltage is applied, there is a side effect of stabilizing the overall operating voltage of the SMPS around the reference voltage V ref . There is an advantage that the peripheral circuit including the (15) can be protected from damage due to overvoltage. To this end, it is preferable to select a product having a sufficient margin of the circuit components used in the present invention, including a capacitor ( C 2 ) so that it can operate without being damaged even when an overvoltage is applied.
이상에서 상세히 설명한 바와 같이, SMPS 제어 IC(15)의 공급 전압(V cc )을 이용하여 상위 전압(V u )을 설정하는 상위 전압 설정부(21)와 과전압을 검출하는 과전압 검출부(220) 및 캐패시터(C 2)에 충전된 전하를 충방전시키는 스위치 역할을 하는 충방전 단속부(230)로 이루어진 상위 전압 폐쇄 회로(200)를 종래의 SMPS에 포함시켜 구성한 본 고안에 의한 SMPS 제어 IC(15)의 공급 전압을 분배하여 설정한 상위 전압과 기준 전압(V ref )을 비교하여 과전압을 검출함으로써 SMPS 제어 IC(15)를 보호하고, 종래의 SMPS 제어 IC(15)가 셧다운 모드(shutdown mode)로 동작하기 때문에, 궤환 회로의 부품의 개방 및 단락을 제거하였을 때, 자기 기동을 하지 못하는 반면, 본 고안의 상위 전압 폐쇄 회로(200)를 구비한 SMPS는 충방전 단속부(230)의 온/오프에 의해 자기 기동이 가능하기 때문에 SMPS의 제조시 생산 효율을 극대화 할 수 있으며, 종래의 SMPS 제어 IC(15)의 상위 전압 폐쇄 회로(150)는 시정수에 영향을 주어 SMPS 제어 IC(15)의 공급 전압(V cc )의 상승 시간이 길어져 가동 시간이 길어지는 단점을 갖고 있는 반면, 본 고안에 의한 SMPS 제어 IC(15)의 상위 전압 폐쇄 회로(200)는 기동 시간에 전혀 영향을 주지 않아 SMPS의 성능을 향상시킬 수 있다.As described above in detail, the upper voltage setting unit 21 for setting the upper voltage V u using the supply voltage V cc of the SMPS control IC 15, the overvoltage detection unit 220 for detecting the overvoltage, and The SMPS control IC 15 according to the present invention includes an upper voltage closed circuit 200 including a charge / discharge interrupter 230 serving as a switch for charging / discharging charges charged in a capacitor C 2 in a conventional SMPS. The SMPS control IC 15 is protected by comparing an upper voltage set by dividing a supply voltage of the reference voltage with a reference voltage ( V ref ) to detect an overvoltage, and the conventional SMPS control IC 15 is in a shutdown mode. In this case, when the opening and short circuit of the feedback circuit are removed, the self-start is not possible, while the SMPS having the upper voltage closing circuit 200 according to the present invention has the ON / OFF of the charge / discharge intermitter 230. Because self-start is possible by off In the production of the SMPS to maximize the production efficiency, the upper voltage closed circuit 150 of the conventional SMPS control IC 15 affects the time constant of the supply voltage ( V cc ) of the SMPS control IC 15 While the rise time is long and the operation time is long, the upper voltage closed circuit 200 of the SMPS control IC 15 according to the present invention does not affect the startup time at all, thereby improving the performance of the SMPS. .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960001697U KR200141318Y1 (en) | 1996-02-05 | 1996-02-05 | Upper voltage lock out circuit for control i.c. of s.m.p.s. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960001697U KR200141318Y1 (en) | 1996-02-05 | 1996-02-05 | Upper voltage lock out circuit for control i.c. of s.m.p.s. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052951U KR970052951U (en) | 1997-09-08 |
| KR200141318Y1 true KR200141318Y1 (en) | 1999-05-15 |
Family
ID=19450130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960001697U KR200141318Y1 (en) | 1996-02-05 | 1996-02-05 | Upper voltage lock out circuit for control i.c. of s.m.p.s. |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200141318Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210112011A (en) * | 2020-03-04 | 2021-09-14 | 엘에스일렉트릭(주) | Switching mode power supply |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108075658B (en) * | 2017-12-28 | 2023-10-27 | 航天长峰朝阳电源有限公司 | On-line pulse voltage locking type control power supply module |
-
1996
- 1996-02-05 KR KR2019960001697U patent/KR200141318Y1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210112011A (en) * | 2020-03-04 | 2021-09-14 | 엘에스일렉트릭(주) | Switching mode power supply |
| KR102334524B1 (en) | 2020-03-04 | 2021-12-02 | 엘에스일렉트릭(주) | Switching mode power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052951U (en) | 1997-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6906934B2 (en) | Integrated start-up circuit with reduced power consumption | |
| US6597221B2 (en) | Power converter circuit and method for controlling | |
| US9048742B2 (en) | Systems and methods for adjusting current consumption of control chips to reduce standby power consumption of power converters | |
| US7592790B2 (en) | Start-up circuit with feedforward compensation for power converters | |
| US6208538B1 (en) | PWM control apparatus | |
| US4447841A (en) | Overcurrent protection circuit for a multiple output switching power supply and method therefor | |
| KR100574252B1 (en) | Switch-mode power supply with over-current protection | |
| US10312816B1 (en) | Primary controller of switching power supply and switching power supply | |
| US6385060B1 (en) | Switching power supply with reduced energy transfer during a fault condition | |
| US11025155B2 (en) | Power supply control device for setting minimum on width of output switch | |
| JP3381769B2 (en) | Self-oscillation type switching power supply | |
| US6392906B2 (en) | Circuit and method for a pulse width modulated | |
| KR200141318Y1 (en) | Upper voltage lock out circuit for control i.c. of s.m.p.s. | |
| US4916569A (en) | Short circuit protection for switch mode power supply | |
| US20020044790A1 (en) | High voltage generating circuit for a toner system printer | |
| CN114649932A (en) | X capacitor control and start multiplexing circuit, switching power supply controller and switching power supply | |
| US5712775A (en) | Startup protecting for a switch mode power supply | |
| EP0824781B1 (en) | Power-supply circuit | |
| JP4635555B2 (en) | Switching power supply control circuit | |
| KR19990000538A (en) | Inrush Current Limiting Circuit | |
| KR19980012981U (en) | SMPS to control power supply by controlling PWM IC of SMPS | |
| JP2003134809A (en) | Switching power circuit | |
| CN112886837A (en) | Switching power supply and control chip thereof | |
| JPH1080145A (en) | Resonance-type power conversion apparatus | |
| JPH09238474A (en) | Power supply equipment, discharge lamp lighting equipment, and luminaire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20041129 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |