KR20010110572A - 두가지 ＱｏＳ 클래스를 지원하는 준 공유 버퍼방식멀티캐스트 ＡＴＭ 스위치소자 구조 - Google Patents

Abstract

본 발명은 두가지 QoS(quality of service) 클래스를 지원하는 준 공유 버퍼 방식 멀티캐스트 ATM 스위치 구조에 관한 것이다.

본 발명에서는 버퍼들을 두개의 그룹으로 나누어 하나의 버퍼 그룹에는 실시간 트래픽 클래스에 속하는 셀을 저장하고, 나머지 하나의 버퍼 그룹에는 비실시간 트래픽 클래스에 속하는 셀을 저장한 후에, 두가지 클래스 셀들의 스위칭 순서를 적절히 조절하여 각 클래스에서 요구하는 QoS를 지원하기가 용이하도록 하고, 스위치 소자내에 입력 셀이 실시간 트래픽인지 비실시간 트래픽인지를 구분하는 선택기를 두어 입력 셀의 클래스에 따라 분리하여 두개의 버퍼 그룹에 저장하고 이를 관리하고 스위칭을 하는 것으로서, 트래픽 특성이 상반되는 두가지 트래픽을 분리하여 관리함으로써 실시간 트래픽에 대해서는 지연시간을 줄이고 비실시간 트래픽에 대해서는 셀 손실을 줄여서 스위치의 성능을 개선하기 위한 구조가 제시된다.

Description

두가지 ＱｏＳ 클래스를 지원하는 준 공유 버퍼방식 멀티캐스트 ＡＴＭ 스위치소자 구조{Quasi-Shared Buffering Type Multicast ATM Switch Module Architecture with Two QoS Classes}

본 발명은 두가지 QoS(quality of service) 클래스를 지원하는 준 공유 버퍼 방식 멀티캐스트 ATM 스위치 구조에 관한 것으로서, 보다 상세하게는 실시간 트래픽을 처리하기 위한 버퍼그룹과 비실시간 트래픽을 처리하기 위한 버퍼그룹의 두가지 다른 버퍼그룹을 두고, 이들 이종의 트래픽을 개별적으로 관리하고 스위칭함으로써 각각의 트래픽이 요구하는 QoS를 만족시킬 수 있도록 하는 준 공유 버퍼방식 멀티캐스트 ATM 스위치 소자의 구조에 관한 것이다.

종래의 준 공유 버퍼방식 멀티캐스트 ATM 스위치 소자는 입력되는 모든 셀들의 클래스를 구분하지 않고, 셀이 스위치 소자내로 입력된 순서에 의해 결정되는 우선순위 정보만을 이용하여 셀을 스위칭하고 출력한다.

도 1은 종래의 준 공유 버퍼방식의 N×M 멀티캐스트 ATM 스위치 소자의 구성도이다.

상기 종래의 준 공유 버퍼방식 멀티캐스트 스위치 소자는 입력 셀들을 분배하는 분배기(1), 입력 셀이 저장되는 L개의 버퍼들(2), 버퍼에 저장된 셀들의 출력 순서를 결정하기 위한 제어정보와 출력 스위치를 제어하기 위한 제어신호를 저장하는 제어 레지스터(3), 상기 제어정보를 이용하여 제어신호를 만드는 중재기(4)와 버퍼에 저장된 셀들을 해당 출력포트로 보내주는 출력 스위치(5)로 구성된다.

상기 출력 스위치는 중재기에서 만들어진 제어신호를 이용하여 셀을 해당 출력 포트들로 스위칭한다.

상기 종래의 준 공유 버퍼방식 스위치 소자에서 각 부분의 동작은 다음과 같다. 입력 셀들은 분배기(1)에 의해 라운드 로빈(round-robin)형식으로 L개의 버퍼(2)에 저장된다. 이때 셀들은 상위 입력 포트의 셀부터 하나씩 각 버퍼(2)로 분배되어 진다. 각 버퍼(2)에 보내진 셀들은 출력되기 전까지 버퍼(2)에 저장된다. 각 버퍼의 HOL(head of line)셀들의 제어정보인 타임 스탬프 값과 목적지 출력포트 정보가 제어 레지스터(3)에 보내지고, 이 정보들을 이용하여 중재기(4)는 제어신호를 만들어 제어 레지스터(3)로 다시 보낸다. 제어 레지스터(3)의 제어신호를 이용하여 출력 스위치(5)를 제어하여 각 셀들이 목적지 출력포트로 스위칭된다.

종래 스위치 소자의 세부 동작을 셀의 입력과정과 출력과정으로 나누어 상술한다.

도 2는 셀의 입력과정을 설명하기 위한 것이다.

분배기(11)는 입력포트로부터의 입력 셀이 버퍼 #0부터 버퍼 #L-1까지 순차적으로 하나씩 저장되게 하고, 그 후에는 다시 버퍼 #0부터 하나씩 저장되도록 라운드 로빈 형태로 셀을 분배한다. 도 2에서 버퍼(12) 내에 표기된 숫자는 셀의 저장순서를 나타낸 것이다. 이렇게 동작시키기 위해서 분배기는 입력포트의 셀들을 버퍼 포인터(13)가 가리키는 버퍼(12)부터 하나씩 셀을 할당받도록 분배해 준다. 즉 N개의 입력포트로 k개의 셀이 입력될 때, 버퍼 포인터(13)가 가리키는 버퍼부터 차례로 k개의 버퍼에 셀을 보낸다. 도 2의 예에서는 3개의 입력 셀을 버퍼 포인터가 가리키는 버퍼 #L-2부터 버퍼 #0까지 3개의 버퍼에 저장하도록 분배한다.

도 3은 종래 스위치 소자에서의 셀 출력과정을 설명하기 위한 것이다.

각 버퍼(21)의 HOL 셀들의 우선순위를 비교하여 가장 높은 우선순위의 HOL 셀부터 출력포트를 할당하므로, 우선순위와 목적지 출력포트 정보만을 이용하여 셀들을 출력한다. 각 HOL 셀의 "(우선순위, 출력포트)정보"는 셀의 우선순위와 목적지 출력포트를 나타낸다. 우선순위 정보의 예로서 타임 스탬프를 이용하는 경우에는, 그 값이 낮을수록 높은 우선순위를 나타낸다. 즉, 스위치 소자에 입력된지 오래된 셀부터 우선적으로 출력시킴으로써 버퍼 공유효과를 얻는 것이다. 목적지 출력포트 정보는 M비트의 이진수로 표현되는데, M개의 출력포트 중에 출력해야 하는 포트에 해당하는 비트가 1로 표시되어 있다. 이 때, LSB(least significant bit)가 출력포트 #0을, MSB(most significant bit)가 출력포트 #M-1을 의미한다. 이런 목적지 출력포트 정보는 스위치 소자로 셀이 입력되기 전에 미리 만들어져서 입력되므로 스위치 소자 내에서는 이 정보를 이용하기만 한다.

도 3의 예에서 버퍼 #2의 HOL셀 C2가 가장 높은 우선순위를 가지고 목적지 출력포트 정보가 0...100이므로, 셀 C2에 출력포트 #2를 먼저 할당하고, 그 다음 높은 우선순위를 갖는 셀 CL-1의 목적지 출력포트 정보가 0...110이므로, 셀 CL-1을 출력포트 1로 보낸다. 셀 C2가 셀 CL-1에 앞서 출력포트 #2를 선점하였으므로, 셀 CL-1은 출력포트 #1로만 셀을 보내고 출력포트 #2로의 셀 전송은 다음 셀타임에 시도하게 된다.

그러나 상기 종래의 스위치 소자 구조는 실시간 트래픽과 비실시간 트래픽을 구분하지 않고 처리함으로써 각 트래픽에 따라 다르게 요구되는 QoS를 만족시키기 어려운 문제가 있다.

음성이나 비디오가 주종을 이루는 실시간 트래픽은 지연시간에 민감하고 셀 손실에는 둔감한 반면에, 데이터가 주종을 이루는 비실시간 트래픽은 지연시간에는 둔감하나 셀 손실에는 민감한 특성을 가지고 있다. 이렇게 다른 특징을 가지며, 다른 QoS를 요구하는 트래픽을 서로 다른 두개의 클래스로 분리하지 않고는 개별적으로 QoS를 만족시켜 주기 어렵다. 그러므로, 실시간 트래픽과 비실시간 트래픽의 QoS를 충족시켜 주기 위해서는 두가지 트래픽을 분리하여 관리하고 스위칭하는 메커니즘이 요구된다.

본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로써, 본 발명의 목적은 스위치 소자 내에 두가지 QoS를 지원할 수 있도록 두가지의 클래스를 두어 두가지 클래스 셀들의 스위칭 순서를 적절히 조절하여 각 클래스에서 요구하는 QoS를 지원하기가 용이하도록 구성되는 준 공유 버퍼방식 멀티캐스트 ATM 스위치소자 구조를 제공하는데 있다.

상기 본 발명의 목적을 달성하기 위한 기술적 사상으로써, 버퍼들을 두개의 그룹으로 나누어 하나의 버퍼 그룹에는 실시간 트래픽 클래스에 속하는 셀을 저장하고, 나머지 하나의 버퍼 그룹에는 비실시간 트래픽 클래스에 속하는 셀을 저장한 후에, 두가지 클래스 셀들의 스위칭 순서를 적절히 조절하여 각 클래스에서 요구하는 QoS를 지원하기가 용이하도록 하고, 스위치 소자내에 입력 셀이 실시간 트래픽인지 비실시간 트래픽인지를 구분하는 선택기를 두어 입력 셀의 클래스에 따라 분리하여 두개의 버퍼 그룹에 저장하고 이를 관리하고 스위칭을 하는 것으로서, 트래픽 특성이 상반되는 두가지 트래픽을 분리하여 관리함으로써 실시간 트래픽에 대해서는 지연시간을 줄이고 비실시간 트래픽에 대해서는 셀 손실을 줄여서 스위치의 성능을 개선하기 위한 구조가 제시된다.

도 1은 종래의 준 공유 버퍼방식 N×M ATM 스위치 소자의 구성도이다.

도 2는 종래의 스위치 소자의 입력과정 개념도이다.

도 3은 종래의 스위치 소자의 출력과정 개념도이다.

도 4는 본 발명의 두 가지 클래스를 지원하는 준 공유 버퍼방식 N×M ATM 스위치 소자의 구성도이다.

도 5는 본 발명의 스위치 소자에서의 출력과정 개념도와 제어 레지스터 구성도이다.

도 6은 본 발명의 스위치 소자에서의 중재기 동작 설명도이다.

<도면의 주요부분에 대한 부호의 설명>

31-a, 31-b : 분배기

32-a, 41-a, 51-a : 실시간 트래픽용 버퍼

32-b, 41-b, 51-b : 비실시간 트래픽용 버퍼

33, 43 : 제어 레지스터

34, 44 : 중재기

35, 45, 56 : 출력 스위치

이하에서는 본 발명의 실시예에 관한 구성 및 그 작용에 대하여 첨부한 도면을 참조하면서 상세히 설명하기로 한다.

도 4는 본 발명의 실시예에 대한 N×M 스위치 소자의 구성도이다.

본 발명의 실시예에서 제안한 스위치 소자에서 입력포트 수는 N개이고, 출력 그룹의 수는 M개이며, 하나의 출력 그룹당 r개의 출력포트로 이루어져 있다.

본 발명은 입력 셀들을 클래스에 따라 실시간 트래픽과 비실시간 트래픽으로 분류하는 N개의 선택기(36), 선택기로부터 오는 셀들을 각 버퍼 그룹내의 버퍼들로 고르게 분배하는 실시간 트래픽용 분배기(31-a)와 비실시간 트래픽용 분배기(31-b), 입력 셀이 저장되는 LR개의 실시간 트래픽용 버퍼들(32-a)과 비실시간 트래픽용 버퍼들(32-b), 버퍼에 저장된 셀들의 출력순서를 결정하기 위한 제어정보와 출력 스위치를 제어하기 위한 제어신호를 저장하는 L(L = LR + LN)개의 제어 레지스터(33), 제어정보를 이용하여 제어신호를 만드는 중재기(34), 비실시간 트래픽용 버퍼들의 점유 셀을 계수하여 임계신호를 생성하여 중재기(34)로 보내는 계수기(37)와 버퍼에 저장된 셀들을 해당 출력그룹으로 보내주는 출력 스위치(35)로 구성되는 것을 특징으로 한다. 실시간 트래픽용 버퍼들(32-a)의 크기 BR에 비해 비실시간 트래픽용 버퍼들(32-b)의 크기 BN가 크다.

본 발명의 스위치 소자에서 각 부분의 동작은 다음과 같다.

입력 셀들은 선택기(36)에 의해 실시간 트래픽 셀과 비실시간 트래픽 셀로 구분되어, 실시간 트래픽 셀들은 실시간 트래픽용 분배기(31-a)로 보내지고, 비실시간 트래픽 셀들은 비실시간 트래픽용 분배기(31-b)로 보내진다. 두개의 분배기(31-a, 31-b)는 선택기(36)를 통해 분류되어 입력되는 해당 클래스 셀들에 대해 각각 기존의 스위치 소재 내의 분배기(1)와 동일한 동작을 수행한다. 즉, 실시간 트래픽용 분배기(31-a)로 보내진 입력 셀들은 라운드 로빈 형식으로개의 버퍼(32-a)에 저장되고, 비실시간 트래픽용 분배기(31-b)로 보내진 입력 셀들은 라운드 로빈 형식으로개의 버퍼(32-b)에 저장된다. 이 때 셀들은 각 그룹의 상위 입력포트의 셀부터 하나씩 버퍼들(32-a, 32-b)로 분배되어 진다. 버퍼(32-a, 32-b)에 보내진 셀들은 출력되기 전까지 버퍼(32-a, 32-b)에 저장된다. 버퍼의 HOL 셀들의 제어정보는 제어 레지스터(33)에 보내져 저장된다. 또한 계수기(37)는 비실시간 트래픽 버퍼의 점유 셀수가 미리 정해져 있는 임계치를 넘어서는 지의 여부를 조사하여 임계신호를 만들어 제어 레지스터(33)로 보낸다. 제어 레지스터(33)의 제어정보는 중재기(34)로 보내지고, 중재기는 이들 정보를 이용하여 출력 스위치(35)를 제어할 제어신호를 만들어 제어 레지스터로 다시 보낸다. 최종적으로, 제어 레지스터(33)의 제어신호를 이용하여 출력 스위치(35)를 제어하여 각 셀들을 목적지 출력그룹의 해당 출력포트로 스위칭한다.

도 5는 셀의 출력 알고리즘을 상세히 설명하기 위한 것이다.

도 5 a에서는 출력그룹의 갯수가 M개이고, 출력그룹 당 출력 포트수 r은 2인 경우를 도시한 것이다.

출력 스위치 (45)를 제어하기 위한 출력 제어신호를 만들기 위해 제어 레지스터 (43)로 부터 중재기 (44)로 보내지는 신호들에는 다음과 같은 것들이 있다. i 번째 버퍼에 대해서, 계수기 (47)에 의해 생성되는 임계신호, 각 버퍼들 (41-a, 41-b)의 HOL 셀들로 부터 읽어오는 클래스 신호, 타임 스탬프 정보와 출력 그룹 비트맵 정보이다. 도 5의 b는 제어 레지스터의 구성을 보여주는 것으로, 4가지의 제어 정보들이,,,의 순으로 저장되도록 구성되어 있다.

상기 중재기(44)는 앞쪽의 세가지 정보인 "(임계신호, 클래스 신호, 타임 스탬프) 정보"를 이용해서 셀의 출력 우선순위를 결정하고, 결정된 우선순위대로 출력 그룹 비트맵 정보를 이용하여 출력 제어신호를 만든다. 출력그룹 비트맵 정보는 M비트의 이진수로 표현되는데, M개의 출력그룹 중에 출력해야 하는 그룹에 해당하는 비트가 1로 표시되어 있고, LSB(least significant bit)가 출력그룹 #0을 의미한다. 예를들어, 출력그룹 비트맵 정보가 (0, 1, ..., 1, 0, 1)인 경우, 목적지 출력그룹은 #0, #2, #M-2가 된다. 이런 목적지 출력그룹 정보는 스위치 소자로 셀이 입력되기 전에 미리 만들어져서 입력되므로 스위치 소자내에서는 이 정보를이용하기만 한다.

상기 "(임계신호, 클래스 신호, 타임 스탬프)정보"를 이용하여 버퍼에 저장된 HOL 셀들의 우선순위를 결정하는 알고리즘은 다음과 같다. 버퍼 HOL 셀들은 임계신호와 클래스 신호에 따라 다음과 같이 세개의 그룹으로 분류할 수 있다.

ⅰ)임계치 H를 초과하여 임계신호 값이 "0"인 비실시간 트래픽용 버퍼의 HOL셀

ⅱ)실시간 트래픽용 버퍼의 HOL셀

ⅲ)임계치 H를 초과하지 않고 임계신호 값이 "1"인 비실시간 트래픽용 버퍼의 HOL셀

상기 세개의 그룹 중에 임계치를 초과한 비실시간 트래픽용 버퍼의 HOL 셀에 가장 높은 우선순위를 부여하고, 실시간 트래픽용 버퍼의 HOL 셀에 그 다음으로 높은 우선순위를 부여한다. 즉, 실시간 트래픽에 더 높은 우선순위를 부여하여 실시간 트래픽이 요구하는 지연시간 요구조건을 만족시키되, 비실시간 트래픽 버퍼에 셀이 너무 많이 저장되어 셀 손실의 우려가 있을 경우에는, 셀 손실의 우려가 있는 해당 비실시간 버퍼의 HOL 셀에 실시간 트래픽보다도 높은 우선순위를 주어 셀 손실을 방지하도록 한다. 같은 우선순위 그룹에 속하는 셀들 간에는 타임 스탬프 값이 적은 셀, 즉 스위치 시스템에 입력된지 오래된 셀이 높은 우선순위를 가진다.

이하에서는 계수기, 제어 레지스터와 중재기의 상호 동작을 도 5의 예를 이용하여 상세히 설명하기로 한다.

도 5a의 실시예에서 비실시간 트래픽용 버퍼(41-b)에 하나씩 할당되어 있는계수기(47)는 해당 버퍼의 셀 수를 계수하여 임계신호를 생성한다. 해당 버퍼의 길이가 정해진 임계치 H를 넘어서기 전까지 계수기(47)는 임계신호를 "1"로 만들어 제어 레지스터(43)로 보내고, 버퍼 길이가 임계치를 넘어서는 경우에만 임계 신호를 "0"으로 만들어 제어 레지스터(43)로 보내고 이 버퍼의 셀 수가 설정된 임계치이하로 내려오면 다시 임계신호 를"1"로 설정한다. 실시간 트래픽용 버퍼의 경우에는 계수기가 없고, 임계신호는 항상 "1"로 정해진 채로 제어 레지스터(43)로 보내진다.

클래스 신호는 각 버퍼의 HOL 셀로부터도 해당 HOL 셀로부터 읽혀져 제어 레지스터(43)에 저장된다. 읽혀져서 제어 레지스터(43)로 보내진다. 도 5a의 실시예에서는 실시간 트래픽 클래스는 클래스 신호가 "0"으로, 비실시간 트래픽은 "1"로 정해져 있다. 실시간 트래픽용 버퍼에 저장된 모든 셀들은 실시간 트래픽이므로, 실시간 트래픽용 버퍼의 HOL 셀들의 클래스 신호는 모두 "0"임을 알 수 있다. 마찬가지로, 비실시간 트래픽용 버퍼의 HOL 셀들의 경우에는 클래스 신호가 모두 "1"임을 알 수 있다. 타임 스탬프도 해당 HOL 셀로 부터 읽혀져 제어 레지스터 (43)에 저장된다.

도 5의 b에서처럼 제어 레지스터에 임계신호, 클래스 신호, 타임스탬프 정보의 순으로 저장하면, 상기 "(임계신호, 클래스 신호, 타임 스탬프)정보"의 값이 작을수록 높은 우선순위를 의미하게 되고, 그 값이 클수록 낮은 우선순위를 나타내게 된다. 그러므로, "(임계신호, 클래스 신호, 타임 스탬프)정보"의 크기를 비교하는 것 만으로도 모든 HOL 셀의 우선순위를 결정할 수 있다.

상기와 같은 방식으로 신호값을 할당한 도 5a의 실시예에서, 버퍼 #의 HOL셀가 가장 우선순위를 가지고 목적지 출력 그룹 정보가 00...101이므로, 셀에 출력그룹 #0과 #2를 먼저 할당한다. 그 다음 높은 우선순위를 갖는 셀의 목적지 출력그룹 정보가 01...001이므로, 셀에 출력그룹 #0과 #M-2를 할당한다. 셀의 경우에는 목적지 출력그룹 정보가 10...001이지만, 출력그룹 #M-1로만 셀을 출력할 수 있고 출력그룹 #0으로는 셀을 출력할 수 없다. 그 이유는 출력그룹 #0의 모든 출력포트가 더 높은 우선순위의 셀인와에 의해 이미 선점되었기 때문이다. 셀의 출력그룹 #0로의 출력은 다음 셀타임에 시도하게 된다.

도 6은 중재기 구현의 일예를 설명하고, 셀 출력과정을 나타내기 위한 것이다.

스위치 출력부는 제어정보 레지스터(control information register;CIR) (52), 제어신호 레지스터(control signal register;CSR)(53), 분산형 중재기와 출력 스위치(56)로 구성된다. 분산형 중재기는 우선순위 정보를 이용하여 셀들을 정렬하는 우선순위 결정부(priority selection part;PSP)(54)와 출력포트 결정부(output port selection part;OSP)(55)로 구성된다.

스위치 출력부의 동작은 다음과 같다.

각 버퍼(51-a, 51-b)의 HOL 셀들로부터 제어정보인 "(임계신호, 클래스 신호, 타임 스탬프)정보"와 목적지 출력그룹 정보를 제어정보 레지스터(52)로 읽어낸다. 상기 "(임계신호, 클래스 신호, 타임 스탬프)정보"는 우선순위를 결정하기 위해 사용되고, 목적지 출력그룹 정보는 각 셀의 목적지를 나타낸다.

상기 제어정보는 분산형 중재기의 우선순위 결정부(54)로 먼저 보내진다.개의 크로스 포인트 소자를 통과한 제어정보들은 "(임계신호, 클래스 신호, 타임 스탬프)정보"가 작은 순으로 정렬되어 출력포트 결정부(55)의 래치로 보내진다. 출력포트 결정부(55)에서는 각 래치에 저장된 목적지 출력그룹 정보를 이용해서 우선순위에 따라 출력포트를 할당하여 제어신호를 생성한다. 서로 다른 r개의 셀까지 하나의 출력그룹으로 출력가능하고, 이 때 각 셀들은 서로 다른 출력 포트로 출력되어야 한다. 즉, 그림의 예에서 출력그룹 #0으로 두개의 셀이 출력가능하고, 이 때 하나의 셀은 출력그룹 #0의 첫번째 출력포트로, 나머지 하나는 두번째 출력포트로 출력되어야 한다. 목적지 출력그룹 정보는 M 비트의 비트맵 정보신호로 각 비트가 하나의 출력그룹에 해당되고, 비트값이 "1"일 때 해당 출력그룹에 셀을 출력해야 하는 것을 의미한다. 제어신호는 Mr비트의 비트맵 제어신호로 각 비트가 하나의 출력포트에 해당되고, 비트값이 "1"일 때 해당 출력포트로 셀을 출력하도록 제어하는 것을 의미한다. 우선순위 결정부(54)의 크로스 포인트 소자들은 제어정보 중에 "(임계신호, 클래스 신호, 타임 스탬프)정보"만을 이용하여 우선순위를 결정해 준다. 각 크로스 포인트 소자들은 위쪽 포트의 "(임계신호, 클래스 신호, 타임스탬프)정보", 즉가 왼쪽포트의 "(임계신호, 클래스 신호, 타임 스탬프)정보" 보다 클 때에는 크로스 상태가 되어, "(임계신호, 클래스 신호, 타임 스탬프)정보"값이 작은(우선순위가 높은) 왼쪽 제어정보를 오른쪽으로 보낸다. 반대로가보다 작거나 같을 경우에는 바(bar) 상태가 되고, 우선순위가 높은 위쪽 제어정보를 오른쪽으로 보낸다. 각 크로스 포인트 소자는 출력포트 결정부에서 제어신호를 입력받을 때까지 결정된 스테이트를 그대로 유지한다.

도 5a의 실시예에서는 r=2이므로, 하나의 출력그룹당 2개의 출력포트가 있다. 제어 신호는의 형태로 표현할 수 있는데, 특정 HOL셀이 k번째 출력 그룹의 j번째 출력 포트로 출력될 때, 비트가 "1"로 셋팅된다. 만들어진 제어신호는 다시 우선순위 결정부(54)로 보내져, 크로스 포인트들을 거쳐 제어신호 레지스터(CSR)(53)로 보내진다. 이 때, 우선순위 결정부(54)의 각 크로스 포인트 소자들은 상태를 유지하고 있기 때문에 추가적인 처리 없이 제어신호를 해당 제어신호 레지스터(53)로 보낼 수 있다. 제어신호 레지스터(53)의 정보를 이용해 출력 스위치(56)를 제어해, 버퍼(51-a, 51-b)의 HOL 셀들을 데이터 버스에 실어 출력포트로 스위칭한다. 제어신호가 1인 출력포트에 한해서만 출력포트로 셀을 보내는 간단한 구조로, 출력 스위치의 크로스 포인트는 로직 게이트로 간단하게 만들 수 있다.

스위칭이 이루어지는 동안, 제어신호 레지스터(53)에 저장된 제어신호을 이용하여 출력그룹 점유정보를 생성한다. 만약 출력그룹 점유정보가 (, ...,,)와 같다면, 제어신호로부터 출력그룹 점유정보를 계산하는 방법은 다음 식과 같다.

위 식에서는 부울린(Boolean)OR 연산을 의미한다. 그런 후에, 제어정보 레지스터(52)에 저장된 목적지 출력그룹 정보로부터 출력그룹 점유정보를 빼서, 각 버퍼(51-a, 51-b) HOL 셀의 다음 셀 타임의 목적지 출력그룹 정보를 계산한다. 즉, HOL셀이 다음 셀 타임에 전송해야 하는 '남은 목적지 출력그룹 정보'는=-와 같은 방법으로 구한다. 스위칭이 끝난 후에가 0이면 HOL 셀을 원하는 출력그룹으로 모두 출력한 것이므로, HOL 셀을 교체하고 새로운 HOL셀의 제어정보를 제어정보 레지스터(52)로 읽어낸다.가 0이 아닌 경우는 아직 HOL 셀을 출력해야 하는 출력그룹이 남아 있는 경우이므로,만을 제어정보 레지스터(52)의 목적지 출력그룹 정보 부분에 새로이 기록한다.

이상과 같은 출력 스위치 동작을 예를 들어 설명하면, 도 6의 HOL 셀들의 제어정보가 표 1과 같을 때, i번째 버퍼의 HOL 셀은 우선순위 결정부(54)를 거치면서 타임 스탬프 값이 작은 순서로 정렬되어 출력포트 결정부의 래치에 도 6과 같이 저장된다. 출력포트 결정부(55)의 첫번째 래치에는 우선순위가 가장 높은셀의 목적 출력그룹 정보인가 저장된다.

Cell()	(,,)
：	(1, 0, 13)：(1, 0, 15)	01...001：00...010	0001...000010：0000...000100	01...001：00...010
：	(1, 1, 8)：(0, 1, 7)	10...001：00...101	0100...000000：0000...010001	10...000：00...101

상기 첫번째 래치는 가장 먼저 출력포트를 할당 받으므로 모든 목적그룹의 첫번째 포트로 출력가능하고, 그 결과 제어 신호는이 된다. 두번째 래치에는 다음 우선 순위인셀의 목적 출력 그룹 정보로인가 저장되어 있으므로, 제어 신호는이 된다. 즉, 출력 그룹 #0의 두번째 출력 포트와 출력 그룹 #M-2의 첫번째 출력 포트로 출력할 수 있도록 신호가 생성된다. 셀의 경우에는, 목적 출력 그룹 정보가 이고, 출력 그룹 #0가 이미 셀와에 의해 선점되었으므로 출력 그룹 #M-1로만 출력할 수 있어 제어 신호는가 된다. 이와 같은 방법으로 L개의 모든 래치에 대해 출력 포트 선정을 하고 제어 신호를 생성한다.

출력포트 결정부에서 만들어진 제어신호는 우선순위 결정부의 역방향 경로를 거쳐 해당 제어신호 레지스터(53)로 보내진다. FIFO #0의 경우에는 제어신호가이기 때문에, 출력 그룹 #0의 두번째 출력 포트와 출력 그룹 #M-2의 첫번째 출력 포트에 FIFO #0의 HOL 셀를 출력한다. 이 경우에,가가 된다. 그러므로,가 CIR의 목적지 출력 그룹 정보 필드에 새로이 저장된다.

이상에서 설명한 바와 같이, 본 발명은, 입력 셀들을 실시간 트래픽과 비실시간 트래픽으로 분류하여 처리함으로써, 실시간 트래픽에 대해서는 지연시간을 줄이고, 비실시간 트래픽에 대해서는 셀 손실을 줄이도록 하여 스위치의 성능을 개선할 수 있다. 실시간 트래픽과 비실시간 트래픽을 분리하여 처리하기 위하여 버퍼들을 두 가지 그룹으로 분리함으로써, 두 가지 트래픽의 상호작용을 최소화하여 원하는 QoS를 지원할 수 있는 효과가 있다.

또한, 실시간 트래픽과 비실시간 트래픽의 우선순위를 정해주는 고속의 중재기 및 제어로직을 사용함으로써, 고속으로 동작하면서도 실시간 트래픽과 비실시간 트래픽 간의 공평성을 최대한 보장하는 효과가 있다.

Claims (4)

1. 실시간 트래픽 클래스에 속하는 셀을 저장하고 있는 제1 버퍼그룹과,

   비실시간 트래픽 클래스에 속하는 셀을 저장하고 있는 제2 버퍼그룹을 포함하는 스위치 소자와,

   상기 스위치 소자 내에 입력되는 셀이 실시간 트래픽인지 비실시간 트래픽인지를 구분하기 위한 선택수단을 구비하고,

   상기 소위치 소자로의 입력 셀의 클래스에 따라 분리하여 상기 두개의 버퍼그룹에 저장하여 관리하고 스위칭함으로써 트래픽 특성이 상반되는 두가지 트래픽을 분리하여 관리함으로써 실시간 트래픽에 대해서는 지연시간을 줄이고 비실시간 트래픽에 대해서는 셀 손실을 줄이는 것을 특징으로 하는 두가지 QoS(Quality of Service) 클래스를 지원하는 준 공유 버퍼방식 멀티캐스트 ATM 스위치소자 구조.
2. 청구항 1에 있어서, 상기 선택수단으로부터 입력되는 셀들을 상기 제1 버퍼그룹의 각 버퍼들로 분배하기 위한 실시간 트래픽 분배기와 상기 제2 버퍼그룹의 버퍼들로 분배하기 위한 비실시간 트래픽 분배기를 더 포함하는 것을 특징으로 하는 두가지 QoS(Quality of Service) 클래스를 지원하는 준 공유 버퍼방식 멀티캐스트 ATM 스위치소자 구조.
3. 청구항 1에 있어서, 상기 제2 버퍼그룹의 각 버퍼들의 점유 셀수를 계수하고임계신호를 생성하는 계수기와,

   상기 버퍼들에 저장된 셀들과 계수기로부터의 제어정보를 저장하고, 출력 스위치의 제어신호를 저장하는 제어 레지스터와,

   상기 제어 레지스터의 제어정보를 이용하여 상기 버퍼의 셀들의 우선순위를 결정하여 제어신호를 만들고, 이를 다시 제어 레지스터로 보내는 중재기와,

   상기 제어 레지스터의 제어신호를 이용하여 상기 버퍼의 셀들을 목적지 출력그룹으로 스위칭하는 출력 스위치를 더 구비하고,

   상기 선택수단을 이용하여 셀을 클래스 별로 분리하고 상기 분배기를 이용하여 상기 버퍼들에 셀을 분배하고, 상기 버퍼의 셀들의 출력순서를 결정하여 상기 출력 스위치를 거쳐서 목적지 출력그룹으로 스위칭함으로써, 실시간 트래픽과 비실시간 트래픽이 요구하는 각기 다른 QoS를 만족시키는 것을 특징으로 하는 두가지 QoS(Quality of Service) 클래스를 지원하는 준 공유 버퍼방식 멀티캐스트 ATM 스위치소자 구조.
4. 청구항 3에 있어서, 상기 중재기는, 상기 제1 버퍼그룹의 버퍼들에 저장된 HOL 셀들의 제어정보를 저장하는 제어정보 레지스터와,

   상기 제어정보 레지스터가 제공하는 임계신호, 클래스 신호와 타임 스탬프 정보를 이용하여 정렬하는 우선순위 결정부(PSP)와,

   상기 우선순위 결정부에 의해 정렬된 제어정보를 이용하여 목적지 출력그룹의 해당 출력포트를 결정하여 제어신호를 만드는 출력포트 결정부(OSP)와,

   상기 출력포트 결정부에 의해 생성된 제어신호를 저장하는 제어신호 레지스터와,

   상기 제어신호 레지스터에 저장된 제어신호를 이용하여 상기 버퍼에 저장된셀을 목적지 출력그룹의 해당 출력포트로 스위칭하는 출력 스위치를 구비하고,

   상기 제어정보 레지스터의 제어정보를 이용하여 상기 우선순위 결정부를 거치면서 정렬하고, 정렬된 제어정보를 이용하여 출력그룹의 해당 출력포트를 할당하는 상기 출력포트 결정부에서 만들어진 제어신호를 상기 제어신호 레지스터에 저장한 후에, 상기 제어신호를 이용하여 상기 출력 스위치를 제어하여 상기 버퍼에 저장된 셀들을 목적지 출력그룹의 해당 출력포트로 출력하는 크로스 포인트 소자를 사용한 분산형 중재기인 것을 특징으로 하는 각기 다른 QoS를 만족시키는 것을 특징으로 하는 두가지 QoS(Quality of Service) 클래스를 지원하는 준 공유 버퍼방식 멀티캐스트 ATM 스위치소자 구조.