KR20010106760A

KR20010106760A - Double frame rate driving method and apparatus for digital display device with multi-pixel structure

Info

Publication number: KR20010106760A
Application number: KR1020000027709A
Authority: KR
Inventors: 채승수
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-05-23
Filing date: 2000-05-23
Publication date: 2001-12-07

Abstract

본 발명은 입력영상신호에 일정한 양수값을 가감하는 과정을 거쳐 이를 두배 이상의 프레임레이트로 디스플레이 구동시키는 디지털 디스플레이의 더블프레임레이트 구동방법 및 장치에 관한 것이다. 본 발명은 영상신호를 가공하기 위한 각각의 전달함수를 갖는 모듈과 프레임동기신호를 변환하기 위한 프레임더블러를 구비하며, 모듈의 출력을 선택적으로 출력하기 위한 멀티플렉서와 PWM구동을 하기위한 PWM구동부를 포함한다. 따라서, 본 발명은 영상신호의 한 프레임구간을 복수개의 구간으로 나누어 각각의 구간에서 최소 두가지 이상의 전달함수로 가공된 영상신호를 선택하여 구동시킴으로써, 의사윤곽이나 라인스트럭처 또는 계조불일치 등의 원치않는 현상을 줄이거나 최소화하는 효과를 갖는다.The present invention relates to a method and apparatus for driving a double frame rate of a digital display for driving a display at a frame rate of more than twice through a process of adding or subtracting a positive positive value to an input image signal. The present invention includes a module having a respective transfer function for processing an image signal and a frame doubler for converting a frame synchronization signal, a multiplexer for selectively outputting the output of the module, and a PWM driver for PWM driving. Include. Accordingly, the present invention divides one frame section of a video signal into a plurality of sections and selects and drives a video signal processed with at least two transfer functions in each section, thereby causing an unwanted phenomenon such as pseudo contour, line structure or gray scale mismatch. It has the effect of reducing or minimizing.

Description

Double frame rate driving method and apparatus for digital display device with multi-pixel structure}

본 발명은 디지털 디스플레이기기의 구동방법 및 장치에 관한 것으로, 보다 상세하게는, 입력영상신호에 대해 더블(double)프레임레이트로 디스플레이 구동시켜 의사윤곽이나 라인스트럭처, 계조불일치를 감소시킬 수 있도록 한 더블프레임레이트 구동방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for driving a digital display device. More particularly, the present invention relates to a double frame rate for driving an input image signal, thereby reducing pseudo contour, line structure, and gray scale mismatch. A frame rate driving method and apparatus are provided.

디스플레이기기로는 CRT가 대부분이며, 근래들어 PDP(Plasma Display Panel), FLCD (Ferroelectic LCD), DMD(Digital Micromirror Device) 등의 디지털방식의 디스플레이기기가 있다. 이러한 디지털 디스플레이기기는 기본적으로 온-오프 방식으로 동작하여 흑백의 2-레벨만을 표시할 수 있다는 단점이 있다. 하지만 일반 LCD장치와는 달리 빠른 응답속도를 가지고 있어 PWM(Pulse Width Modulation)방식의 동작으로 그레이스케일 (grey scale)을 표현할 수 있다. 즉, 인간의 눈은 대략 60㎐ 이상의 깜박임을 제대로 인식하지 못하여 평균 광량으로 인식하게 된다. 이러한 점을 이용하여 1/60초 동안에 켜져 있는 시간을 조절하여 밝기의 정도를 표현함으로써, 단순히 온-오프만을 반복할 수 있는 디지털 디스플레이기기로도 그레이스케일을 표현할 수 있게 되는 것이다.CRT is mostly used as a display device, and recently, there are digital display devices such as plasma display panel (PDP), ferrolectic LCD (FLCD), and digital micromirror device (DMD). Such digital display devices basically operate in an on-off manner and can display only black and white two levels. However, unlike general LCD devices, it has a fast response speed and can express gray scale by using PWM (Pulse Width Modulation) method. That is, the human eye does not properly recognize flickering of about 60 Hz or more, and thus recognizes the average amount of light. By using this point, by controlling the turn-on time for 1/60 second to express the degree of brightness, it is possible to express grayscale with a digital display device that can simply repeat the on-off.

종래의 기술은 도 1에 나타난 바와 같이, 입력신호의 프레임 수와 동일하게 출력신호의 프레임 수를 설정하여 디스플레이하며, 이를 PWM 구동하는데 이때 한 수직동기신호(V_sync) 구간동안의 출력(Z)을 적분한 값은 입력(X)이 되어 각 화소의 밝기를 표현한다.As shown in FIG. 1, the conventional technique sets and displays the frame number of the output signal in the same manner as the frame number of the input signal, and PWM outputs the output Z during one vertical synchronization signal V_sync. The integrated value becomes an input (X) to represent the brightness of each pixel.

하지만, 위와 같은 종래 PWM방식의 그레이스케일 표현방법은 각 화소를 켜고 끄는 패턴에 따라 또는 화면내 물체의 움직임 등에 따라 특정 계조나 영역에서 특정화소가 눈에 뜨일 정도로 오랫동안 켜져있거나 꺼져있게 되어, 원치않는 패턴이 화면에 나타나는 의사윤곽을 피할 수 없게 되는 문제가 있다. 또한, FLCD와 같이 각각의 화소가 메이저, 마이너 등 멀티화소(multi-pixel)구조로 되어있는 소자의 경우 한쪽 부화소(sub-pixel)만 켜져 있을때 생기는 라인스트럭처(line-structure)나 반사된 빛을 투사하는 광학계 등의 영향으로 부화소간 광량비가 맞지 않아 생기는 계조불일치 등의 현상이 나타나 화질을 상당히 떨어뜨리는 문제가 있다.However, the grayscale representation method of the conventional PWM method is turned on or off for a long time so that a specific pixel is visible in a specific gradation or area according to a pattern of turning on or off each pixel or moving an object in the screen. There is a problem that the pseudo contours that appear on the screen cannot be avoided. In addition, in the case of devices in which each pixel has a multi-pixel structure such as major and minor, such as FLCD, line-structure or reflected light generated when only one sub-pixel is turned on There is a problem in that the image quality is considerably deteriorated due to the phenomenon of gray scale mismatch caused by the difference in light quantity ratio between subpixels due to the optical system for projecting the light.

따라서, 본 발명의 목적은 전술한 문제점들을 해소하기 위하여 입력영상신호에 일정한 양수값을 가감하는 과정과 이를 두배 이상의 프레임레이트로 디스플레이 구동시키는 과정을 통해 의사윤곽이나 라인스트럭처, 계조불일치 등의 현상을 없애거나 줄일 수 있는 디지털 디스플레이의 구동방법 및 장치를 제공함에 있다.Accordingly, an object of the present invention is to solve a phenomenon such as pseudo contour, line structure, gray scale mismatch, etc. through a process of adding or subtracting a certain positive value to an input video signal and driving the display at a frame rate of more than twice to solve the above problems. The present invention provides a method and apparatus for driving a digital display that can be eliminated or reduced.

도 1은 종래 디지털 디스플레이기기의 구동방식을 설명하기 위한 도면,1 is a view for explaining a driving method of a conventional digital display device;

도 2은 본 발명에 따른 디지털 디스플레이의 더블프레임레이트 구동장치의 일실시예를 나타내는 구성도,2 is a block diagram showing an embodiment of a double frame rate driving apparatus for a digital display according to the present invention;

도 3은 도 2구동장치의 신호처리과정을 나타내는 타이밍챠트,3 is a timing chart illustrating a signal processing procedure of the driving device of FIG. 2;

도 4는 본 발명에 따른 디지털 디스플레이의 더블프레임레이트 구동장치의 다른 실시예를 나타내는 구성도,4 is a configuration diagram showing another embodiment of a double frame rate driving apparatus for a digital display according to the present invention;

도 5는 본 발명에 따른 디지털 디스플레이의 더블프레임레이트 구동장치의 또 다른 실시예를 나타내는 구성도.Figure 5 is a block diagram showing another embodiment of a double frame rate drive device for a digital display according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20 : 프레임 더블러 22 : 모듈 120: Frame Doubler 22: Module 1

24 : 모듈 2 26, 52 : 멀티플렉서24: Module 2 26, 52: Multiplexer

28 : PWM구동부 50 : 비교기28: PWM driver 50: comparator

이와 같은 목적을 달성하기 위한 본 발명의 디지털 디스플레이의 더블프레임레이트 구동방법은, 디지털 디스플레이기기를 구동하기 위한 방법에 있어서, (1) 영상신호를 서로다른 전달함수에 따라 변환하는 단계와 (2) 수직동기신호를 주파수가 복수배인 프레임동기신호로 변환하는 단계를 포함한다. 또한, (3) 단계 (1)의 출력을 프레임동기신호에 동기하여 교번적으로 선택하여 출력하는 단계, 및 (4) 이를 PWM구동시키는 단계를 포함한다.In order to achieve the above object, a method of driving a double frame rate of a digital display of the present invention includes the steps of: (1) converting a video signal according to different transfer functions; and (2) And converting the vertical synchronizing signal into a frame synchronizing signal having a multiple frequency. Also, (3) alternately selecting and outputting the output of step (1) in synchronization with the frame synchronization signal, and (4) PWM driving the same.

본 발명의 다른 목적을 달성하기 위한 디지털 디스플레이의 더블프레임레이트 구동장치는, 영상신호를 변환하기 위한 전달함수를 갖는 모듈과 수직동기신호를 변환하기 위한 프레임더블러를 구비한다. 또한, 모듈의 출력을 선택적으로 출력하기 위한 멀티플렉서와 PWM구동을 하기위한 PWM구동부를 포함한다.A double frame rate driving apparatus for a digital display for achieving another object of the present invention includes a module having a transfer function for converting a video signal and a frame doubler for converting a vertical synchronous signal. In addition, it includes a multiplexer for selectively outputting the output of the module and a PWM driver for PWM drive.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 디지털 디스플레이의 더블프레임레이트 구동장치의 일실시예의 구성도이다. 도 2 구동장치는 입력되는 영상신호(X)를 각각의 전달함수에 따라 변환하여 출력하는 두개의 모듈(22, 24)과, 입력되는 수직동기신호 (V_sync)를 위상은 동기되고 주파수는 두배인 프레임동기신호로 변환하여 출력하는 프레임더블러(20)를 구비한다. 도 2 장치는 또한, 프레임더블러(20)에서 출력되는 동기신호를 선택신호로 사용하여 두개의 모듈(22, 24)로부터 변환되어 출력되는 영상신호를 입력신호주기의 1/2구간으로 나누어 번갈아 출력하는 멀티플렉서(26)와 멀티플렉서(26)의 출력을 PWM구동하는 PWM구동부(28)를 구비한다. 이러한 구성을 갖는 도 2의 디지털 디스플레이의 더블프레임레이트 구동장치에 대한 동작을 도 3을 참조하여 구체적으로 설명한다.2 is a configuration diagram of an embodiment of a double frame rate driving device of a digital display according to the present invention. The driving device of FIG. 2 has two modules 22 and 24 for converting and outputting the input image signal X according to each transfer function, and the vertical synchronizing signal V_sync, which is inputted in phase and twice in frequency. The frame doubler 20 converts and outputs the frame synchronous signal. The apparatus of FIG. 2 also alternately divides the video signal converted and outputted from the two modules 22 and 24 into half sections of the input signal period by using the synchronization signal output from the frame doubler 20 as a selection signal. A multiplexer 26 for outputting and a PWM driver 28 for driving the output of the multiplexer 26 are provided. An operation of the double frame rate driving device of the digital display of FIG. 2 having such a configuration will be described in detail with reference to FIG. 3.

FLCD, DMD 등의 디지털 디스플레이기기로 입력되는 영상신호(X)는 두개의 모듈(22, 24)로 각각 입력된다. 두개의 모듈(22, 24)은 서로 다른 전달함수 f₁(x) 및 f₂(x)를 가지며, 이는 다음 수학식 1 및 2로 정의된다.Image signals X input to digital display devices such as FLCD and DMD are input to two modules 22 and 24, respectively. The two modules 22 and 24 have different transfer functions f ₁ (x) and f ₂ (x), which are defined by the following equations (1) and (2).

Y₁= f₁(x) = (x+a) * b + cY ₁ = f ₁ (x) = (x + a) * b + c

Y₂= f₂(x) = (x-a) * (1-b) - cY ₂ = f ₂ (x) = (xa) * (1-b)-c

여기서, a, b, c는 일정한 양(positive)의 정수값이며, 한쪽의 전달함수에는 입력신호에 일정한 양수값을 더하고 다른쪽 전달함수에는 그 값을 빼거나하는 등의 조작에 의해, 결과적으로, 한 프레임 구간 내 평균은 입력값과 같도록 유지한다.Here, a, b, and c are constant positive integer values. As a result, operations such as adding a constant positive value to an input signal to one transfer function and subtracting the value to another transfer function, and so on In this case, the average in one frame period is kept equal to the input value.

입력된 영상신호(X)는 전달함수 f1(x)와 f2(x)에 따라 변환되어 출력되고, 이와 같이 출력된 모듈1(22)의 출력(Y₁)과 모듈2(24)의 출력(Y₂)은 각각 멀티플렉서 1(26)로 입력된다.The input image signal X is converted and output according to the transfer functions f1 (x) and f2 (x), and the output Y ₁ of the module 1 22 and the output of the module 2 24 ( Y ₂ ) is input to multiplexer 1 (26), respectively.

프레임더블러(20)는 영상신호와 함께 들어오는 수직동기신호(V_sync)를 입력받아, 도 3에 나타난 바와 같이, 위상은 동기되고 주파수는 두배인 프레임동기신호를 발생시켜 멀티플렉서1(26)로 출력한다. 멀티플렉서1(26)은 프레임더블러(20)로부터 입력되는 프레임동기신호를 선택신호로 사용하여, 도 3에 나타난 출력(Y)과 같이, 모듈1(22)의 출력(Y₁)과 모듈2(24)의 출력(Y₂)을 한 입력프레임구간 동안 교번적으로 선택하여 출력한다. 이와 같은 멀티플렉서1(26)의 출력(Y)은 PWM구동부 (28)로 입력되고, PWM구동부(28)는 입력된 신호(Y)를 펄스폭 변조하여 출력한다. 여기서, 출력(Z)값을 2진수로 표현할 때, PWM구동부(28)는 입력되는 신호(Y)에 대한 모든 비트성분 전부를 출력시킬 수도 있고, 또는 일부 비트성분만을 출력시킬 수도 있다.The frame doubler 20 receives the vertical synchronization signal V_sync that comes with the video signal, and as shown in FIG. do. The multiplexer 1 (26) uses the frame synchronization signal input from the frame doubler 20 as a selection signal, and the output Y ₁ and the module 2 of the module 1 (22), as shown in the output Y shown in FIG. The output (Y ₂ ) of (24) is alternately selected and output during one input frame section. The output Y of the multiplexer 1 26 is input to the PWM driver 28, and the PWM driver 28 pulse-modulates the input signal Y and outputs the same. Here, when the output Z value is expressed in binary, the PWM driver 28 may output all of the bit components for the input signal Y or only some of the bit components.

그리고, 도 2 장치는 모듈수를 3개 이상의 복수개로 구성할 수도 있다. 이때, 프레임더블러(20)는 모듈수에 상당하는 복수배의 주파수를 발생시켜 한 프레임구간을 복수개의 구간으로 나누고, 멀티플렉서1(26)은 각각의 구간에서 최소 두가지 이상의 전달함수 중 하나에 의해 가공된 영상신호를 번갈아 출력한다.In addition, the apparatus of FIG. 2 may comprise three or more modules. In this case, the frame doubler 20 generates a plurality of frequencies corresponding to the number of modules to divide one frame section into a plurality of sections, and the multiplexer 1 (26) is one of at least two transfer functions in each section. The processed video signals are alternately output.

또한, 도 4는 본 발명에 따른 더블프레임레이트 구동장치의 다른 실시예를 나타내는 구성도로서, PWM구동부(28)를 모듈1(22) 및 모듈2(24)와 멀티플렉서1 (26) 사이에 각각 연결하여 구성함으로써, 도 3에 나타난 출력(Z)과 같은 결과를 얻을 수도 있다.4 is a configuration diagram showing another embodiment of the double frame rate driving apparatus according to the present invention, wherein the PWM driver 28 is disposed between the module 1 (22) and the module 2 (24) and the multiplexer 1 (26), respectively. By connecting and configuring, the same result as the output Z shown in FIG. 3 can be obtained.

이와 같이, 멀티플렉서1(26)의 앞단이나 뒷단에서 PWM구동을 함으로써, 결과적으로 한 수직동기신호(V_sync)구간의 출력(Z)을 적분한 값은 입력신호(X)와 같게 되어 입력값과 같은 밝기를 표현하게 되며, 화소의 변이가 입력의 두배 이상이 되므로 특정 화소가 오랫동안 켜져있거나 꺼져있을 확률이 그만큼 줄어들게 되어, 원치않는 의사윤곽 현상을 줄일 수 있다.Thus, by driving the PWM at the front or rear end of the multiplexer 1 (26), the result of integrating the output (Z) of the vertical synchronization signal (V_sync) as a result is equal to the input signal (X), the same as the input value. The brightness is expressed, and since the variation of the pixel is more than twice the input, the probability that a particular pixel is turned on or off for a long time is reduced by that amount, thereby reducing unwanted pseudo contouring.

한편, 도 5는 본 발명의 또다른 실시예를 나타내는 구성도로서, 도 2장치의 구성을 모두 포함하면서 모듈 1 및 2(22, 24) 전단에 마련되어 기설정된 특정 계조값과 입력값을 비교하는 비교기(50)와, 멀티플렉서1(26)과 비교기(50)의 출력을 선택적으로 출력하는 멀티플렉서2(52)를 더 포함하도록 구성된다. 이는 FLCD와 같이 멀티화소구조로 되어 있는 소자에 있어서, 라인스트럭처나 계조불일치 등의 현상을 없애거나 줄이기 위한 것이다.FIG. 5 is a block diagram illustrating still another embodiment of the present invention, and includes all the configurations of the apparatus of FIG. 2 and compares a predetermined gray level value with an input value provided at the front end of modules 1 and 2 (22, 24). Comparator 50, and multiplexer 2 (52) for selectively outputting the output of the multiplexer 1 (26) and comparator 50 is configured to further include. This is to eliminate or reduce phenomena such as line structure and gradation mismatch in devices having a multi-pixel structure such as FLCD.

멀티화소구조로 되어 있는 소자의 경우, 메이저화소와 마이너화소의 구성비율에 따라 특정 계조값에서는 라인스트럭처 또는 계조불일치와 같은 원치않는 현상이 나타나게 된다. 이러한 현상이 나타나는 특정 계조값을 미리 비교기(50)에 설정해 둔 상태에서, 입력신호(X)가 비교기(50)로 입력되면 비교기(50)는 기설정된 특정 계조값과 입력신호(X)의 계조값을 비교한 후, 모듈1(22) 및 모듈2(24)와 멀티플렉서2(52)로 각각 입력신호(X)를 출력한다. 또한, 비교기(50)는 비교결과 입력신호의 계조값과 기설정된 계조값이 일치하면 멀티플렉서1(26)의 출력(Y)을 선택하도록하는 선택신호를, 일치하지 않으면 비교기(50)로부터 바로 입력되는 입력신호 (X)를 선택하도록하는 선택신호를 멀티플렉서2(52)로 인가한다. 멀티플렉서2(52)는 비교기(50)로부터 인가된 선택신호에 따라 선택적으로 입력신호를 PWM구동부 (28)로 출력한다. 이와 같이 특정 계조값을 표현할 때, 모듈1(22)과 모듈2(24)의 전달함수들을 조절함으로써, 한 프레임 내에서 메이저화소와 마이너화소가 켜지는 시간의 차를 조정할 수 있다.In the case of a device having a multi-pixel structure, unwanted phenomena such as line structure or gradation mismatch may occur at a specific gradation value depending on the ratio of major and minor pixels. When the input signal X is input to the comparator 50 in a state in which the specific gray value in which such a phenomenon occurs is set in the comparator 50 in advance, the comparator 50 sets the gray level of the predetermined specific gray value and the input signal X. After comparing the values, the input signals X are output to the module 1 (22), the module 2 (24), and the multiplexer 2 (52), respectively. In addition, the comparator 50 directly inputs a selection signal for selecting the output Y of the multiplexer 1 26 when the gray value of the input signal and the preset gray value match with each other. The selection signal for selecting the input signal (X) is applied to the multiplexer 2 (52). The multiplexer 2 52 selectively outputs an input signal to the PWM driver 28 in accordance with the selection signal applied from the comparator 50. When expressing a specific gradation value as described above, by adjusting the transfer functions of the module 1 (22) and the module 2 (24), it is possible to adjust the difference between the time that the major pixel and the minor pixel are turned on in one frame.

상술한 바와 같이, 본 발명의 디지털 디스플레이의 더블프레임레이트 구동방법 및 장치는, 입력되는 영상신호를 PWM신호로 변환하는데 있어서, 영상신호의 한 프레임 구간을 복수개의 구간으로 나누어 각각의 구간에서 최소 두가지 이상의 전달함수로 가공된 영상신호를 선택하여 구동시킴으로써, 화소의 변이가 입력의 두배이상이 되므로 특정화소가 오랫동안 켜져있거나 꺼져있을 확률이 줄어들어 의사윤곽을 줄이는 효과가 있다. 또한, 전달함수 값을 조절하여 특정 계조값을 표현할 때 한 프레임 내에서 메이저화소와 마이너화소가 켜지는 시간의 차를 최소로 조정함으로써 라인스트럭처나 계조불일치 등의 현상을 없애거나 최소화하는 효과를 제공한다.As described above, in the method and apparatus for driving a double frame rate of a digital display of the present invention, in converting an input video signal into a PWM signal, one frame section of the video signal is divided into a plurality of sections and at least two of each section. By selecting and driving the image signal processed by the above transfer function, since the variation of the pixel is more than twice the input, the probability that a specific pixel is turned on or off for a long time is reduced, thereby reducing the pseudo contour. Also, when expressing a specific gray scale value by adjusting the transfer function value, it minimizes or minimizes the difference between the time when the major pixel and the minor pixel turn on within a frame, thereby eliminating or minimizing the phenomenon such as line structure or gray scale mismatch. do.

Claims

In the method for driving a digital display device,

(1) converting and outputting the input video signal according to different transfer functions;

(2) converting a vertical synchronization signal input together with the video signal into a frame synchronization signal whose phase is synchronized and whose frequency is plural times;

(3) alternately selecting and outputting the output video signal of step (1) during one frame period in synchronization with the frame synchronization signal converted in step (2); And

And (4) converting the image signal output in step (3) into a PWM signal to drive the display.

The method of claim 1, wherein the transfer function of step (1)

f ₁ (x) = (x + a) * b + c

And

f ₂ (x) = (xa) * (1-b)-c, and the average value of the result obtained by adding and subtracting a positive positive value (a, b, c) with respect to the input image signal (x), respectively, is equal to the input value. Double frame rate driving method characterized in that.

The method of claim 2, wherein step (1)

(1a) comparing a gray value of an input video signal with a predetermined specific gray value; And

(1b) a double frame rate further comprising outputting a selection signal for selecting an input video signal if the two gray values match, as a result of the comparison in step (1a), if the two gray values match; Driving method.

The method of claim 3, wherein step (4)

And PWM driving the input video signal and the video signal output in step (3) according to the selection signal of step (1b).

An apparatus for driving a digital display device,

A plurality of modules having different transfer functions for converting an input video signal;

A frame doubler for converting a vertical synchronous signal input together with the video signal into a plurality of frame synchronous signals whose phases are synchronized and whose frequencies correspond to the number of modules;

A multiplexer 1 which alternately selects and outputs an output video signal of the module during one frame period in synchronization with the frame synchronization signal of the frame doubler; And

Double frame rate driving device including a PWM driver for receiving the output of the multiplexer 1 for the PWM drive.

The method of claim 5, wherein the PWM driver is a plurality of,

And a plurality of modules connected to the multiplexer 1, respectively, to PWM-drive the output of each module to output the multiplexer 1.

The method of claim 5,

A comparator for comparing a gray value of a video signal provided at a front end of the module with a preset gray value; And

And a multiplexer 2 for outputting the output signal of the multiplexer 1 when the two gray values match, and outputting the output of the comparator to the PWM driver if the two gray values match.

The method of claim 6 or 7, wherein the module is

A double frame rate drive device comprising: a transfer function such that an average value of a result obtained by adding or subtracting a positive positive value to an input video signal is equal to an input value.