KR20010102193A - 무선 통신 장치의 핑거 할당 관리 방법 - Google Patents

무선 통신 장치의 핑거 할당 관리 방법 Download PDF

Info

Publication number
KR20010102193A
KR20010102193A KR1020017010407A KR20017010407A KR20010102193A KR 20010102193 A KR20010102193 A KR 20010102193A KR 1020017010407 A KR1020017010407 A KR 1020017010407A KR 20017010407 A KR20017010407 A KR 20017010407A KR 20010102193 A KR20010102193 A KR 20010102193A
Authority
KR
South Korea
Prior art keywords
finger
signal strength
finger assignment
threshold
state
Prior art date
Application number
KR1020017010407A
Other languages
English (en)
Other versions
KR100817631B1 (ko
Inventor
알다즈루이스
쉬아댄
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/678,472 external-priority patent/US6975670B1/en
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010102193A publication Critical patent/KR20010102193A/ko
Application granted granted Critical
Publication of KR100817631B1 publication Critical patent/KR100817631B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/711—Interference-related aspects the interference being multi-path interference
    • H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects

Abstract

본 발명은 핑거 록 메커니즘을 이용하여 CDMA와 같은 무선 통신 시 할당된 핑거를 관리하는 방법에 관한 것이다. 이 방법은 통신 장치의 검색기 부분으로부터 핑거 할당을 수신하는 제 1 단계를 포함하는 일련의 단계를 포함한다. 다음, 핑거 할당의 신호 세기가 판단되고, 신호 세기가 존재하는 시간 주기가 결정된다. 핑거 할당은 복수의 신호 세기 임계치 및 시간 임계치와 비교된다. 다음 단계에서, 핑거 할당은 자신이 만족시키는 전술한 임계치를 토대로 결합 동작을 위하여 평가된다. 특히, 핑거 할당은 새롭게 핑거 할당을 하는 경우 또는 결합 신호 세기 임계치를 계속 만족시키는 경우, 결합 동작을 위하여 인에이블된다. 이와는 달리, 핑거 할당은 결합 신호 세기 임계치를 만족시키지는 못하지만 시간 임계치를 초과하지 않으면서 록 신호 세기 임계치를 만족시키는 경우 결합이 허용되지도 않고 할당 해제(예컨대, 록 상태)되지도 않는다. 마지막으로, 핑거 할당이 록 신호 세기 임계치를 만족시키지 못하면 핑거 할당의 제어는 검색기로 넘어간다.

Description

무선 통신 장치의 핑거 할당 관리 방법{METHOD AND APPARATUS FOR MANAGING ASSIGNED FINGERS}
무선 전화기, 예컨대 셀룰러 전화기를 이용하는 것은 오늘날 폭넓게 이용되는 방식이다. CDMA(Code Division Multiple Access) 확산 스펙트럼 시스템과 같은 가변 레이트 통신 시스템은 가장 일반적으로 이용되는 무선 기술 중 하나이다. 산업 표준(IS-95)은 종래의 CDMA 표준에 대한 세부 사항을 제공한다. 이러한 통신 매체에 대한 수요의 증가와 한정된 자원 때문에, 무선 통신용 장치 및 방법의 용량, 신뢰도 및 성능을 개선할 필요성이 크게되었다.
종래 기술인 도 1a를 참조하면, 종래의 기지국과 셀 전화기 사이의 다중 경로 신호 전파에 대한 예가 도시된다. 종래의 기지국(104)은 신호를 이동 장치(102), 예컨대, 셀 전화기로 전송한다. 통상적으로 신호는 기지국을 식별하는 파일럿 정보 및 음성 콘텐츠 등의 데이터 정보를 포함한다. 제 1 신호(106a)와 같이 간섭 없이 이동 장치(102)에 직접 전송될 수 있는 신호는 가장 강력한 신호를 제공한다. 그러나, 기지국(104)이 신호를 전송할 수 있는 파워 한도와 신호가 가려낼 수 있는 잡음이 정해져 있으므로, 이동 장치에서 포착되는 신호의 파워 및 SNR을 개선할 필요성이 커졌다.
종래의 방법은 서로 다른 경로를 따라 이동 장치(102)로 이동하는 전송 신호들을 결합한다. 그 복수의 경로들은 원 신호(original signal)를 반사하는 빌딩(108), 언덕(110) 및 표면(112) 등의 자연 및 인간이 만든 장애물 때문에 생긴다. 이러한 기타 신호들이 이동하는 경로들 때문에, 시간 지연 및 성능 손상은 기지국(104)으로부터 이동 장치(102)로 전송되는 동기 감지 및 잡음 감지 데이터(synchronization-sensitive and noise-sensitive data)에서 본질적으로 발생한다. 가장 강력한 신호를 이동 장치에 제공하기 위하여, 이러한 복수의 경로, 예컨대 경로(106a-106d)로부터 제공된 2 개 이상의 신호들이 결합될 수 있다.
전송 신호의 파괴는 일반적인 2 개의 범주, 즉 저속 변화 채널 손상(slowly-varying channel impairment) 및 고속 페이딩 변화(fast fading variation)로 일어난다. 저속 변화 채널 손상은 도 1a에 도시된 바와 같이 정상 대화 페이딩 또는 물체의 이동이나 차단에 의해 발생되는 쉐도잉(shadowing) 또는 저속 페이딩 등의 인자로부터 발생한다. 저속 변화(예컨대, 서브 Hz)는 채널의 "이용가능성"을 실질적으로 결정한다. 반대로, 고속 페이딩 변화만이 수신된 파형 구조 및 메시지 내에서 에러의 상호 관계의 세부 사항에 영향을 미친다. 신호에 대한 간섭은 도 1a의 신호(106b)와 간섭하는 이동 객체(113)와 같이 신호를 일시적으로 차단하는 객체를 이동시킴으로써 발생될 수 있다. 이러한 신호의 특성 차이를 토대로, 수신 장치에서 직면하는 고속 페이딩 또는 저속 페이딩 변화의 유해한 특성을 피하면서 신호를 포착하는 방법에 대한 필요성이 대두되었다.
지금부터, 종래 기술에 관한 도 1b를 참조하면, 시간에 따른 2 개의 통상적인 다중 경로 신호의 신호 세기에 대한 그래프가 도시된다. 이들 곡선은 통상적인 복조 핑거(demodulation finger)가 페이딩 신호에 반응하는 방식을 도시하기 위해 제공된다. 그래프(100b, 101b)는 할당 핑거를 관리하는 통상적인 방법에 대한 몇 가지 단점을 도시한다. 이러한 단점은 종래 기술에 대한 도면인 도 1c에서 보다 상세히 설명될 것이다. 그래프(100b, 101b)는 신호 세기, 예컨대 신호 대 잡음비(SNR)의 세로축(120) 및 시간의 가로축(122)을 갖는다. SNR은 칩마다 수신된 파일럿 에너지(EC)를 총 수신 스펙트럼 밀도(잡음 및 신호)(IO)로 나누어서 산출된 EC/IO비율일 수 있다.
그래프(100b)의 제 3 다중 경로 신호(106c) 및 그래프(101b)의 제 2 다중 경로 신호(106b)는 이동 장치(102)에서 수신된 다중 경로 신호를 예시적으로 나타낸다. 제 3 다중 경로 신호(106c)는 실선이 점선으로 변하는 지점에 도시된 바와 같이 일찍 임계치(126)를 초과한다. 시간(122a)에서, 제 3 다중 경로 신호(106c)는 임계치(126)를 충족시키지 못한다. 시간(122a) 직후에, 제 3 다중 경로신호(106c)는 자신의 신호 세기 값을 회복하여 임계치(126)를 초과한다.
반대로, 그래프(101b)에 도시된 제 2 다중 경로 신호(106b)는 시간(122b) 이후에야 임계치(126)를 충족시킨다. 그 다음에도, 제 2 다중 경로 신호(106b)는 바로 후의 시간(122c)에서 임계치(126) 이하로 떨어진다. 2 개의 신호(106b, 106c) 모두는 종래 기술에 관한 도면인 도 1a에 도시된 바와 같이 고속 페이딩 변화를 나타내는데, 신호(106b)의 경우에는 물체(113)의 간섭에 의해 발생된다. 제 2 다중 경로 신호(106b)는 신호 세기가 임계치(126) 이하로 떨어질 때 할당해제(deassign)되고(123), 임계치(126) 이상으로 돌아올 때 재할당된다(124). 이러한 고주파에서의 연속적인 할당, 할당 해제 및 재할당의 상태는 스레싱(thrashing)으로 알려져 있다. 신호(106b, 106c)의 동작은 이후에 흐름도에서 설명될 것이다.
지금부터, 도 1c를 참조하면, 통신 장치에서 핑거를 구현하는 데 이용되는 통상적인 프로세스에 대한 흐름도가 도시된다. 흐름도(100c)는 단계(1002)에서 시작한다. 단계(1002)에서, 할당 신호가 결합용 임계치를 충족시키는지 여부를 결정하기 위하여 문의한다. 할당 신호가 임계치에 이르지 못한 경우, 흐름도(100c)는 단계(1004)로 이어진다. 할당 신호가 임계치를 만족시키는 경우, 흐름도(100c)는 종료한다. 단계(1004)에서, 핑거 할당은 임계치를 충족시키지 못했기 때문에 즉시 할당 해제된다. 단계(1004) 다음으로 흐름도는 단계(1006)로 진행한다. 단계(1006)에서, 통신 장치는 신규 핑거를 할당하기 위하여 검색기를 대기한다.
종래 기술의 도면인 도 1c는 할당 핑거의 통상적인 관리와 관련된 몇 가지 문제점을 나타낸다. 첫 번째 문제점은 스레싱에 관한 것이다. 두 번째 문제점은불필요한 지연에 관한 것이다. 단계(1002)에서, 핑거를 할당 해제하는 유일한 기준은 신호를 결합하기 위한 단일 임계치이다. 이러한 하나의 임계치는 종래 기술에 관한 도 1b에서 임계치(126)로 도시된다. 하나의 임계치만을 이용함으로써, 제 3 다중 경로 신호(106c)는 신호가 임계치(126)로 떨어지는 순간, 예컨대 시간(122a)에서 단계(1004)에 의해 즉시 할당 해제된다. 이러한 한계 때문에, 복조 핑거 중 하나는 할당될 신규 다중 경로 신호를 검색기가 식별하도록 단계(1006)에서 대기해야 한다. 이러한 지연은 시간(122a 및 122b) 사이의 지연(128)으로 도시되는데, 이것은 제 3 파일럿(106c)이 할당 해제되고, 제 2 다중 경로 신호(106b)가 할당되는 시간이다.
이렇게 재할당에 의해 발생된 지연은 종래 기술의 도면인 도 1b에 나타난 경우에는 불필요하게 될 수 있다. 그 이유는 제 3 다중 경로 신호(106c)가 시간(122a)에서의 재할당 직후에 만족스런 SNR 레벨로 복귀하기 때문인데, 이는 짧은 페이딩 성능에 있어 일반적인 성능이다. 반대로, 제 3 다중 경로 신호(106c)에 대하여 대체되는 제 2 다중 경로 신호(106b)는 시간에 따라 더 자주 임계치 아래로 떨어지기 때문에 하위의 후보가 된다. 지연은 특히 불필요하거나 자주 발생하는 경우에 이동 장치(102)에 의해 사용자에게 제시되는 신호의 품질에 악영향을 끼칠 수 있다. 그러므로, 핑거 할당을 불필요하거나 자주 변경함으로써 발생되는 지연의 문제점을 예방할 필요성이 대두되었다.
다른 시나리오에서는, 다른 다중 경로 신호들은 복조에 이용할 수 없고 하나의 복조 핑거만을 이용할 수 있는 경우, 제 2 다중 경로 신호(106b)는 그 성능에따라 소정의 복조 핑거로부터 끊임없이 할당 및 할당 해제될 수 있다. 즉, 제 2 다중 경로 신호(106b)가 종종 임계치와 교차함으로 인해, 통신 장치는 다중 경로 신호를 다른 가치있는 후보 다중 경로 신호가 없는 복조 핑거로 자주 할당, 할당 해제 및 재할당하게 된다. 이렇게 빈번한 할당 및 할당 해제 현상은 "스레싱"으로 지칭된다. 불운하게도, 스레싱은 할당 및 할당 해제 등의 임무를 끊임없이 실행함으로써 CPU 동작과 같은 상당한 양의 시스템 자원을 소비한다. 더욱이, 스레싱은 이동 장치(102)로부터 제공되는 출력 신호의 품질을 떨어뜨릴 수 있다. 이는 핑거 할당의 잦은 변경 및 그와 관련된 지연의 영향으로 인해 통신 장치에 의해 사용자에게 제공되는 복합 신호의 열화가 인식가능한 정도로 될 수 있기 때문이다. 결과적으로, 스레싱의 문제점 및 그와 관련된 부수 효과(side effect)의 문제점을 방지하는 할당 핑거 관리 방법에 대한 필요성이 대두되었다.
요약하면, 디지털 통신의 용량, 신뢰도 및 성능을 개선한 장치 및 방법이 필요하게 되었다. 특히, 이동 장치에서 포착된 신호의 파워 및 SNR을 개선할 필요성이 대두되었다. 즉, 수신 장치에서 직면하는 고속 페이딩 변화의 유해한 특성을 피하면서 신호를 포착하는 방법에 대한 필요성이 대두되었다. 특히, 핑거 할당의 불필요하거나 잦은 변경으로 인해 발생하는 지연의 문제점을 방지할 필요성이 대두되었다. 최종적으로, 스레싱 문제를 방지하는 할당 핑거 관리 방법에 대한 필요성이 대두되었다.
발명의 개요
본 발명은 디지털 통신 용량, 신뢰도 및 성능을 개선하는 방법 및 장치를 개시한 것이다. 더욱 상세하게는, 본 발명은 이동 장치에서 수신된 신호의 파워 및 SNR을 개선하는 방법을 제공한다. 또, 본 발명은 수신 장치에서 직면하는 고속 페이딩 변화의 유해한 특성을 피하면서 신호를 획득하는 방법을 제공한다. 특히, 본 발명은 핑거 할당의 불필요하거나 잦은 변경으로 인해 발생하는 지연의 문제점을 피하기 위한 것이다. 최종적으로, 본 발명은 스레싱의 유해한 영향 없이 전술한 방법을 실행한다.
일 실시예에 있어서, 본 발명은 핑거 록 알고리즘을 이용하는 코드 분할 다중 액세스(CDMA) 통신 시스템에서 할당 핑거를 관리하는 방법을 개시한다. 이 방법은 통신 장치의 검색기 부분으로부터 핑거 할당을 수신하는 제 1 단계를 포함하는 일련의 단계를 포함한다. 다음 단계에 있어서, 핑거 할당의 신호 세기가 결정되고 필터링된다. 이어서, 신호 세기가 존재하는 시간 주기가 결정된다. 핑거 할당은 한 개 이상의 신호 세기 임계치 및/또는 시간 임계치와 비교될 수 있다. 다음 단계에서, 핑거 할당은 전술한 임계치 중 이를 만족시키는 것을 토대로 결합 동작에 대해 평가된다.
특히, 핑거 할당을 비교 및 평가하는 마지막 2 개의 단계는 몇 개의 부가적인 단계를 포함한다. 핑거 할당은 신규 핑거 할당이 있는 경우 또는 "결합" 신호 세기 임계치를 지속적으로 충족시키는 경우, 결합하기 위하여 인에이블된다. 이와는 달리, 핑거 할당은 결합 신호 세기 임계치는 충족시키지 않지만 "시간" 임계치를 초과함이 없이 "록" 신호 세기 임계치를 충족시키는 경우, 결합을 위해 인에이블되지도 않고 할당 해제되지도 않는다(예컨대, 록 상태). 마지막으로, 핑거 할당의 제어는 핑거 할당이 록 신호 세기 임계치 또는 시간 임계치를 충족시키지 못하는 경우에 검색기로 다시 전달된다. 복수의 임계치를 이용하고 하나의 시간 임계치를 이용함으로써, 본 발명은 불필요한 스위칭의 스레싱 및 지연 효과를 방지하는 할당 핑거 관리 방법을 제공한다. 특히, 복수의 신호 세기 임계치 및 시간 임계치는 신호 세기 및 시간의 버퍼를 제공하여, 그 신호 세기를 빠르게 회복할 수 있는 짧은 페이딩 신호를 제공한다. 따라서, 버퍼는 과응답 통상적인 시스템(over-responsive conventional system)을 둔화시킨다.
다른 실시예에 있어서, 본 발명은 모두 서로 접속되어 있는 송수신기, 프로세서 및 컴퓨터 판독가능 메모리를 포함하는 통신 장치를 개시한다. 통신 장치의 메모리부는 프로세스를 경유하여 실행될 때, 통신 장치에서 할당 핑거를 관리하는 전술한 방법을 실행하는 데이터 및 프로그램 명령을 포함한다.
본 발명에서 논의되는 이러한 목적 및 장점들은 다양하게 도면에 도시되는 바람직한 실시예의 상세한 설명에 의해 당업자라면 명백히 알 수 있을 것이다.
본 발명은 무선 통신 분야에 관한 것이다. 특히 본 발명은 핑거 록 메커니즘을 이용하여 무선 통신 장치의 할당 핑거(assigned fingers)를 관리하는 장치 및 방법에 관한 것이다. 본 발명은 핑거 록 메커니즘을 사용하여 무선 통신의 할당 핑거를 관리하는 장치 및 방법에 대해 기술할 것이다.
본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부된 도면은 상세한 설명과 함께 본 발명의 실시예를 도시하고 있고, 본 발명의 원리를 설명하고 있다. 본 명세서에 참조되는 도면은 특별히 표시된 것을 제외하고는 실제 크기로 도시되지 않았다는 것을 이해해야 한다.
도 1a는 통상적인 기지국과 이동 장치 사이의 다중 경로 신호 전파를 도시하는 도시도.
도 1b는 시간에 따른 2 개의 통상적인 다중 경로 신호 세기에 대한 신호 세기의 그래프.
도 1c는 통신 장치에서 핑거를 구현하는 데 이용되는 통상적인 프로세스의 흐름도.
도 2는 본 발명의 일 실시예에 따라 통신 장치에서 핑거 할당에 대해 실행되는 관리 기능의 블록도.
도 3은 본 발명의 일 실시예에 따라 할당된 핑거의 핑거 록 관리에 이용되는 통신 장치의 블록도.
도 4는 본 발명의 일 실시예에 따라 복수의 성능 임계치와 비교되는, 시간에 따른 한 개의 할당된 핑거의 성능에 대한 그래프.
도 5a는 본 발명의 일 실시예에 따라 핑거 할당을 분류할 수 있는 핑거 록 상태의 상태도.
도 5b는 본 발명의 일 실시예에 따라 핑거 할당을 분류할 수 있는 타이밍 상태의 상태도.
도 5c는 본 발명의 일 실시예에 따라 통신 장치에서의 핑거 록 상태 및 타이밍 상태에 대한 상태도를 구현하는 프로세스의 흐름도.
도 6은 본 발명의 일 실시예에 따라 통신 장치에서 할당 핑거의 핑거 록 관리에 이용되는 프로세스의 흐름도.
지금부터, 첨부된 도면에 도시된 예들을 통하여 본 발명의 바람직한 실시예를 상세히 설명할 것이다. 바람직한 실시예와 결합하여 본 발명을 설명하고는 있지만, 본 발명이 이러한 실시예에 국한되지 않는다는 것이 이해될 것이다. 오히려, 본 발명은 첨부한 청구 범위에 의해 정의된 바와 같이 본 발명의 정신 및 범위 내에서 다양한 수정, 변경 및 동등물을 커버한다. 더욱이, 본 발명의 다음과 같은 상세한 설명에 있어서, 본 발명을 이해하기 위하여 다양한 특정 세부 사항이 제공된다. 그러나, 당업자라면, 본 발명이 이러한 특정 세부 사항 없이 실시될 수 있다는 것을 이해할 것이다. 한편, 널리 공지된 방법, 절차, 부품 및 회로들은 본 발명의 특징을 불명료하게 하지 않도록 상세히 설명하지 않을 것이다.
이 프로세스에 따른 상세한 설명의 일부분은 절차, 로직 블록, 프로세싱 및 컴퓨터 또는 디지털 시스템 메모리 내의 데이터 비트 또는 통신 장치 내의 신호에 대한 동작을 나타내는 기타 부호 표현으로 나타내진다. 이러한 설명 및 표현은 디지털 통신 분야의 당업자가 자신의 작업의 내용을 다른 당업자에게 가장 효율적으로 전달하기 위하여 사용하는 수단이다. 절차, 로직 블록, 프로세스 등이 본원 발명에 포함되고, 일반적으로 원하는 결과를 유도하는 일정한 단계 또는 명령의 시퀀스가 될 수 있다. 단계들은 물리적인 양에 대한 물리적인 조작을 요구하는 단계들이다. 일반적으로, 필수적인 것은 아니지만, 이러한 물리적인 조작은 통신 장치또는 프로세서에서 저장, 전송, 결합, 비교 및 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 편의 상 그리고 일반적인 용도를 위해, 이러한 신호들은 비트, 값, 요소, 부호, 문자, 용어, 번호 또는 본 발명의 참조 부호 등으로 언급된다.
그러나, 이러한 모든 용어들이 물리적인 조작 및 양을 지칭하는 것으로 해석될 수 있고, 이 기술 분야에서 일반적으로 사용되는 용어에 의해 해석되는 편의 상의 라벨일 뿐이라는 것을 기억해야 한다. 후속하는 논의에서 명백하게 진술되지 않더라도, 본 발명의 논의를 통하여, "수신", "결정", "인에이블", "금지", "허용", "복조", "실행", "분류", "평가" 또는 유사한 용어는 통신 장치 또는 데이터를 조작하고 변형하는 비슷한 전자 계산 장치의 동작 및 프로세스를 지칭한다. 이 데이터는 통신 장치 구성요소 내에 물리적인(전자) 양으로 나타나고, 통신 장치 구성요소 또는 다른 정보 저장, 전송 또는 디스플레이 장치 내의 물리적인 양으로서 유사하게 표현되는 다른 데이터로 변형된다.
지금부터, 도 2를 참조하면, 통신 장치에서 핑거 할당에 대해 실행되는 관리 기능의 블록도가 본 발명의 일 실시예에 따라 도시된다. 블록도(200)는 다른 장치, 예컨대 기지국(104)으로부터 전송된 신호(240)를 수신한다. SMC(Set Maintenance Central processing unit software) 블록(242)(설정 관리 중앙 처리 장치 소프트웨어)은 채널 평가 및 검색기 기능 등의 기능들을 제공하여 통신 장치용으로 적합한 대역 내 PN 공간으로부터 다중 경로 신호를 인출하고 할당한다. SMC 블록(242) 기능은 널리 공지된 기술이다.
복조 블록(243)은 SMC 블록(242)에 접속된다. 복조 블록(243)은 복수의 복조 핑거를 이용하여 다중 경로 신호를 복조하는 기능을 실행한다. 사용된 핑거의 수는 특정 적용 목표 및 그 이용 가능한 자원에 대한 구체적인 양에 따라 폭넓게 변할 수 있다.
채널 평가(CHEST : CHannel ESTimating) 블록(244)은 복조 블록(243)에 접속된다. CHEST 블록(244)은 핑거 할당의 신호 세기 표지를 제공한다. 일 실시예에 있어서, CHEST 블록(244)은 SMC 블록(242)에 의해 실행되는 채널 평가기 기능과 분리되는 신규 기능이다. 본 실시예에 있어서, CHEST 블록(244)은 할당 핑거의 주어진 다중 경로 신호에 대한 전용 채널 평가 및 더욱 세련되고 정확한 필터링 동작을 실행한다. CHEST 블록(244)은 EC/IO비율(예컨대, 칩 당 수신된 파일럿 에너지(EC)를 총 수신 스펙트럼 밀도(I0)로 나눈 비율)을 결정하여 제공하거나, 핑거 품질 표지(FQI)를 그 다음 블록에 출력 데이터(245)로서 제공한다. 다른 실시예에 있어서, CHEST 블록(244)은 SMC 블록(242)에서 실행되는 채널 평가 데이터를 이용하고, 그 데이터에 대한 부가적인 필터링 동작을 간단히 실행할 수 있다. 채널 평가는 신호 세기 계산을 실행하는 널리 공지된 기능을 포함한다. 예컨대, CHEST 블록은 구적 역분산(quadrature despreading), 가산 및 덤프(dump) 기능, 및 무한 임펄스 응답 (IIR) 필터 기능 등의 기능을 실행한다. IIR 필터는 적합한 변수, 예컨대 잊혀지지 쉬운 인자, 특히 특정 애플리케이션, 그 실행 목표, 이용가능한 자원에 대해 결정된 적절한 계수를 가질 수 있다.
핑거 록 블록(246)은 FQI 데이터(245)를 수신하는 복조 블록(243)에 접속된다. 핑거 록 블록(246)은 CHEST 블록(244)으로부터 수신된 EC/IO데이터 (245) 및/또는 타이머 블록(249)으로부터 수신된 타이머 데이터(251)를 해석하는 로직 기능을 실행한다. 핑거 록 블록은 적합한 신호 세기 임계치 및/또는 시간 임계치에 대하여 신호 세기 데이터(245) 및 타이머 데이터(251)를 평가하여 다중 경로 신호가 할당 해제, 록 또는 후속적으로 결합되어야 하는지 여부를 결정한다. 임계치의 양, 타입 및 값에 대한 세부사항은 후속 도면에서 상세히 설명된다. 핑거 록 블록(246)은 핑거 결합 표지(FCI) 출력 데이터(247)를 자신이 접속되는 다음 블록, 예컨대 결합기 블록(248)에 제공한다.
결합기 블록(248)은 핑거 록 블록(246)으로부터의 FCI 데이터(247)에 의해 지시되는 경우 할당 핑거에 의해 복조된 다중 경로 신호를 결합한다. 핑거 할당에 의해 복조된 다중 경로 신호가 결합되어서는 안 된다고 FCI 데이터가 지시하면, 결합기 블록(248)은 신호를 결합하지 않는다. 이와는 달리, 핑거 할당에 의해 복조된 다중 경로 신호가 결합되어야 한다고 핑거 록 블록(246)에서 제공된 FCI 데이터가 지시하는 경우, 결합기 블록(248)은 신호를 결합한다. 결합기 블록(248)은 도시되지 않았지만 종래 기술에 널리 공지되어 있는 후속 기능 블록에 의해 디코딩된 복합 신호 출력(250)을 제공한다.
CHEST 블록(244)을 이용하여 신호 세기에 대한 더욱 정확한 데이터를 제공하고, 핑거 록 블록(246) 및 타이밍 블록(249)에 의해 시행된 로직 및 복수의 임계치를 이용함으로써, 본 발명은 단기 페이딩 동안 할당 핑거를 유지하는 정확하고 효율적인 버퍼를 제공한다. 반대로, 종래의 기술은 단기 페이딩 동안 핑거 할당을 취소해서, 그들이 회복될 때 그들을 재할당함으로써, 바람직하지 않은 스레싱 효과를 발생시킨다.
지금부터, 도 3을 참조하면, 본 발명의 일 실시예에 따른, 할당 핑거의 핑거 록 관리에 이용되는 통신 장치의 블록도가 도시된다. 통신 장치(300), 예컨대 이동 또는 기지국 장치는 2개의 일반적인 섹션, 즉, 펌웨어/소프트웨어(310) 및 전용 하드웨어(320)를 포함한다. 펌웨어/소프트웨어 섹션(310)은 버스(302)를 통해 상호접속되는 프로세서(314) 및 메모리(316)를 포함한다. 펌웨어/소프트웨어 섹션(310)은 범용 장치 또는 특수한 디지털 신호 처리(DSP) 장치가 될 수 있다. 이와는 달리, 펌웨어/소프트웨어 섹션(310)에 의해 실행되는 기능들은 특정 상태 머신을 이용하여 실행될 수 있다.
도 3의 하드웨어 섹션(320)은 안테나(303), 송수신기(304) 및 레이크 수신기 (rake receiver)(326)를 포함한다. 하드웨어 섹션(320)은 통신 장치(310)의 펌웨어/소프트웨어부(310)에 접속되어 펌웨어/소프트웨어 섹션이 디지털 처리할 수 있는 원 데이터(raw data)를 제공한다. 안테나(303)는 송수신기(304)에 접속되고, 송수신기(304)는 레이크 수신기(326)에 결합된다.
버스(302)는 통신 시스템(300) 내의 장치들의 예시적인 구성을 제공한다. 명료하게 하기 위해 버스(302)는 한 개의 버스 라인으로 도시된다. 당업자라면 버스(302)가 적절한 장치 사이에 명령 및 데이터를 전달하기 위한 특정 데이터 라인및/또는 제어 라인의 하위 구성요소를 포함할 수 있다는 것을 알 수 있을 것이다. 또한, 당업자라면 버스(302)가 주어진 응용 분야에 적절하도록 다수의 게이트웨이, 상호 접속부 및 번역기(translators)를 포함한다는 것을 이해할 것이다.
도 3의 본 실시예는 3 개의 핑거, 예컨대, 핑거 1(322), 핑거 2(322) 및 핑거 3(323)을 포함하는 레이크 수신기(326)를 도시하고 있다. 그러나, 본 발명은 레이크 수신기(326) 내에서 임의 개수의 핑거를 이용하는 것에도 적합하다. 각 핑거(321-323)는 자신의 각각의 다중 경로 신호를 독립적으로 식별 및 복조할 수 있도록 송수신기(304)에 접속된다. 하드웨어(320) 및 펌웨어(310)의 결합을 이용함으로써, 본 발명은 이후에 충분히 설명된 바와 같이 다중 경로 신호에 대한 핑거 할당의 효율적이고 유연한 관리를 제공한다.
도 3의 송수신기(304), 프로세서(314) 및 메모리(316)는 도 2의 SMC 블록(242)의 기능을 실행한다. 유사하게, 일 실시예에서 도 2의 복조 블록(243), 채널 평가기 블록(244), 핑거 록 블록(246), 타이머 블록(249) 및 결합기 블록(248)에 의해 수행되는 기능은 일 실시예로 도 3의 레이크 수신기(326), 프로세서(314) 및/또는 메모리(316)에 의해 실행될 수 있다.
또한, 통신 시스템(300)이 단지 예시적이며, 본 발명이 여러 다른 통신 시스템 내에서 동작할 수 있다는 것을 이해할 것이다. 더욱이, 본 발명은 예시적인 통신 시스템(300)과 유사한 구성요소를 갖는 지능적 장치의 호스트를 이용하기에 매우 적합하다.
지금부터, 도 4를 참조하면, 복수의 성능 임계치와 비교하여, 시간에 따른할당된 핑거의 성능에 대한 그래프가 본 발명의 일 실시예에 따라 도시된다. 후속 핑거들은 일 예로 이러한 성능 곡선을 이용하여 기능 및 예컨대 할당 핑거를 관리하는 본 발명의 프로세스를 도시할 것이다.
그래프(400)는 시간(422)의 가로축 및 신호 세기(420)의 세로축을 갖는다. 신호 세기는 전술한 바와 같이 절대 신호 파워 또는 EC/IO등의 신호 대 잡음비(SNR)의 소정 버전을 나타낼 수 있다. 제 2 다중 경로 신호(106b)는 시간 주기에 따라 도시된 신호의 예로서 도시된다. 그래프(400)는 본 발명에 이용된 복수의 임계치를 도시한다. 제 1 신호 세기 임계치, 즉 Threshold Combine(T_COMB)(426)는 본 발명의 관리 프로세스가 후속 결합 동작에 대한 핑거 할당을 승인하는 임계치를 나타낸다.
T_COMB(426) 임계치와 함께, 본 실시예는 제 2 신호 세기 임계치인 Threshold Lock(T_LOCK)(428)을 포함한다. 본 실시예에 있어서, T_LOCK (428)은 T_COMB(426)보다 작은 값을 갖는다. T_LOCK 임계치(428)는 본 발명의 프로세스가 핑거 할당을 록 또는 할당 해제할지 여부를 결정하는 임계치를 나타낸다.
마지막 제 3 임계치는 T_COMB(426) 및 T_LOCK(428) 임계치 사이에 다중 경로 신호가 존재하는 시간의 양에 관한 시간 임계치 N_LOCK(424)이다. 본 실시예가 핑거 할당의 다중 경로 신호의 상태를 평가(예컨대, 차후의 결합 또는 할당 해제 동작)하기 위해 3 개의 임계치를 제공하고 있지만, 본 발명은 3 개 이하의 임계치도 적절하게 이용할 수 있다. 특정 값, T_LOCK(428), T_COMB(426), N_LOCK(424)은 광범위한 값을 취할 수 있는데, 이것은 통신 시스템에 이용된 특정 애플리케이션, 하드웨어 및/또는 프로토콜에 대한 요건 및 가정에 의존하여 선택된다.
도 4를 참조하면, 시간 간격 9(449), 시간 간격 4 (444), 시간 간격 5(445) 및 시간 간격 7(447)은 T_COMB 임계치(426)를 초과하는 제 2 다중 경로 신호(106b)의 성능을 도시한다. 반대로, 시간 간격 6(446)은 T_COMB 임계치(428)를 충족시키지 못하는 제 2 다중 경로 신호(106b)의 성능을 도시한다. 최종적으로, 시간 간격 1(441) 및 시간 간격 10(450)은 T_COMB 임계치(426)를 초과하는 제 2 다중 경로 신호(106b)의 성능을 도시한다. 복수의 시스템 주기는 도 4에 열거된 임의의 시간 간격에 걸쳐 발생할 수 있다. 이후의 도면에는 이러한 특정 시간 간격을 참조하여 본 발명의 핑거 할당의 관리 상태 및 프로세스를 도시한다.
지금부터, 도 5a를 참조하면, 핑거 할당을 분류할 수 있는 핑거 록 상태의 상태도가 본 발명의 일 실시예에 따라 도시된다. 상태도(500a)는 본 발명에 의해 핑거 할당을 분류하고 관리할 수 있는 상태 사이의 실제 상호 작용을 도시한다. 상태도(500a)는 본 발명의 프로세스 및 장비가 이들 상태에서 다중 경로 신호 핑거 할당을 효율적으로 분류하고 전이하는 방법을 설명하기 위하여 차후의 도면에서 이용될 것이다. 도 5a에서 언급된 임계치는 도 4의 예시적 신호에 대한 특정 시간 간격으로 참조되어 상태 분류 및 상태 전이에 대한 명시적인 예를 제공할 것이다.
도 5a의 상태도(500a)는 SMC(Set Maintenance Central processing unit(CPU)) 소프트웨어, 예컨대 전술한 도 2의 SMC 블록(242)에 의해 결정 및 제공됨으로써, 다중 경로 신호에 대하여 이용 가능한 상태를 도시한다. 다중 경로 신호들은 도 5a의 SMC 블록(242)에 의해 제공된 2개의 상태 중 하나의 상태를 가질 수 있다. 첫 번째 상태는 다중 경로 신호의 파일 부분이 가산용 임계치(T_ADD)보다 큰 신호 세기(예컨대, Ec/IO)를 갖는 필수적 상태를 갖는 할당 상태(502)이다. 검색기에 의해 이용된 T_ADD 임계치는 이 기술 분야에서 널리 알려져 있으므로, 그에 대한 설명은 명확하게 하기 위하여 생략한다. 본 실시예에 있어서, T_ADD는 T_LOCK 또는 T_COMB 중 하나의 값보다 작은 값을 갖는다.
도 5a의 SMC 블록(242)에 의해 제공되는 두 번째 상태는 할당 해제 상태(504)이다. 할당 해제 상태(504)로 이전에 분류된 다중 경로 신호를 할당 해제 상태(504)로 유지하는 한 가지 조건은 다중 경로 신호의 파일럿 부분이 가산용 임계치(T_ADD)보다 작은 신호 세기(예컨대, EC/IO)를 가질 때이다. 록 상태(506) 또는 결합 상태(508)로 분류되는 다중 경로 신호들은 이후에 기술된 바와 같이 할당 해제 상태(504)로 떨어질 수 있다. 이러한 조건은 이후에 설명될 것이다.
또한, 핑거 록 기능 블록(246)은 상태 다이어그램(500a)에 도시된 바와 같이 다중 경로 신호를 위한 복수의 상태를 제공한다. 본 실시예는 2개의 상태가 핑거 록 기능 블록(246)에 존재하는 것을 도시한다. 그 첫 번째 상태는 결합 상태(508)이다. 다중 경로 신호가 결합 상태(508)로 분류될 수 있는 한 가지 조건은 초기 조건(550)을 경유하는 것이다. 초기 조건(550)은 다중 경로 신호가 SMC 블록(242)에 의해 초기에 할당될 때, 예컨대, 문제의 다중 경로가 관리 프로세스의 직전 사이클에서 결합 또는 록 상태에 있지 않을 때 발생한다. 본 실시예에 있어서, FQI,예컨대 EC/IO는 T_LOCK 또는 T_COMB 임계치를 반드시 충족시킬 필요는 없다. 초기 상태는 다중 경로 신호 할당(즉, 특정 PN 오프셋)이 할당 상태로 최초로 진입할 때 발생한다. 도 4의 시간 간격 9(449)는 이러한 상태 변경 시나리오를 도시하는데, 여기서 다중 경로 신호(106d)는 시간 간격 9(449)에 검색기에 의해 획득된다고 가정한다. 도 4의 시간 간격 4(444)는 상태 변경 시나리오를 도시하는데, 여기서 제 2 다중 경로 신호(106b)가 시간 간격 6에서 SMC 블록(242)에 의해 재할당됨에 따라, SMC 블록(242)으로부터 새로운 다중 경로 신호 할당으로 나타난다.
결합 상태(508)에서 다중 경로 신호를 분류하는 다른 조건은 갱신 조건(558)을 경유하는 것이다. 특히, 갱신 조건(558)은 록 상태(506)로 이전에 분류된 다중 경로 신호가 T_COMB 임계치를 초과하는 핑거 품질 표지(FQI)를 가질 때 발생한다. 도 4의 시간 간격 7(447)은 다중 경로 신호(106b)가 자신의 FQI > T_LOCK 임계치이어서 이러한 FQI에서 시간 간격이 N_LOCK 임계치 이하이기 때문에 록 상태에 있는 이러한 상태 전이 시나리오를 나타낸다. 다중 경로 신호가 결합 상태(508)로 분류될 수 있는 한 가지 조건은 유지 조건(552)이고, 그 범주는 다중 경로 신호의 FQI가 T_COMB 임계치보다 큰 것이다. 도 4의 시간 간격 5(445)는 이러한 상태 시나리오를 도시한다. 결합 상태(508)로 분류되는 다중 경로 신호는 차후의 결합 동작(556)에 제공된다.
결합 상태(508)로 분류되는 다중 경로 신호에 대하여, 핑거 결합 표지(FCI)는 1로 설정되어 다중 경로 신호가 차후의 결합 동작에서 결합될 수 있는 상태임을나타낸다. FCI는 디지털 로직 회로 또는 소프트웨어에서 세트 또는 클리어 플래그가 될 수 있는 실제의 2진 비트를 나타낸다.
핑거 록 기능(246)의 두 번째 상태는 록 상태(506)이다. 다중 경로 신호가 록 상태로 들어갈 수 있는 한 가지 조건은 이전에 설명된 다운 그레이드(downgrade) 조건(562)이다. 결합 상태(508)로 이전에 분류된 다중 경로 신호는 다운 그레이드 조건(562)에 의해 록 상태(506)로 다운 그레이드될 수 있다. 다운 그레이드 조건(562)은 다중 경로 신호가 T_COMB 이하이지만 T_LOCK 이상인 FQI를 갖는 경우에 발생한다. 도 4의 시간 간격 1(441)은 이러한 상태 변경 시나리오를 도시한다. 유사하게, 결합 상태(508)로 이전에 분류된 다중 경로 신호는 SMC 기능 블록 (242)으로 다운 그레이드될 수 있는데, 이는 다운 그레이드 조건(566)에 의해 할당 해제 상태(504)로 분류될 수 있다. 다운 그레이드 조건(566)은 다중 경로 신호가 임의 시간 주기 동안 T_LOCK 이하인 FQI를 갖는 경우에 발생한다. 도 4의 시간 간격 6(446)은 이러한 상태 변경 시나리오를 도시한다.
록 상태(506)로 현재 분류된 다중 경로 신호가 록 상태(506)로 남아 있을 수 있는 한 가지 조건은 유지 조건(560)이다. 유지 조건(560)은 록 상태 (506)로 이전에 분류된 다중 경로 신호에 대하여 발생하는데, 그 FQI는 T_COMB 이하이지만, T_LOCK 임계치 이상이고, 그 타이머는 시간 임계치 (TL)를 초과하지 않는다(예컨대, TL은 카운트다운 타이머 구성에 대하여 0 이상이다). 도 4의 시간 간격 10(450)은가시적인 관찰에 의해 이러한 록 상태 시나리오를 도시하는데, 그 이유는 그 시간 간격이 N_LOCK(434) 이상이 아니기 때문이다. 시간 간격 10으로부터 신호(106b)의 회복은 본 발명의 핑거 할당 관리 시스템으로 인해 통신 시스템의 스레싱을 발생시키지 않는 짧은 페이딩 조건을 도시한다.
록 상태(506)로 이전에 분류된 다중 경로 신호는 록 상태(506)에 대한 조건들을 만족시키지 못하는 경우에 록 상태(506)로부터 다운 그레이드된다. 특히, 첫 번째 다운 그레이드 조건(564a)은 다중 경로 신호가 T_COMB 임계치 이하이고, T_LOCK 임계치 이상인 FQI를 갖지만 그 타이머는 시간 임계치를 초과하지 않는 경우(예컨대, 도 4의 시간 간격 2(442)는 그 시간 간격이 N_LOCK(424)를 초과하기 때문에 이러한 상태 변경 시나리오를 가시적인 관찰에 의해 도시한다) 발생한다. 두 번째 다운 그레이드 조건(564b)은 다중 경로 신호가 T_LOCK 임계치 이하인 FQI를 갖는 경우에 발생한다. 도 4의 시간 기간(6 446)은 시간 간격 9(449)와 시간 간격 6(446) 사이에 적어도 한 번 록 상태(506)로 분류된다고 가정하면서 이러한 상태 시나리오를 도시한다. 다중 경로 신호들이 록 상태(406)로부터 다운 그레이드될 때, 핑거의 제어는 SMC 기능(242)으로 넘어간다. SMC는 할당 해제 상태(504)로 분류하는 것과 같이 다중 경로 신호를 분류하는 임의의 기능 또는 상태를 실행할 수 있는데, 이는 파일럿 EC/IO가 T_ADD 이하인 동안은 남아 있을 것이다.
록 상태(506)로 분류되는 다중 경로 신호들은 이러한 상태로 초기 분류 시 활성화되는 타이머에 의해 감시된다. 부가적으로, 록 상태(506)로 분류되는 다중경로 신호들은 FCI를 0으로 설정하여, 문제의 다중 경로 신호가 후속 결합 동작에 이용될 수 없도록 한다. 일 실시예에 있어서, 각 다중 경로 신호 핑거 할당은 다른 다중 경로 신호 핑거 할당과 무관하다. 그렇게 함으로써, 한 개 이상의 다중 경로 신호는 도 5a에 나타난 상태 중 하나의 상태를 점유할 수 있다. 도 5a의 현재 실시예는 다중 경로 신호를 한 상태로 분류하고, 상태 사이에서 전이시키는 특정 요건을 제공하지만, 본 발명은 다른 임계치 또는 조건을 이용하는 데에도 적합하다.
지금부터, 도 5b를 참조하면, 핑거 할당을 분류할 수 있는 타이밍 상태의 상태도가 본 발명의 일 실시예에 따라 도시된다. 도 5b의 상태도(500 b)는 도 5a의 상태도(500a)와 공동으로 작업하여 상태 분류에 필요한 조건의 타이머 상태부를 제공하고, 후속 도면에서 기술될 바와 같이, 다중 경로 신호의 결합 상태 변경을 제공하여 본 발명의 핑거 관리 프로세스를 충족시킨다.
타이밍도(500b)는 2개의 상태, 프리로드(preload) 상태(570) 및 카운트다운 상태(572)를 포함한다. 본 실시예는 카운트다운 타이머를 구현한다. 그러나, 이 타이머 기능은 임계치와 비교되는 카운트 업 타이머에 의해 적절한 표지 로직을 이용하여 이루어질 수 있다. 이 타이머 기능은 도 3의 타이머 블록(328) 등의 하드웨어에 의해 구현될 수 있다.
프리로드 상태(570)는 도 4에 도시된 타이머 임계치(TL)를 N_LOCK (424)로 설정한다. 다중 경로 신호가 록 상태로 진입하지 않으면, 유지 조건(573)에 의해언록(unlock) 상태로 남게 된다. 그러나, 다중 경로 신호가 록 상태로 변하면, 타이머는 조건(574)에 의해 상태를 변경한다. 타이머 상태는 다중 경로 신호가 조건(578)에 의해 언록되면, 카운트다운 상태(572)로부터 프리로드 상태(570)로 복귀할 수 있다.
카운트다운 타이머 상태(572)는 소정의 다중 경로 신호에 대한 카운트다운 타이머를 감소시킨다. 다중 경로 신호는 조건(576)으로 도시된 바와 같이 신호 세기가 록 상태에 남아 있는 경우 카운트다운 상태로 남는다. 카운트다운 타이머의 감소는 신호 품질이 결정되는 샘플링 발생, 예컨대 시스템 동작 사이클마다 한 번 될 수 있다. 이러한 감소는 원하는 특정한 시간 값과 상관될 수 있다. 예컨대, 타이머 임계치는 5㎒ 시스템에서 10 사이클에 대하여 설정되고, 10㎒ 시스템에서 20 사이클로 설정되어, 동일한 기간의 짧은 페이딩을 얻는다. 타이머 상태는 도 5b에 조건(580)으로 도시되어 있는 바와 같이 타이머가 소멸하는 경우에도 변경할 수 있다. 또한, 타이머 소멸은 도 5a에 의해 다중 경로 신호의 핑거 록 상태의 변경을 일으킨다.
본 실시예에 있어서, 도 5a 및 5b의 상태도(500a 및 500b)가 부등호, 예컨대 ">" 또는 "<" 등의 연산자에 의해 임계치를 정의하고 있지만, 본 발명은 "≥" 또는 "≤" 등의 다른 연산자를 이용하여 임계치에 대한 통과/실패 범주를 정의할 수도 있다.
지금부터, 도 5c를 참조하면, 통신 장치에서 핑거 록 상태 및 타이밍 상태에 대한 상태도를 구현하는 프로세스의 흐름도가 본 발명의 일 실시예에 따라 도시된다. 흐름도(5000c)는 도 5a 및 5b의 상태 분류 및 상태 전이를 만족시킬 수 있는 일련의 질의(queries)에 대한 일 실시예를 제공한다. 그러나, 본 발명은 전술한 상태 조건을 수행하기 위하여 다른 순서, 질 및 프로세스를 이용할 수도 있다. 흐름도(5000c)의 단계들은 도 3의 통신 장치의 다양한 구성요소에 의해 실행될 수 있다. 특히, 프로세스(5000c)의 질의 및 로직은 통신 장치(300)의 하드웨어(320) 구성요소와 함께 펌웨어/소프트웨어(310)를 이용하거나 상태 머신을 이용하여 실행될 수 있다.
프로세스(5000c)는 단계(5002)에서 시작한다. 본 실시예의 단계(5002)에서, 핑거 할당은 통신 장치에서 수신된다. 단계(5002)는 도 2에 도시된 레이크 수신기(326) 내에 도시된 핑거 중 하나에 의해 일 실시예에서 구현된다. 다중 경로 신호는 통신 장치(300)의 펌웨어/소프트웨어(310)로 실행되는 SMC 블록(242)에 의해 이미 판단되고 핑거에 대하여 할당된다. 단계(5002)에 이어서, 프로세스(5000c)는 단계 (5003)로 진행한다.
본 실시예의 단계(5003)에서, 할당된 다중 경로 신호는 핑거에 의해 복조된다. 단계(5003)는 도 3에 도시된 통신 장치(300)의 레이크 수신기부(326)에 의해 일 실시예에서 수행된다. 특히, 복수의 핑거 중 하나는 레이크 수신기(326) 내의 신호 핑거, 예컨대 핑거1(321)로 할당된다. 이 복조 단계는 당업자에 의해 널리 공지되어 있다. 단계{(5003)에 이어서, 프로세스(5000c)는 단계(5006)로 진행한다.
본 실시예의 단계(5004)에 있어서, 핑거 품질 표지(FQI)가 결정된다.단계(5004)는 통신 장치(3000의 소프트웨어/펌웨어(310)부에 의해 일 실시예에서 수행된다. 단계(5004)는 소정의 다중 경로 신호에 대해 연속적인 신호 세기 표지, 예컨대 EC/IO를 제공한다. 단계(5004) 다음에, 프로세스(5000c)는 단계(5006)로 진행한다.
본 실시예의 단계(5006)에 있어서, 질의는 다중 경로 신호가 신규 할당 신호인지 여부, 즉 다중 경로 신호가 검색기에 의해 이전에 할당되지 않았었는지 여부를 판단한다. 다중 경로 신호가 신규 할당 신호인 경우, 프로세스(5000c)는 단계(5007)로 진행한다. 이와는 달리, 다중 경로 신호가 신규 할당 신호가 아닌 경우, 프로세스(5000c)는 단계(5008)로 진행한다. 단계(5006)는 새롭게 얻은 신호를 즉시 복조하여, 프로세스(5000c)에서 후속 단계와 관련된 지연을 피하기 위한 로직을 제공한다. 단계(5006)는 도 5a에 도시된 상태도(500a)의 초기 상태 조건(550)을 실행하는 데 이용되는 로직의 일 실시예이다.
단계(5007)는 다중 경로 신호가 단계(5006)에 의해 새롭게 할당된 신호인 경우에 발생한다. 본 실시예의 단계(5007)에서, 핑거 결합 표지(FCI)는 1로 설정된다. FCI=1로 설정함으로서, 단계(5007)는 본 실시예에서 할당된 다중 경로 신호가 후속 동작에서 결합되도록 하는 비트 플래그를 제공한다. 본 발명은 다른 로직 및 다른 장치를 이용하여 필요한 성능 조건, 예컨대, 도 5a 및 5b의 상태도의 조건을 만족시킬 때, 다중 경로 신호가 결합될 수 있도록 하는 단계를 수행할 수도 있다. 단계(5007)에 이어 프로세스(5000c)는 단계{(5013)로 진행한다.
본 실시예의 단계(5013)에서는 결합 동작이 실행된다. 단계(5013)는 FCI=1을 갖는 신호에 대해서만 실행되는데, 이는 신호가 결합 동작의 결과 발생하는 전체의 복합 신호를 개선할 수 있는 충분한 품질이라는 것을 나타낸다. FCI=0인 다른 상태는 후속 단계에서 논의한다. 단계(5013)는 도 5a에 도시된 상태도(500a)의 결합 동작(556)을 실행한다. 단계(5013) 다음에, 프로세스(5000c)는 종료한다.
단계(5008)는 단계(5006)에서 할당 다중 경로 신호가 새롭게 할당된 신호가 아닌 경우에 일어난다. 본 실시예의 단계(5008)에 있어서, 질의는 FQI가 T_COMB 임계치 이상인지 여부를 판단한다. 다중 경로 신호가 T_COMB 임계치를 넘는 FQI를 갖는 경우, 프로세스(5000c)는 단계(5009)로 진행한다. 이와는 달리, 다중 경로가 T_COMB 임계치 이하인 FQI를 갖는 경우, 프로세스(5000c)는 단계(5010)로 진행한다. 단계(5008)는 T제 1 신호 세기 임계치 T_COMB를 도 4에 도시된 T_COMB 임계치(426)로 평가하는 로직을 제공한다. 단계(5008)는 도 5a에 도시된 상태도(500a)의 상태 변경 조건(558), 상태 변경 조건(562) 및 상태 유지 조건(560)에 의해 결합 상태(508)와 록 상태(506)를 구별하는 데 이용되는 로직을 구현한다.
단계(5009)는 다중 경로 신호가 단계(5008)에서 T_COMB 임계치를 넘는 FQI를 갖는 경우에 발생한다. 본 실시예의 단계(5009)에서 타이머는 클리어된다. 이러한 조건은 다중 경로 신호가 충분한 신호 세기, 예컨대 T_COMB 임계치를 넘는 세기를 가짐으로써, 타이머 임계치는 상관하지 않아도 되는 시나리오를 나타낸다. 결과적으로, 타이머는 존재하는 임의의 잔류값(residual values) 또는 상태를 제거하기 위하여 클리어된다. 이러한 단계는 본 실시예의 일부는 아니지만 단계(5006)에서 새롭게 할당된 신호에 대하여 적용할 수 있다. 단계(5009)에 이어서, 프로세스(5000c)는 전술한 단계(5007)로 진행한다.
단계(5010)는 단계(5008)에서 다중 경로 신호가 T_COMB 임계치 이하인 FQI를 갖는 경우에 발생한다. 본 실시예의 단계(5010)에 있어서, 질의는 문제의 다중 경로 신호의 FQI가 T_LOCK 임계치 미만인지 여부를 결정한다. 다중 경로 신호가 T_LOCK 임계치 미만인 FQI를 갖는 경우에, 프로세스(5000c)는 단계(5011)로 진행한다. 이 상태는 다중 경로 신호가 결합을 위한 잠재적인 후보로 남기에 충분한 신호 세기를 갖지 않는, 예컨대 T_LOCK 임계치 미만의 세기를 갖는 시나리오를 나타낸다. 특히 이 시나리오는 할당된 다중 경로 신호가 록 상태가 될 가치가 없기에 충분한 딥 페이딩(deep fading)을 나타낸다. 이와는 달리, 다중 경로 신호가 T_LOCK 임계치 이상인 FQI를 갖는 경우, 프로세스(5000c)는 단계(5012)로 진행한다. 이러한 상태는 다중 경로 신호가 충분한 신호 세기, 예컨대 T_LOCK 임계치를 넘는 세기를 갖는 시나리오를 나타내는데, 이는 후속 결합 동작에 적합한 훨씬 더 높은 신호 세기, 예컨대 T_COMB로 빠르게 복귀할 높은 확률을 갖는다.
단계(5010)는 제 2 신호 세기 임계치 T_LOCK을 도 4에 도시된 T_LOCK(428)로 평가하는 로직을 제공한다. 단계(5010)는 도 5a에 도시된 상태도(500a)의 상태 변경 조건(564b) 및 상태 유지 조건(560)에 의해 결합 상태(508), 록 상태 (506) 및 할당 해제 상태(504)를 구별하는 데 이용된다.
단계(5011)는 본 실시예에서 몇 가지 조건 하에서 발생할 수 있다. 첫째,단계(5011)는 다중 경로 신호가 단계(5010)에서 T_LOCK 임계치 미만인 FQI를 갖는 경우에 발생한다. 둘째, 단계(5011)는 단계(5014)에서 다중 경로 신호에 대한 타이머가 N_LOCK 임계치를 초과하는 경우에 발생할 수 있다. 단계(5011)에 있어서, 핑거 할당의 제어는 문제의 다중 경로 신호를 할당 해제할 가능성이 가장 높은 검색기에 대해 일어난다. 그러나, 본 발명은 록 상태가 아닌 다중 경로 신호에 대한 다른 배치에도 적합하다. 다중 경로 신호가 록 상태 조건으로부터 제거될 때, 타이머는 존재할 잔류값 또는 상태를 제거하기 위하여 클리어된다. 이 단계는 본 실시예의 일부분은 아니지만 단계(5006)에서 새롭게 할당된 신호에 적용될 수 있다.
단계(5012)는 다중 경로 신호가 단계(5010)에서 T_LOCK 임계치를 넘는 FQI를 갖고 단계(5008)에서 T_COMB 임계치 미만인 FQI를 갖는 경우에 발생한다. 본 실시예의 단계(5012)에 있어서, 타이머는 올라간다(step). 이 조건은 다중 경로 신호가 충분한 신호 세기, 예컨대 T_LOCK 임계치를 넘는 세기를 갖는 시나리오를 나타내고, 그것은 차후의 결합 동작에 적합한 높은 신호 세기, 예컨대 T_COMB로 빠르게 복귀할 가능성이 매우 높다. 그러나, 문제의 할당된 다중 경로 신호에 대한 신호 세기의 회복 속도를 감시하기 위하여, 타이머는 올라가거나 증가된다. 타이머는 도 2 및 도 3에서 앞서 논의된 바와 같이 카운트 업 또는 카운트 다운 타이머일 수 있다. 단계(5012)는 단계(5009)의 실행과 비슷하게 실행된다. 단계(5012) 다음에, 프로세스(5000c)는 단계(5014)로 진행한다.
본 실시예의 단계(5014)에 있어서, 질의는 문제의 할당된 다중 경로 신호에 대하여 할당 해제된 타이머가 N_LOCK 임계치를 만족시키는 데 실패하는지 여부를판단한다. 본 실시예에 있어서, N_LOCK 임계치(424)는 소정의 시간 간격으로서 도 4에 도시된다. 따라서, 다중 경로 신호는 N_LOCK 임계치에 의해 제공된 시간량을 초과하는 경우에 임계치를 만족시키지 못하는 것이 된다. 다중 경로 신호가 N_LOCK 임계치를 초과하는 경우, 프로세스(5000c)는 단계(5011)로 진행한다. 이와는 달리, 다중 경로 신호가 N_LOCK 임계치를 초과하지 않으면, 프로세스(5000c)는 단계(5016)로 진행한다. 단계(5014)는 신호 세기 성능에 대하여 시간 임계치를 평가하는 로직을 제공한다. 즉, 할당된 다중 경로 신호가 소정의 시간, 예컨대, N_LOCK 내에 자신의 신호 세기를 개선하지 않는 경우, 그 페이딩 조건으로부터 회복할 가능성이 낮다. 단계(5014)는 도 5a에 도시한 상태도(500a)의 상태 변경 조건(564a), 상태 유지 조건(560)에 의해 록 상태(506)와 할당 해제 상태(504)를 구별하는 데 사용되는 로직4의 일 실시예이다. 단계(5014)는 도 5b의 타이밍 상태도(500b)를 구현하는 데 이용되는 로직의 실행을 제공한다.
단계(5015)는 단계(5014)에 의해 다중 경로 신호가 타이밍 임계치, N_COMB를 충족시키지 못하는 경우에 발생한다. 본 실시예에 있어서, 단계(5015)는 핑거 할당을 록한다. 이러한 단계는, 가장 할당 해제될 것 같은 경우, 단계(5013)에서 핑거 할당이 결합되도록 허용하지 않음으로써, 또, 할당된 핑거의 제어를 검색기에게 넘겨주지 않음으로써 간접적으로 수행된다. 따라서, 핑거 록의 본 실시예가 일시적으로 구현된다. 단계(5015)에 이어서, 프로세스(5000c)는 단계(5016)로 진행한다.
본 실시예의 단계(5016)에서, 핑거 결합 표지(FCI)는 0으로 설정된다.단계(5007)는 반대 극성이기는 하지만 단계(5007)에 기술된 방법과 비슷한 방법으로 수행된다. FCI=0을 설정함으로서, 단계(5016)는 본 실시예에서 할당된 다중 경로 신호가 후속 단계에서 결합되는 것을 막을 비트 플래그를 제공한다. 단계(5016) 다음으로, 프로세스(5000c)는 단계(5002)로 복귀한다.
단계에 대한 많은 명령 및 프로세스(5000c)의 단계로부터 데이터 입력 및 출력은 도 3에 도시된 바와 같이 메모리(316) 및 프로세서(314)를 이용하여 실행될 수 있다. 본 실시예에 대한 메모리 저장부는 판독 전용 메모리(ROM)와 같은 영구 메모리 또는 RAM 등의 일시 메모리 중 하나가 될 수 있다. 또한, 메모리(316)는 하드 드라이브, CD ROM 또는 플래쉬 메모리 등의 프로그램 명령을 포함할 수 있는 임의의 다른 종류의 메모리 저장부가 될 수 있다. 더욱이, 프로세서(314)는 현존하는 시스템 프로세서일 수도 있고, 전용 디지털 신호 처리(DSP) 프로세서가 될 수 있다. 이와는 달리, 명령들은 마이크로제어기 또는 상태 머신을 이용하여 실행될 수 있다.
본 실시예의 프로세스(5000c)가 특정한 순서와 개수의 단계를 나타냈지만, 본 발명은 다른 실시예에도 적합하다. 예컨대, 프로세스(5000c)에 제공된 모든 단계가 본 발명에 필요한 것은 아니다. 부가적인 단계들이 현재의 단계에 부가될 수도 있다. 마찬가지로, 단계들의 순서는 그 적용에 따라 수정될 수 있다. 또한, 프로세스(5000c)가 직렬 프로세스로 도시되었지만, 연속 또는 병렬 프로세스로 실행될 수 있다.
지금부터, 도 6을 참조하면, 통신 장치 내의 할당된 핑거의 핑거 록 관리에이용되는 프로세스의 흐름도가 본 발명의 일 실시예에 따라 도시된다. 프로세스(6000)의 실시를 이용함으로서, 본 발명은 선택적인 시간 임계치를 포함하는 복수의 임계치를 실행하여 핑거 복조를 위해 할당된 다중 경로 신호를 관리하는 방법을 제공한다. 할당된 다중 경로 신호를 적합하게 관리함으로써, 본 발명은 통상적인 통신 시스템과 관련된 지연 및 스레싱 문제를 회피할 수 있다. 본 발명을 실행하는 결과로서, 디지털 통신 시스템의 용량, 신뢰도 및 성능이 향상된다. 본 발명의 프로세스는 이동 장치(예컨대, 셀 전화기) 및 기지국 등의 어떠한 타입의 통신 장치에도 적용할 수 있다.
프로세스(6000)는 단계(6002)에서 개시한다. 본 실시예의 단계(6002)에 있어서, 핑거 할당, 예컨대 활성 다중 경로 신호 할당이 통신 장치에서 수신된다. 단계(6002)는 일 실시예에 있어서 도 2에 기술된 기능 블록,, 도 3에 기술된 장치 및/또는 도 5c에 기술된 방법을 이용하여 실행된다. 또한, 단계 (6002)는 이전 도면의 기능 블록, 장치 및 방법과는 다른 것을 이용하는 데에도 적합하다. 단계(6002)에 이어 프로세스(600)는 단계(6003)로 진행한다.
본 실시예의 단계(6003)에 있어서, 핑거 할당은 복조되는 복조 핑거에 제공된다. 단계(6002)는 일 실시예로서 도 5c의 단계(5003)에 의해 실행된다. 단계(6003) 다음으로, 프로세스(6000)는 단계(6004)로 진행한다.
본 실시예의 단계(6004)에 있어서, 핑거 할당의 성능 레벨이 결정된다. 단계(6002)는 일 실시예에서 도 5c의 단계(5004)에 의해 실행된다. 그러나, 단계(6004)는 단계(5004)에 대하여 언급된 핑거의 성능 레벨을 결정하는 방법과는다른 것에도 적합하다. 단계(6004)로부터 출력은 신호 세기(6004a) 및 신호 세기(6004a)가 존재하는 시간 주기(6004b)를 포함한다. 출력(6004a 및 6004b)은 도 2 내지 5c에 제공된 것과는 다른 실시예를 이용하여 실행될 수도 있다. 시간 주기의 출력(6004b)은 핑거 할당의 신호 세기에 대한 페이딩 기간을 평가하는 유용한 도구를 제공한다. 이것은 본 발명이 시간 및 신호 세기 임계치를 토대로 핑거 할당의 적합한 결합을 제공할 수 있도록 한다. 단계(6004)다음에 프로세스(6000)는 단계(6006)로 진행한다.
본 실시예의 단계(6006)에 있어서, 핑거 할당은 후속 결합 동작을 위한 상태로 분류된다. 단계(6002)는 일 실시예에서 신호 세기(6006a) 및 신호 세기가 존재하는 시간 주기(6006b)의 입력을 포함한다. 다른 실시예에 있어서, 핑거 할당은 복수의 신호 세기 임계치에만 의존하여 하나의 상태로 분류될 수 있다. 다른 실시예에 있어서, 핑거는 부가적인 시간 임계값에 따라 하나의 상태로 분류될 수 있다. 일 실시예에 있어서, 단계(6006)는 도 5a 및 5b에 도시된 상태도(500a 및 500b)에 따라 실행된다. 상태 머신은 통신 장치(300)의 상태 머신 및/또는 소프트웨어/펌웨어(310)부에 의해 효율적으로 실행된다. 그러나, 본 발명은 소정의 다중 경로 신호에 대한 상태 변경 또는 상태 유지를 결정하는 데 이용되는 광범위한 조건과 함께 다른 상태도를 이용할 수도 있다. 단계(6006)는 록 상태(6006c) 및 타이머 상태(6006d)의 출력을 제공한다. 이러한 출력은 도 5a와 도 5b의 상태도 및 도 3의 통신 장치(300)의 하드웨어(320) 및 소프트웨어/펌웨어(310)부를 이용하여 실행된다. 단계(6006)에 이어 프로세스(6000)는 단계(6008)로 진행한다.
본 실시예의 단계(6008)에 있어서, 핑거 할당은 자신의 성능 레벨을 토대로 결합 동작에 대하여 평가된다. 단계(6008)는 핑거 할당을 분류하는 상태를 평가함으로써 실행된다. 상태는 도 5c에 도시된 바와 같이 핑거 결합 표지(FCI) 플래그를 이용하여 암시적으로 실행된다. 이 실시예는 도 3에 도시된 바와 같이 통신 장치(300)의 하드웨어 및 소프트웨어/펌웨어 부분(310)을 사용하여 구현된다. 플래그 비트를 이용하면 소정의 핑거 할당에 대한 결합 동작을 결정하는 상태를 편리하게 구현할 수 있다. 그러나, 본 발명은 본 실시예에 언급된 복수의 임계치를 토대로 핑거 할당을 결합, 록 또는 할당 해제하기 위한 결정을 실행하는 것과는 다른 방법을 이용할 수도 있다. 단계(6008) 다음에 프로세스(6000)는 단계(6010)로 진행한다.
본 실시예의 단계(6010)에 있어서, 핑거 할당의 상태는 적합하게 갱신된다. 단계(6010)는 병렬 또는 직렬 방식으로 도 5c의 프로세스(5000c)를 반복 실행함으로서 수행된다. 이 상태는 메모리(316)에 저장 및 갱신될 수 있고, 도 3의 통신 장치(300)의 하드웨어에 의해 실행될 수 있다. 단계(6010)에 이어서 프로세스 (6000)는 종료한다.
본 실시예의 프로세스(6000)가 특정 순서 및 개수의 단계를 나타내고 있지만, 본 발명은 이와는 다른 실시예에도 적합하다. 예컨대, 프로세스(6000)에 제공된 모든 단계가 본 발명에 필요한 것은 아니다. 부가적인 단계가 현재의 단계에 부가될 수도 있다. 마찬가지로, 단계의 순서는 그 적용에 따라 수정될 수 있다. 또한, 프로세스(6000)가 직렬 프로세스로 도시되고 있지만, 또한 연속적이거나 병렬 프로세스로 실행될 수 있다.
이러한 단계에 대한 많은 명령 및 프로세스(6000)의 단계들로부터 제공된 데이터 입력 및 출력은 도 2에 도시된 메모리(216) 및 프로세서(214)를 이용하여 실행될 수 있다. 본 실시예의 메모리 저장부(216)는 ROM(218b) 등의 영구 기억 장치 또는 RAM(218a) 등의 일시 메모리 중 하나가 될 수 있다. 또한, 메모리(216)는 하드 드라이브, CD ROM 또는 플래쉬 메모리 등의 프로그램 명령을 포함할 수 있는 임의의 다른 타입의 메모리 기억 장치가 될 수 있다. 또한, 프로세서(214)는 전용 제어기, 현존하는 시스템 프로세서, 또는, 전용 디지털 신호 처리(DSP) 프로세서가 될 수 있다. 이와는 달리, 명령은 상태 머신의 소정 형태를 이용하여 실행될 수 있다.
본원에 나타난 실시예를 살펴보면, 본 발명은 디지털 통신의 용량, 신뢰도 및 성능을 개선하는 방법 및 장치를 효율적으로 제공한다. 보다 구체적으로, 그 실시예는 본 발명이 이동 장치에서 수신된 신호의 파워 및 SNR을 개선하는 방법을 제공한다. 본 발명은 전술한 실시예에 설명된 바와 같이 수신 장치에서 직면하는 고속 페이딩 변화의 유해한 특성을 피하면서 신호를 포착하는 방법을 제공한다. 중요한 것은, 본 발명이 핑거 할당에서의 빈번하거나 불필요한 변경에 의해 발생하는 지연의 문제점을 해결한다. 마지막으로, 본 발명은 스레싱 문제를 피하면서 할당 핑거를 관리하는 전술한 방법을 구현한다.
본 발명의 특정 실시예에 대한 이전의 설명은 도시하고 설명할 목적으로 나타낸 것이다. 이것은 본 발명을 개시된 형태로 제한하려는 것이 아니며, 전술한교시를 바탕으로 다양한 수정 및 변경이 가능하다는 것은 명백하다. 전술한 실시예들은 본 발명의 원리 및 실제적인 응용을 가장 잘 설명하기 위하여 선택된 것이며, 당업자라면 특정 용도에 적합하게 다양한 실시예를 다양하게 수정할 수 있다. 본 발명의 범위는 첨부한 청구 범위에 의해 정의된다.

Claims (12)

  1. 무선 통신 장치에서 핑거 할당(a finger assignment)을 관리하는 방법에 있어서,
    a) 통신 장치로부터 상기 핑거 할당을 수신하는 단계와,
    b) 상기 핑거 할당을 위한 신호 세기를 결정하는 단계와,
    c) 상기 핑거 할당을 위한 상기 신호 세기가 제 1 신호 세기 임계치를 만족하는 경우 결합 동작을 위하여 상기 핑거 할당을 인에이블하는 단계와,
    d) 상기 핑거 할당의 신호 세기가 제 2 임계치 - 상기 제 2 신호 세기 임계치는 상기 제 1 신호 세기 임계치 미만임 - 를 만족하는 경우에 상기 핑거 할당이 할당 해제되는 것을 방지하는 단계
    를 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  2. 제 1 항에 있어서,
    상기 무선 통신 장치는,
    송수신기와,
    상기 송수신기에 결합되는 프로세서와,
    상기 프로세서에 결합되고 상기 프로세서를 통하여 실행되어 상기 프로세서로 하여금 상기 방법을 실행하게 하는 컴퓨터 판독 가능 메모리 장치
    를 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  3. 제 1 항에 있어서,
    전자 장치로 하여금 상기 방법을 실행하게 하는 컴퓨터 판독 가능 코드를 포함하는 컴퓨터 판독 가능 매체 수단에 의해 수행되는 무선 통신 장치의 핑거 할당 관리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    e) 상기 핑거 할당의 신호 세기가 상기 제 2 신호 세기 임계치를 만족하는 시간 주기를 결정하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  5. 제 4 항에 있어서,
    f) 상기 시간 주기가 시간 임계치를 만족시키는 경우에 상기 핑거 할당이 할당 해제되는 것을 방지하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  6. 제 4 항에 있어서,
    f) 상기 핑거 할당이 상기 시간 임계치를 만족시키는 데 실패한 경우에 상기 핑거 할당이 할당 해제되도록 하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    e) 상기 핑거 할당이 상기 제 2 신호 세기 임계치를 만족시키는 데 실패한 경우에 상기 핑거 할당이 할당 해제되도록 하는 단계를 더 포함하는 것인 무선 통신 장치의 핑거 할당 관리 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    e) 상기 핑거 할당을 복조하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    e) 단계 b)에서 결정된 상기 핑거 할당의 상기 신호 세기를 필터링하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    e) 상기 핑거 할당의 상기 신호 세기를 기초로 상기 핑거 할당을 복수의 상태 중 하나의 상태로 분류하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  11. 제 4 항에 있어서,
    e) 상기 핑거 할당의 상기 신호 세기 및 상기 신호 세기가 존재하는 상기 시간 주기를 기초로 상기 핑거 할당을 복수의 상태 중 하나의 상태로 분류하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
  12. 제 10 항에 있어서,
    f) 자신의 상태에 기초하여 상기 결합 동작 또는 할당 해제를 위한 상기 핑거 할당을 평가하는 단계를 더 포함하는 무선 통신 장치의 핑거 할당 관리 방법.
KR1020017010407A 1999-12-17 2000-12-15 무선 통신 장치의 핑거 할당 관리 방법 KR100817631B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17239299P 1999-12-17 1999-12-17
US60/172,392 1999-12-17
US09/678,472 2000-10-02
US09/678,472 US6975670B1 (en) 2000-10-02 2000-10-02 Managing assigned fingers in wireless telecommunication using a finger lock mechanism

Publications (2)

Publication Number Publication Date
KR20010102193A true KR20010102193A (ko) 2001-11-15
KR100817631B1 KR100817631B1 (ko) 2008-03-27

Family

ID=26868039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010407A KR100817631B1 (ko) 1999-12-17 2000-12-15 무선 통신 장치의 핑거 할당 관리 방법

Country Status (6)

Country Link
EP (1) EP1190499B1 (ko)
JP (1) JP4756157B2 (ko)
KR (1) KR100817631B1 (ko)
CN (1) CN100414847C (ko)
DE (1) DE60023498T2 (ko)
WO (1) WO2001045277A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975744B1 (ko) * 2006-04-13 2010-08-12 삼성전자주식회사 이동통신 시스템에서 레이크 수신 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123333A1 (de) * 2001-05-14 2002-11-28 Infineon Technologies Ag Mehrteilnehmer-Detektion mittels RAKE-Empfänger-Struktur
US6754254B2 (en) * 2001-11-09 2004-06-22 Qualcomm Incorporated Control of transit power during out-of-lock condition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490165A (en) * 1993-10-28 1996-02-06 Qualcomm Incorporated Demodulation element assignment in a system capable of receiving multiple signals
US5754583A (en) * 1996-05-06 1998-05-19 Motorola, Inc. Communication device and method for determining finger lock status in a radio receiver
US5930288A (en) * 1996-05-06 1999-07-27 Motorola, Inc. Time-shared lock indicator circuit and method for power control and traffic channel decoding in a radio receiver
JP2839014B2 (ja) * 1996-07-05 1998-12-16 日本電気株式会社 符号分割多重方式セルラシステムの送信電力制御方法
JPH11331069A (ja) * 1998-02-24 1999-11-30 Lucent Technol Inc ディジタルコ―ドレス電話機のベ―スバンドプロセッサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975744B1 (ko) * 2006-04-13 2010-08-12 삼성전자주식회사 이동통신 시스템에서 레이크 수신 장치 및 방법
US7940752B2 (en) 2006-04-13 2011-05-10 Samsung Electronics Co., Ltd Rake reception apparatus and method in a mobile terminal

Also Published As

Publication number Publication date
JP2003517240A (ja) 2003-05-20
EP1190499A2 (en) 2002-03-27
CN1357177A (zh) 2002-07-03
CN100414847C (zh) 2008-08-27
DE60023498D1 (de) 2005-12-01
WO2001045277A2 (en) 2001-06-21
EP1190499B1 (en) 2005-10-26
WO2001045277A3 (en) 2002-01-10
DE60023498T2 (de) 2006-06-29
JP4756157B2 (ja) 2011-08-24
KR100817631B1 (ko) 2008-03-27

Similar Documents

Publication Publication Date Title
KR100883495B1 (ko) 통신 시스템에서 핑거 자원을 관리하기 위한 방법 및 장치
KR20020054361A (ko) 핑거 관리 방법, 무선 통신 장치 및 컴퓨터 판독가능 매체
CN1599985A (zh) 无线通信系统中跟踪信号的方法和装置
KR100811900B1 (ko) 콜 드롭 방지 방법, 무선 통신 장치 및 컴퓨터 판독 가능 매체
US6975670B1 (en) Managing assigned fingers in wireless telecommunication using a finger lock mechanism
KR100817631B1 (ko) 무선 통신 장치의 핑거 할당 관리 방법
JP4815561B2 (ja) マルチパス信号を管理する方法と装置
US7317760B2 (en) System and method for finger and path management in receivers
US6725016B1 (en) Method and apparatus for managing multipath signals for a receiver with multiple demodulators
US8483264B2 (en) Apparatus and method for chip level equalization in wireless communication system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170315

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190312

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200311

Year of fee payment: 13