KR20010101007A - 반도체 기판 열처리용 장치 및 방법 - Google Patents
반도체 기판 열처리용 장치 및 방법 Download PDFInfo
- Publication number
- KR20010101007A KR20010101007A KR1020017006087A KR20017006087A KR20010101007A KR 20010101007 A KR20010101007 A KR 20010101007A KR 1020017006087 A KR1020017006087 A KR 1020017006087A KR 20017006087 A KR20017006087 A KR 20017006087A KR 20010101007 A KR20010101007 A KR 20010101007A
- Authority
- KR
- South Korea
- Prior art keywords
- heater
- temperature
- wafer
- chamber
- processing
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims description 91
- 238000000034 method Methods 0.000 title claims description 66
- 239000000758 substrate Substances 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 141
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000010453 quartz Substances 0.000 claims abstract description 29
- 238000012546 transfer Methods 0.000 claims abstract description 25
- 230000003287 optical effect Effects 0.000 claims abstract description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910002804 graphite Inorganic materials 0.000 claims abstract description 14
- 239000010439 graphite Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000011282 treatment Methods 0.000 claims description 45
- 230000005855 radiation Effects 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000000615 nonconductor Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 24
- 230000009977 dual effect Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 241
- 235000012239 silicon dioxide Nutrition 0.000 description 28
- 230000008859 change Effects 0.000 description 27
- 238000001816 cooling Methods 0.000 description 25
- 239000007789 gas Substances 0.000 description 24
- 230000008901 benefit Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 238000011109 contamination Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000153 supplemental effect Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 241000183024 Populus tremula Species 0.000 description 3
- 238000009529 body temperature measurement Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012774 insulation material Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000009021 linear effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000010926 purge Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 241000196324 Embryophyta Species 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 208000037998 chronic venous disease Diseases 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000009422 external insulation Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000000247 postprecipitation Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021654 trace metal Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
- C30B31/12—Heating of the reaction chamber
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Control Of Resistance Heating (AREA)
- Resistance Heating (AREA)
- Waste-Gas Treatment And Other Accessory Devices For Furnaces (AREA)
- Muffle Furnaces And Rotary Kilns (AREA)
- Furnace Details (AREA)
Abstract
이중 저항 가열 시스템은 주변(peripheral) 또는 가장자리 가열기(120B)에 둘러싸인 베이스 또는 주요 가열기(primary heater)(120A)를 포함한다. 상기 두개의 저항 가열기는 가열 블럭으로 열을 전달하고, 및 상기 가열기 및 가열 블럭은 실질적으로 절연 공동(130A-H) 내부에 동봉된다. 상기 절연 공동 벽은 절연의 다층을 포함하고, 및 세 개의 층이 실질적으로 집중적으로 배열되었다. 가장 내부 층 (130A-D)은 실리콘 카바이드로 코팅된 그라파이트이고, 외부 층(130G-H)은 불투명한 석영이다. 진공 스풀(143)은 저항 가열기를 포함한 쳄버의 영역으로부터 가스를 배출하기 위한 큰 도관 통로(1010), 및 쳄버의 다른 영역으로부터 가스를 제거하기 위한 작은 도관 통로(1020)를 구비한다. 온도 측정 센서는 온도계(610) 및 광학 고온계(630)를 포함하고, 상기 온도계는 적합한 광학 고온계를 측정하기 위해 사용되었다.
Description
확산로(diffusion furnace)는 반도체 장비 재료(반도체 웨이퍼 또는 다른 반도체 기판등)의 열처리 용으로 폭 넓게 사용되었다. 일반적으로 상기 노는 처리를 위해 비교적으로 균일하고 및 안정한 온도를 제공하는 큰 열량을 가진다. 그러나, 균일한 결과를 성취하기 위해서, 상기는 1회분의 웨이퍼가 노내부로 삽인된 후 열 평형에 도달하기 위한 노내부 조건이 필요하다. 따라서, 확산로에서 웨이퍼를 위한 가열 시간은 비교적 길고, 일반적으로 10분을 초과한다.
직접 회로 면적이 감소될 때, 빠른 가열 소둔과 같은 어떠한 열처리를 위한 짧은 열처리 단계가 불순물(dopant)의 측면 확산 및 관계된 형태 면적의 넓힘을 감소시키는데 바람직할 수 있다. 또한 열처리 지속 기간은 MOS 트랜지스터의 처음 전압이 상승하지 않도록 하기 위해서 확산 진행을 감소시키는데 제한을 받는다. 결과적으로, 종래 확산로에서 긴 처리 시간은 많은 처리를 위해 바람직할 수 없다. 또한, 처리를 위한 증가하는 급박한 요구사항들이 억제되고 및 반복하여 많은 적용을 위해 바람직하지 않은 일괄 처리를 만든다. 확산로를 교체할 때, 단일 웨이퍼 급속 열처리(RTP) 시스템은 웨이퍼를 빠르게 냉각 및 가열하기 위해 개발되었다. 대부분의 RTP 시스템은 냉각 벽 내부 웨이퍼를 선택적으로 가열하기 위해 고강도 램프 (lamp)(보통 텅스텐-할로겐 램프 또는 아크 램프)를 사용하고, 석영로가 바람직하였다. 상기 램프가 매우 낮은 열량을 가질 때, 상기 웨이퍼는 빠르게 가열될 수 있다. 또한 빠른 웨이퍼 냉각은 열원이 느린 온도 램프 저하의 요구없이 곧 바로 꺼질 수 있기 때문에 용이하게 이루어질 수 있다. 웨이퍼를 가열하는 램프는 처리 쳄버의 열량 효과를 최소화하고 및 웨이퍼 온도위로 조절하는 빠른 실시간을 허용한다. 단일 웨이퍼, 램프를 바탕으로한 RTP 리액터가 강화된 처리 제어를 제공하는 반면, 그들의 처리량은 실질적으로 베치로(batch furnace) 시스템 보다 작다.
램프를 바탕으로한 RTP 시스템이 빠른 가열 및 냉각을 허용하는 반면, 반복하고, 그들을 사용한 균일한 웨이퍼 처리 온도를 이루고, 특히 큰 웨이퍼(200mm 이상)에 대해서는 어려움이 있다. 온도 균일성은 웨이퍼의 반사 및 대류 열 손실뿐만 아니라 광학 에너지 흡수의 균일함에 민감하다. 보통 웨이퍼 온도 불균일성은 반사열 손실이 가장자리에서 가장 크기 때문에 웨이퍼 가장자리 부근에서 나타난다. 종종, 웨이퍼 가장자리가 가열되는 동안, 웨이퍼의 중심보다 몇도 낮은 온도(심지어10도 정도)가 된다. 일반적으로 900도(900℃)보다 높은, 고온에서, 상기 불균일성이 웨이퍼상(특히 가장자리 부근)의 결정 슬립 라인을 생성할 수 있다. 슬립 라인 형성을 최소화하기 위해, 종종 절연 링이 냉각 쳄버 벽으로부터 웨이퍼를 보호하기 위해 웨이퍼 주변에 놓인다. 그렇지만, 웨이퍼 온도 불균일성은 합금 함량, 입경, 및 불순물 농도와 같은 불균일한 재료 특성을 초래할 수 있다. 상기의 불균일한 재료 특성들은 회로 소자를 저하시키고 및 낮은 온도(일반적으로 900℃ 이하)에서 조차도 생산량을 감소시킨다. 예를 들면, 온도 균일성은 포스트 침전 어닐링에 의해 티타늄 규화물의 형성에 중요하다. 적당한 합금은 몇 도의 온도의 범위에서 단지 형성된다. 사실, 얻어진 티타늄 규화물의 시트 저항의 균일성은 상기가 규화물이 형성되는 정확한 온도에 너무 민감하기 때문에 RTP 시스템내 온도 균일성을 평가하기 위한 표준 측정으로써 간주된다.
따라서 웨이퍼 온도 레벨 및 균일성은 램프를 바탕으로한 RTP 시스템내에서 주의깊게 감시되고 및 제어되어야 한다. 일반적으로 광학 고온계는 그의 비침입 특성 및 RTP내 빠른 가열과 냉각을 제어하는데 있어 중요한 비교적 빠른 측정 속도 때문에 사용되었다. 그러나, 광학 고온계를 사용하여 웨이퍼 온도의 정확한 온도 측정은 웨이퍼로부터 발산된 반사 강도의 정확한 측정 및 웨이퍼 반사 방사 특징 또는 방사능에 의존한다. 일반적으로 방사능은 웨이퍼에 의존하고 및 온도, 쳄버 반사도, 웨이퍼 재료(서브 층의 형태 및 두께를 포함), 표면 조도, 및 표층을 포함한 매개 변수의 범위에 의존하고, 및 층이 웨이퍼의 표면상에 성장할 때 처리동안 동력학적으로 변한다. 또한, 열원, 특히 램프로부터 반사는 웨이퍼 표면을 벗어나반사시키고 및 광한 고온계를 방해한다. 상기 반사된 방사는 웨이퍼 표면으로부터 반사된 측정된 방사 강도를 틀리게 증가시키고 및 부정확한 웨이퍼 온도 측정을 초래한다. 따라서 상기는 램프를 바탕으로한 시스템이 요구되는 것과 같이 정확하게 측정될 필요가 있는 것 외에 웨이퍼 온도를 제어하기 위한 수단을 구비하기 위해 시스템의 복잡성 및 RTP 시스템에서 처리의 비용을 감소시키는데 관심을 가지는 것이 바람직할 수 있다. 상기는 웨이퍼 온도를 직접 측정하지 않고 바람직한 처리 범위내에서 웨이퍼 온도를 유지하므로써 공정을 제어할 수 있도록 처리된 웨이퍼당 비용의 관점(웨이퍼 방사능 측정 장치 비용은 제외)에서 바람직할 수 있다.
램프 가열된 RTP 시스템의 단점을 극복하기 위해서, 몇 개의 시스템이 저항성있는 전열기을 사용하여 제안되었다. 그러한 전열기은 안정한 온도를 갖춘 비교적으로 큰 열량을 제공한다. 판(측면 열 전도가 웨이퍼와 비교하여 높은 것)에 의해 가열하는 웨이퍼의 고유의 온도 균일성은 보통 램프를 바탕으로한 RTP의 특징과 같이 그 자체로 웨이퍼보다 우수하다. 따라서, 웨피어 가열을 위한 판 또는 서스셉터(susceptor)를 사용하므로써, 블록상의 웨이퍼의 온도 균일성은 측정되고 및 웨이퍼 처리를 위해 장비를 사용하기전 설명서내에 잘 만들어져야 하고, 상기 웨이퍼 온도는 처리동안 아주 균일하게 이루어질 수 있다.
가열판 급속 가열 프로세서는 온도계를 사용하여 측정될 수 있는 전열기상의 안정한 온도를 제공하는 반면, 문제가 웨이퍼 온도 불균일성을 초래할 수 있다. 웨이퍼는 판위에서보다는 전열기 부근에서 그들을 놓으므로써 가열될 수 있다. 그러한 시스템에서, 웨이퍼의 가장자리는 램프 가열된 RTP 시스템에서 처럼 불균일성을초래하는 큰 열 손실을 가진다. 웨이퍼가 전열기에 접촉하여 놓일 때 조차도, 그들은 불균일하게 될 수 있다. 상기 전열기은 그 자체가 1) 판의 코너 및 가장자리가 쳄버내부로 각의 넓은 범위를 가로질러 방사할 수 있고, 2) 수직 노변 (chimney) 효과가 전열기의 가장자리에서 대류 열 손실을 일으킬 수 있고, 및 3) 전열기의 가장자리가 쳄버 벽을 냉각하기 위해 접근할 수 있기 때문에 큰 가장자리 손실을 가질 수 있다. 차례로, 판위의 가장자리 손실은 판상에 놓인 웨이퍼내 온도 불균일성을 초래한다.
또한, 웨이퍼 표면을 가로지른 열 손실 및 온도 불균일성은 온도와 압력때문에 변한다. 두 물체(웨이퍼 및 냉각 쳄버 벽과 같은)사이의 전도 열 전달은 상기 물체사이의 온도차에 비례하고 및 방사 열 전달은 네 번째 파워(T1 4-T2 4)로 상승된 온도 차이와 비례한다. 따라서, 상기 웨이퍼 표면을 가로지른 열 손실에서의 차이(웨이퍼 온도 차이를 초래)는 더 높은 처리 온도를 증가시킬 것이다. 또한, 쳄버내 압력은 저온에서 열 전달이 방사로 우세한 반면, 고압에서 열 전달이 방사, 전도 및 대류의 결합을 포함하기 때문에 웨이퍼 온도 프로파일에 영향을 미친다.
열처리 시스템의 다른 중요한 양상은 웨이퍼 후측상의 층의 형태 및 두께와 무관하게 웨이퍼의 카세트에 동일한 웨이퍼 온도를 제공하기 위한 그의 능력이다. 처리동안 동일한 공정을 위한 웨이퍼는 실리콘, 실리콘 디옥사이드 또는 실리콘 질화물의 가장 평범한 후방측 코팅을 변화시킬 수 있다. 상기 코팅은 방사가 상기 시스템내 열 흐름의 중요 부분일 때 웨이퍼의 가열 속도 및 그의 평형 온도에 영향을미치는 웨이퍼 후측의 방사능내에서 변화를 일으키기 쉽다. 상기는 다른 후방 측 코팅에 대하여 전방 측상에 필요하게된 동일 공정을 가진 웨이퍼를 위해 평범한 것이다. 따라서, 시스템이 보통으로 변화할 수 있도록 하기 위해서 상기는 후방 측 코팅에 상관없이 효과적으로 동일한 웨이퍼 온도를 생산하기 위한 것과 같은 방법을 통해 그러한 웨이퍼를 처리해야 한다. 상기 웨이퍼의 전방이 전열기 시스템내 실질적인 냉각 상부 및 벽에 노출될 때, 웨이퍼 온도는 방사 열 전달이 가열기로부터 웨이퍼로 흐르는 열이 상당 부분일 때마다 후방측 방사로 상당히 변한다. 상기는 웨이퍼의 근접한 벽의 온도를 가지는 것이 가능한 반면, 웨이퍼 후방측의 방사능에 대한 웨이퍼 온도의 의존성이 적게된다.
또한 종래 전열기 처리 시스쳄은 비효율적인 에너지로 되는 경향이 있다. 상기 전열기은 냉각 쳄버 벽에 대하여 일정한 전도, 대류 및 방사 손실로 고온에서 유지되었다. 전도 및 대류 손실이 저압하에서 감소되는 반면, 웨이퍼로 열 전달을 방해한다. 가열이 주요 방사인 저온에서, 상기 웨이퍼는 근접 가열이 사용될 때 특히 전열기보다 상당히 냉각될 수 있다. 상기는 웨이퍼 온도에 대하여 제어의 어려움을 만든다. 또한, 방사가 열전달을 위한 주요 기구인 저온에서, 온도 범위에 걸쳐서 웨이퍼 온도 균일성에서 변화는 방사에 의한 열 전달이 네 번째 파워 (T1 4-T2 4)로 상승된 표면 온도사이의 차이와 비례하기 때문에 크다. 따라서, 에너지 효율성 증가에 대한 압력의 감소는 웨이퍼 온도 및 균일성을 제어하는데 더욱 어렵게 만들 수 있다.
본 출원서는 1998년 11월 13에 미국 특허청에 출원된 우선권 제60/108,313호를 바탕으로 청구되었고, 상기 우선권 제60/108,313호는 그의 전체가 본 출원서에 인용되므로써 결합되었다.
본 발명의 분야는 일반적으로 반도체 처리에 관한 것이다. 특히, 본 발명의분야는 전열기를 바탕으로한 시스템을 사용하여 반도체 기판을 열처리하기 위한 시스템 및 방법에 관한 것이다.
도 1은 본 발명의 실시에 따른 열처리 쳄버의 측부 단면도이고,
도 2는 도 1의 단면에 대하여 수직 방향으로 얻어진 열처리 쳄버의 측부 단면도이고,
도 3은 승강 핀 둘레에 슬리브를 나타내는 일례의 열처리 쳄버의 일부에 대한 측부 단면도이고,
도 4는 전형적인 베이스 또는 주요 가열기이고,
도 5는 전형작인 가장자리 또는 주변 가열기이고,
도 6은 지지 포스트 측부 온도계를 나타내는 전형적인 열처리 쳄버의 일부, 및 온도계 팁과 마주하는 광한 고온계의 일부의 측부 단면도이고,
도 7은 지지 포스트의 단면이고,
도 8은 열 절연 셔터의 3차원도이고,
도 9는 광한 고온계를 위한 포트를 가진 가스 분사기의 단면이고,
도 10은 배기 시스템의 전방 라인내 진공 스풀을 나타내는 전형적인 열처리 쳄버의 일부에 대한 측부 단면이고,
도 11은 진공 스풀의 3차원도이고,
도 12는 전형적인 세 단계 공정이다.
본 발명 한 가지 양상은 반도체 기판 처리 시스템 및 열처리 방법을 제공한다. 상기 처리 시스템은 베이스(base)(또는 주요(primary)) 저항 가열기 및 큰 열량을 가진 하나 이상의 블럭을 가열하기 위한 가장자리(주변(peripheral)) 저항 가열기, 및 가열기 둘레에 절연 벽과 열 처리 영역을 절연하기 위한 블럭을 구성한다. 상기 시스템 면적 및 처리 변수는 주변 환경에 대한, 특히 가열 블럭 및 기판의 가장자리로부터 열 손실을 위한 포텐셜을 감소시키는 한편 기판에 대하여 부차적인 가열 플럭스를 제공하기 위해 바람직하게 선택된다. 상기 열원(저항 가열기 및 가열 블럭을 구성)은 실질적으로 낮은 쳄버 압력에서 큰 온도 범위에 걸쳐 일정한 웨이퍼 온도 균일성 프로파일을 제공한다.
본 발명 하나의 양상에서, 하나 이상의 반도체 기판은 동시에 저장 카세트로부터 로드 락(loaf lock)으로, 상기 로드 락에서 처리 쳄버의 벽내 포트를 통하여 기판을 관통하므로써 처리 쳄버로, 및 그 후 가열 블럭에 비례하여 기판을 낮추고 및 상승할 수 있는 지지 핀 위로 전달한다. 상기 가열 블럭은 가열 블럭 아래에 설치된 주요 또는 베이스 저항 가열기, 및 실질적으로 베이스 가열기의 가장자리 둘레 설치된 주변 또는 가장자리 가열기를 구성하는 이중 저항 가열기로부터 열을 수용한다.
본 발명의 하나의 실시에서, 상기 가열기는 실리톤 카바이드로 코팅된 그라파이트로부터 제조될 수 있다. 온도계 및 광학 고온계와 같은 온도 측정 센서는 가열 블럭 부근에 놓이고 또는 내부로 삽입될 수 있고, 본 발명의 하나의 양상에서,온도계는 그의 팁이 광학 고온계와 마주하도록 배열된다. 상기 온도계는 광학 고온계를 측정하기 위해 사용된다.
바람직하게, 상기 가열 블럭 및 저항 가열기는 실질적으로 열적으로 절연된 공동을 형성하는 절연 벽 내부에 동봉된다. 상기 절연 벽의 다층에 의해 형성된 절연 공동(空洞), 및 층들이 실질적으로 집중적인 방법을 통해 배열될 수 있는 것이 본 발명 하나의 양상의 장점이다. 절연 공동의 상부, 하부 및 측부상의 가장 깊은 절연 벽은 실리콘 카바이드로 코팅된 그라파이트를 구성하고, 및 외부 벽은 불투명한 석영을 구성한다. 본 발명 하나의 양상에서, 공동의 상부 및 하부에 세 개의 절연 층이 있고, 및 측부 둘레에 두 개의 절연 층이 있고, 따라서 조밀한 설계를 형성한다. 절연 공동의 하부를 형성하는 절연 층은 절연 벽의 하부가 하부 쳄버 벽 및 가열기 블럭으로부터 떨어져 공간을 형성하기 위해 사용하는 기둥(post)에 의해 지지된다. 절연 셔터는 기판이 쳄버의 안과 밖으로 전달되지 않을 때 열적으로 절연된 공동으로부터 열 손실을 감소하기 위해 입구 포트의 부근으로 이동된다.
이중 가열 시스템 및 절연의 다층은 쳄버 내부에 열 균일성의 높은 레벨을 제공하고, 및 상기 균일성은 넓은 온도 범위를 걸쳐 유지된다.
본 발명의 추가 양상은 가열 블럭에 비례하여 기판을 높이고 및 낮추는 승강 핀을 애워싸는 슬리브를 포함한다. 상기 슬리브는 기판이 처리되는 열 공동으로부터 저항 가열기를 포함한 쳄버의 영역을 고립시키기 위해 조력하고, 및 기판을 오염시키는 것으로부터 기상(vapor phase)(저항 가열기로부터 발생)내에서 흔적 금속 (trace metal)을 함유한 가스를 실질적으로 방지하기 위해 사용한다. 상기 슬리브는 투명한 석영, 불투명한 석영, 실리콘 카바이드, 또는 어떠한 다른 세라믹을 구성한다.
본 발명의 추가 양상은 배기 시스템의 전방 라인(foreline)내부로 삽입된 진공 스풀(spool) 또는 배플(baffle)을 포함한다. 상기 스풀은 가열기를 포함한 처리 쳄버의 영역을 배기하기 위한 큰 전도 통로, 및 가열기를 포함하지 않은 쳄버의 다른 영역을 배기하기 위한 작은 전도 통로를 구비한다. 추가로, 상기 스풀은 진공 펌프로 들어오기전 배기 가스의 온도를 낮추므로써 밀봉 O-링과 같은 배기 시스템의 예민한 구성 요소를 보호하는데 돕는다. 또한 상기 스풀은 쳄버로부터 열 손실을 감소하기 위해 작용한다.
본 발명의 양상은 열처리 시스템을 사용하는 방법을 포함한다. 상기 방법의 중대한 공헌 중의 하나가 시스템을 작동하는 압력으로, 상기 압력은 온도 램프의 속도를 결정하는 것을 돕는다. 단일 처리 단계는 만약 로드 락 압력이 처리 압력과 같이 동일할 경우 사용될 수 있고, 세 개의 단계 처리는 만약 로드 락 압력이 처리 압력과 다를 경우 사용될 수 있다. 단계 1 및 3을 위한 일반적인 로드 락 압력은 약 2 내지 3 토르이지만, 100토르 정도로 높을 수 있고, 일례로 2 단계에서 처리 압력이 10 내지 50 토르 범위, 및 그 안에 포함된 어떠한 범위일 수 있다.
본 발명의 상기들 및 다른 형태 및 장점이 첨부된 도면과 관련하여 다음의 상세한 기술로부터 본 기술내에서 기술된 것들을 통해 더욱 명백하게 될것이다.
종래 가열판 급속 열처리와 관계된 문제들의 결과로써, 그들은 램프 가열된 RTP 시스템에 교대로 존속할 수 있는 것과 같이 폭 넓게 산업체에서 적용되지 않았다. 현재 상기 RTP 시장은 램프를 바탕으로한 시스템으로 주류를 이루고 및 그러한 시스템과 관계된 많은 문제에도 불구하고, 그들은 제안된 전열기 어프로치(approach)로 폭 넓게 채택되어졌다. 가열판 어프로치가 안정하고 및 반복가능한 열원을 위해 제공되는 가능성에도 불구하고, 상기는 에너지 효율성, 균일성, 온도 및 가열 속도 제어, 및 파괴의 전개를 가진 문제가 있고, 무오염 저항 가열기가 시장에서 성공하지 못한 그러한 시스템을 만들었다.
넓은 온도 범위(400℃ 내지 1200℃)를 걸쳐 웨이퍼 온도 균일성의 높은 레벨을 제공하는 안정되고 및 반복가능한 웨이퍼 가열 표면을 가진 빠른 열처리 시스템 및 방법을 위해 무엇이 필요한가. 바람직하게, 상기 가열 표면은 웨이퍼 가열기를 위한 열원의 빠른 가열 및 냉각을 필요치 않고 고온에서 유지된다. 바람직하게, 그러한 열원은 처리 온도와 상관없이 확실한 온도 균일성에 대한 제어의 그러한 유연성을 제공할 수 있다. 또한, 그러한 시스템은 실질적으로 웨이퍼 후방측 방사능에서 독립 변수인 정확한 웨이퍼 온도 제어를 제공하는 한편 바람직하게 에너지 효율성이 있고, 및 사용될 냉각 벽 쳄버를 허용한다. 또한 바람직하게 그러한 시스템은 처리 온도 제어 및 웨이퍼 온도 균일성의 높은 수준을 유지하는 한편 종래 단일 웨이퍼 RTP 시스템보다 실질적으로 생산량이 개선되었다. 또한 바람직하게 그러한 시스템은 가열된 웨이퍼보다 상당히 크지 않은 조밀한 열원을 제공한다.
크고 열적으로 안정한 양을 가진, 또는 바람직한 안정한 판 온도를 성취하기 위해 웨이퍼로 판에 의한 열 손실을 다시 채우기 위해 빠른-램프, 높은 파워 가열기(빠르게 조절될 가열 속도를 허용)를 가진 전열기(상부 표면이 웨이퍼에 대한 가열을 제공)을 사용하여 웨이퍼의 열처리를 위한 시스템을 위해 무엇이 필요한가. 바람직하게, 그러한 시스템은 바람직한 온도가 성취될 때까지 빠른 속도로 가열될웨이퍼를 허용하고 및 그 후 비교적 일정한 수준으로 온도를 유지하기 위해 빠르게 조절될 웨이퍼 가열 속도를 허용한다. 또한, 바람직하게 그러한 시스템은 종래 램프 RTP 시스템과 비교하여 바람직한 온도 프로파일, 균일성 및 생산성을 가진 웨이퍼의 열처리를 허용한다.
미래 웨이퍼 처리를 위한 요구는 모든 웨이퍼를 위해 몇 개의 온도 범위에서 온도 균일성을 포함할 것이다. 또한 상기 공정들은 카세트 또는 하나의 카세트에서 약 하나의 온도의 카세트 내부 웨이퍼를 위한 온도 안정을 필요로한다. 상기는 처리 시스템이 몇 도내에서 후방측 방사능의 독립한 웨이퍼 온도를 가져야하는 것을 의미한다. 웨이퍼 처리를 위한 비용 감소는 에너지 소모 및 과도한 냉각 시스템 비용을 피하기 위해 우수한 열 효율성을 요구한다.
약간의 시스템에서 어떤 온도(약 900℃) 이상은 그의 후방측 방사능에 대한 웨이퍼의 온도의 민감도를 증가시킨다. 일부, 상기는 전열기 또는 웨이퍼의 바로 아래 온도(처리 온도에서)에서 방사 평형상태인 웨이퍼위의 열 차폐/후드 때문일 수 있다. 따라서, 상기 웨이퍼는 훨씬 더 냉각되는 큰 표면 영역을 보이고 및 결과적으로 그의 온도는 그의 후방측의 방사능에 의존한다. 상기는 장래 공장에서 RTP 기계의 사용의 효율성의 이용에 대해 수용불가능하게되는 것을 점점 발견할 것이고, 다른 처리 이력을 가진 웨이퍼을 위한 다른 방법은 그러한 RTP 시스템을 사용하여 공장의 작업을 완성하였다.
고온에서 상기를 포함할때 처리 범위에 있어서, 가열판의 온도 불균일성으로 인하여 웨이퍼 온도 균일성에 상당히 어려움이 있다. 상기 불균일성은 판 가장자리의 방사 및 전도 냉각에 대하여 변하는 상대적인 중요함 때문이다. 상기 효과는 단일 가열 부재를 사용하는 동안 웨이퍼 처리의 충분한 세트를 위해 요구된 큰 온도 범위위로 용이하게 교정될 수 없다.
고온에서 빠르게 웨이퍼를 처리할 때 상기는 웨이퍼가 그들이 전열기으로부터 제거되는 것 처럼 웨이퍼 가열판으로부터 벗어나 상당한 열 이동을 일으킨다. 상기는 판이 웨이퍼의 열량 및 양을 가질 때에도 실질적으로 계속된다. 상기 경우에서, 온도 변화를 빠르고 및 정확하게 감지하기 위해 판을 가열하기 위해 파워를 공급하고 및 적당한 수준으로 그의 온도를 유지하기 위해 파워를 증가하는 제어 시스템이 필요하다. 비록 그렇다하더라도, 상기 웨이퍼 온도는 웨이퍼 위를 보호하는 열을 제공하는 후드의 온도에 의해 영향을 받는다. 냉각 웨이퍼가 전열기 및 후드/가열 셀드(sheld)에 의해 형성된 가열된 공동내부로 도입되는 것 처럼 상기는 판으로부터 나오는 방사를 차단/흡수에 의해 후드로 방사하는 파워의 양을 감소시킨다. 상기는 실질적으로 그의 방사 평형 온도를 발견할 때까지 후드의 온도를 떨어뜨린다. 그 후 상기 냉각 후드는 상기 가열판 온도가 적당하게 일정하게 유지되는 사실에도 불구하고 냉각될 연속적으로 웨이퍼의 온도를 발생한다. 웨이퍼가 높은 효율 사이클로 처리될 때(기계 사용의 효율성을 증가시키기 위해서) 상기 문제는 배치의 첫 번째 웨이퍼로부터 나중의 웨이퍼로 웨이퍼 온도에 있어서 수용불가능한 감소를 일으키므로 처리(및 판)온도가 증가할 때 악화된다.
냉각 웨이퍼가 적재될 때 판의 빠른 온도 변화로 인하여 그러한 전열기 시스템을 사용할 때, 상기는 온도 변화에 대하여 빠르게 응답 및 보상하기 위해서 매우빠른 시간 응답으로 판 온도를 측정할 필요가 있다. 그러한 시스템에서 온도계를 사용할 때(일반적으로 사용되었던 것과 같이), 상기는 온도계로부터 금속에 의해 오염되는 웨이퍼 환경 보호와 동시에 그러한 빠른 시간 응답을 갖기가 어렵다. 반도체 웨이퍼는 그러한 금속에 매우 민감하고 및 웨이퍼 표면위에 10 만큼 작은 분자막(monolayer)에 의해 못쓰게될 수 있다. 그러한 금속 부재는 증기 압력이 제로인 그러한 열간 시스템내에서 빠르게 이동하고 및 따라서 웨이퍼 환경으로부터 진공 고립되어야 한다. 상기 진공 고립은 판 온도 변화에 대한 온도계의 빠른 응답을 감소시키는 세라믹 보호 층과 같은 약간의 재료에 의해 성취되어야 한다. 그러한 빠른 온도 감지는 고온계에 의해 행해질 수 있지만, 그러나 그러한 고온계는 표면 코팅, 오염 또는 다른 재료 변화로 인하여 그들의 기록에서 드리프트(drift)하는 경향이 있다. 온도 기록에서 상기 드리프트는 웨이퍼 온도가 모든 시간 또는 베치에서 베치까지 변하지말아야 하는 반도체 제조에 있어서는 수용불가능하다.
본 발명의 양상은 종래 전열기을 바탕으로한 RTP 시스템과 관련된 많은 문제들을 처리하는 열처리 시스템 및 방법을 제공한다. 다음 적용은 그의 발표로 보충되어지길 의도되고 및 본 발명의 양상과 관련하여 사용될 수 있는 형상, 형태 및 처리에 관계된 열처리를 기술한다. Kristian E. Johnsgard, Brad S. Mattson, James McDiarmid 및 Vladimir J. Zeitlin등에 의해 1995년 7월 10일에 출원된 "반도에 기판의 열처리 시스템 및 방법"으로 명명된 미국 특허 제 08/499,986호, Kristian E. Johnsgard, Brad S. Mattson, James McDiarmid 및 Vladimir J. Zeitlin등에 의해 1997년 6월 16일에 출원된 "반도에 기판의 열처리 시스템 및 방법"으로 명명된 미국 특허 제 08/876,788호, Stephen E. Savas에 의해 1997년 9월 4일에 출원된 " 급속 열처리 시스템 및 방법"으로 명명된 미국 특허 제 08/923,661 , Fred Tabrizi, Barry Kitazumi, David A. Baker, David A. Setton, Leszek Niewmierzycki 및 Michael J. Kulman에 의해 1997년 11월 28일에 출원된 " 생산품의 낮은 오염, 높은 생산량 취급을 위한 진공 처리용 시스템 및 방법"으로 명명된 미국 특허 제60/067,299, Stephen E. Savas, Martin L. Hammond, Robert Mueller 및 Jean-Francois Daviet에 의해 1998년 7월 13일에 출원된 "반도체 제조용 열처리 시스템내에서 웨이퍼 온도 제어를 위한 모델을 바탕으로 한 방법"으로 명명된 미국 특허 제60/092,563호, Stephen E. Savas, Martin L. Hammond 및 Jean-Francois Daviet에 의해 1998년 7월 13일에 출원된 "급속 열처리 시스템용 세정 공정"으로 명명된 미국 특허 제60/092/759호 및 Stewart K. Griffiths, Robert H. Nilson, Brad S. Mattson 및 Stephen E. Savas에 의해 1998년 8월 26일에 출원된 "반도체 기판 열처리용 방법 및 장치"로 명명된 미국 특허 제09/140,614호등의 각각은 그의 전체에 있어서 참고로 본 발명에 결합되었다.
본 발명 하나의 양상은 전열기을 바탕으로한 웨이퍼 가열 시스템을 갖춘 안정한 열원을 사용한 반도체 기판 처리 시스템 및 방법을 제공한다. 상기 시스템의 면적 및 처리 변수는 바람직하게 주변 분위기에 대하여 열 손실(특히 가열판의 가장자리, 열원 및 웨이퍼로부터)을 최소화하는 동안 웨이퍼로 실질적인 가열 플럭스를 제공한다. 상기 전열기은 대부분이 제어 시스템에 의해 제어된 외부 파워 공급부로부터 전류가 제공된 저항성 있게 가열된 부재에 의해 방사적으로 가열된다. 상기 전열기은 적당한 압력으로 낮추는 온도 범위에 걸쳐 낮은 변화를 가지는 웨이퍼 온도 균일성 프로파일을 제공한다. 상기는 그의/그들의 가장자리 및 모서리를 포함한 반도체 웨이퍼를 수용하기 위해 형상지어진 개구를 제외하고, 전열기을 덮는 절연체를 제공하므로써 본 발명의 하나의 실시에 의해 성취될 수 있다. 상기 절연체는 판으로부터 적어도 약간의 작은 거리로 일정한 간격을 이룬 오염되지 않은 부분적으로 전달 절연 재료이다. 따라서 전체 판은 실질적으로 웨이퍼가 판에 의해 가열되는 절연 공동내부에 동봉된다. 열 절연 영역은 절연 재료와 쳄버 벽사이뿐만 아니라 바람직하게 열간판과 절연 재료사이에 제공된다. 상기 절연 영역을 가로지른 열 이동은 우선적으로 방사에 의해 및 전도 및 대류에 의해 다소 감소하는 수준으로되는 반면, 절연 재료를 통한 열 이동은 전도에 의해 및 약간의 방사 확산에 의한다. 상기 웨이퍼는 전도 및 방사에 의한 가열을 위해 진공 공동내부 전열기 상에 및 근처에 놓인다.
리액터 가열 프로파일이 넓은 온도 범위에 걸쳐 웨이퍼의 높은 수준의 처리 균일성으로 조절될 수 있는 상기 양상이 본 발명의 장점이다. 상기를 성취하기 위해 매우 고른 및 일정한 웨이퍼의 온도 균일성 프로파일이 넓은 온도 범위에 대해서 성취될 수 있어야한다. 상기는 판으로부터 열 손실에 의존한 공간내에서 온도에 대한 변화를 상쇄시키기 위해 요구된 판내에 열 침전의 공간 분포에 있어서 유연성을 제공하는 판을 위한 두 개(또는 이상) 영역 가열기로 행해진다. 그 후 상기 가열판의 적당한 온도 프로파일(처리를 위한 범위에서 임의의 온도로 성취될 수 있다)은 임의의 처리 온도를 위한 수용가능한 수준으로 감소될 웨이퍼를 걸쳐 온도의변화를 일으킨다. 일반적으로, 처리 온도가 변할 때 전열기을 위한 두 개 이상의 가열기의 상대적인 파워 레벨은 낙관적인 온도 균일성이 웨이퍼상에서 성취되기 위해서 변화되어야 할 것이다. 상기는 두 개 이상의 가열기가 상대적인 값이 바람직한 전열기 온도 변화로써 변하는 전열기의 다양한 부분으로부터 열 손실을 평가해야하는 사실 때문이다.
하나의 가능한 실시에서 두 개(또는 이상) 영역 가열기는 판의 가장자리를 애워싸는 하나 이상의 보충 가열기 및 웨이퍼로부터 판의 반대 측상에 소위 주요 가열기라 불리워진 방사 베이스 가열기를 포함한다. 상기 베이스 가열기는 그의 가장자리에서 판으로부터 많은 열 손실의 약간의 수준을 상쇄시키기 위해서 공간적으로 불균일한 방사 출력을 가질 수 있다. 그러나, 가장자리 가열기는 가장자리를 따라 변할 수 있는 판에 의해 가장자리 열 손실에 있어서 변화를 위한 보상이 요구된다. 일반적으로 가장자리를 따른 변화는 상대적으로 중요한 방사 및 전도 손실이 온도에 의해 변하기 때문에 온도의 작용이다. 또한 상기 가장자리를 따른 변화는 한 번에 하나 이상의 웨이퍼를 수용할 수 있는 가열판의 형상의 작용이다. 디스크 형상 판과 같은 단일 웨이퍼를 위한 간단히 형상지어진 전열기의 경우에서, 상기는 단일 가장자리 가열기 사용을 가능하게 한다. 또한 상기는 판 가장자리를 따른 다른 장소에서 가장자리 손실의 다른 속도를 위한 보상을 위해서 그의 길이를 따라 변하는 열 생산을 가진 가장자리 가열기 사용이 가능하다. 상기 경우에서 단일 가장자리 가열기의 사용은 한 번에 하나 이상의 웨이퍼를 수용할 수 있는 가열기 판을 위해 충분할 수 있다. 그러한 베이스 및 가장자리 가열기는 고온으로 가열될 때위치에 관계하여 안정한 그라파이트 또는 실리콘 카바이드 또는 다른 청결한 저항 재료로 만들어진다.
전열기의 다양한 영역을 위한 그러한 보충 가열기는 바람직하게 그들이 전열기의 중앙 온도에 미치는 최소 효과로 조절될 수 있도록 주요 가열기의 독립적인 제어를 가능하게 한다. 상기는 전열기을 통한 열의 전도에 의해 조절된 가열 제어 시스템의 상호 작용의 복잡성을 감소시키기 때문에 온도 제어가 간단하다. 그러한 보충 가열기가 대략적으로 전열기의 중심에 대하여 가장자리 온도를 상승시키기 위한 목적으로 웨이퍼 가장자리 근처 영역내에 배치되는 경우에서, 및 약간의 적당의 수준으로 가열 패턴내에서 주요 가열기가 상기 전열기의 가장자리에서 높은 열 손실을 위하 보상할 때, 거기에는 보충 가열기로부터 그러한 파워 입력으로부터 중심 온도에 비교적으로 덜 영향을 미치기 쉽다. 부분적으로 상기는 주요 가열기와 비교하여 보충 가열기를 위해 사용된 파워의 낮은 수준 때문이다.
결과적으로 거기에는 전열기 중심 온도에 대한 보충 가열기의 효과는 너무 실질적이지 않고, 전열기 온도를 위해 사용된 제어 시스템을 단순화시키는 것이 가능하다. 상기 경우에서 전열기의 중심 및 가장자리 근처에 배치된 온도 측정 센서를 구비하고 및 제어 연산을 바탕으로한 룩-업 테이블(look-up-table)을 구비하는 것을 가능하게 한다. 상기는 다른 센서 위치에서 미리 규정된 설정 온도를 유지하기 위해 충분한 가열을 제공하는 베이스 및 가장자리 가열기를 간단히 가지므로써 바람직한 전열기 온도 프로파일을 생산할 수 있다. 다양한 영역을 위한 상기 미리 규정된 온도는 상기 다른 센서의 온도 도해의 결합이 낙관적인 웨이퍼 온도 균일성을 생성하는 결정에 의해 미리 어떠한 임의의 처리 온도를 발견할 수 있다. 만약 중심 온도와 가장자리 가열기 파워사이에 실질적으로 상화 작용이 있다면 상기 제어 시스템은 안정된 바람직한 온도보다는 전열기의 온도에 대한 동요 인자를 발생하기 쉽다. 그 후 제공된 웨이퍼 처리 온도를 위해 규정된 성취된 바람직한 전열기 온도 프로파일 구비는 처리 동안 낙관적인 균일한 웨이퍼 온도를 일으킨다.
만약 추가로 상기가 매우 중대한 반도체 장비의 장래 요구사항을 위해 수용가능하게 균일한 온도의 성취를 용이하게 만드는 한편 그러한 웨이퍼의 열처리에 사용된 전력의 양을 감소를 위해 사용된다면 하나는 웨이퍼를 덮는 구조물내에서 다층 열 차폐 층을 이용할 수 있다. 그러한 커버 및 후드는 벽에 도달하는 웨이퍼로부터 방사의 양을 감소시키도록 불투명한 재료로 만들어진다. 다층 재료의 사용은 벽에 대하여 감소된 방사 열 손실을 일으키고 및 따라서 웨이퍼의 처리를 위해 필요한 전력의 양을 감소시킨다. 상기는 그러한 가열기 부품의 수명이 그들의 평균 작동의 온도에 상당히 관계되고 및 높은 파워 출력은 높은 가열 표면 온도를 필요로 하기 때문에 작동의 비용 및 대체 부품의 비용을 낮춘다. 또한 다층의 사용은 그 자체 온도에 근접한 웨이퍼를 위한 분위기를 제공하고 및 그 때문에 웨이퍼의 전방 측으로부터 적은 네트 파워(net power)를 흡수하기 때문에 바람직한 웨이퍼 온도 균일성을 성취하는데 돕는다. 상기 웨이퍼의 전방으로부터 적은 네트 파워의 흡수는 항상 더욱 균일한 웨이퍼 온도를 초래하는 웨이퍼의 다른 부품으로부터 파워 손실에서 변화가 적음을 의미한다. 다층 열 보호의 다른 장점은 가장 깊은 보호의 높은 표면 온도가 웨이퍼의 전방 표면으로부터 네트 열 손실의 전체 비율을 감소하고 및 그것에 의해 웨이퍼의 후방츨의 방사능에서 변화에 의해 발생된 웨이퍼 온도의 변화를 감소시킨다는 것이다.
전열기을 가열하는 상기 방법은 다수, 독립적으로 제어된 가열 영역을 가진 것에도 불구하고, 일반적인 램프 시스템보다 상당한 개선인 얻어진 피막 저항성에서 실질적으로 불균일성이 더해지지 않고 수행될 티타늄 규화물을 허용한다.
추가 장점은 판을 위한 조밀한 방사 열원이 비교적으로 실질적인 온도 불균일성 없이 냉각 쳄버 벽에 근접할 수 있다. 상기 단부를 향하여 열 보호물이 전열기으로부터 벗어난 방향으로 가열기의 방사 열 손실을 감소하기 위해 고립 쳄버의 가열기와 냉각 벽사이에 배치될 수 있다. 상기 보호물은 그러한 상승된 온도에서 높은 안정성을 가지고 및 매우 낮은 금속 함량을 가지는 청결한 재료로부터 만들어진다. 가열기에서 냉각까지 거리를 보호하기 때문에 가열기를 위한 그러한 감소된 방사 손실로 인하여 벽에 흡수된 열의 어떠한 제한하는 파워 밀도를 초과하지 않은 한편 감소될 수 있다. 상기는 균일성을 감소시키지 않고 리액터(reactor)를 위한 더 작은 사이즈(비용 및 자국)를 제공하고 및 압력을 제어하기 위해 용이하게 제거될 쳄버를 허용한다. 본 발명 양상의 추가적인 장점은 에너지 효율성이 온도 범위에 걸쳐 웨이퍼 온도 균일성내 변화를 실질적으로 증가하지 않고 가열된 영역의 작은 사이즈로 인하여 실질적으로 개선되는 것이다. 또 다른 장점으로는 상기 시스템의 비용이 그들이 크기에 있어서 증가한 만큼 제조 및 파괴를 위해 상당히 비싼 가열 셸드 및 전열기을 포함한 더 작은 사이즈 부품의 비용의 감소로 인하여 감소된다.
본 발명의 추가 양상은 실질적으로 열원의 온도 변화없이 열원에 의해 제공된 가열 속도를 빠르게 조절하기 위한 시스템 및 방법을 제공한다. 상기는 가열 속도를 조절하기 위해 처리 압력을 조절하므로써 발명의 하나의 실시에서 성취될 수 있다. 바람직하게, 웨이퍼는 전도 및 방사 열 이동을 허용하는 압력에서 처음으로 가열된다. 바람직한 처리 온도가 접근되는 것 처럼, 압력은 전도 열 이동의 양을 감소시키고 및 그것에 의해 가열 속도를 감소시키기 위해 낮추어질 수 있다. 특히, 상기는 낮은 압력의 범위에 걸쳐 상기 방법을 통해 압력을 변화시키는 것이 바람직할 수 있는 반면, 압력에 있어서 작은 변화는 가열 속도에 큰 영향을 미친다. 바람직하게, 다수 압력은 비교적으로 일정한 수준으로 유지되는 처리 온도까지 빠른 가열 램프(ramp)를 제공하기 위해 사용된다.
본 발명의 하나의 실시에서 상기 전열기은 웨이퍼와 비교하여 큰 열량을 가지고 및 우수한 열 전도 재료로 만들어진다. 상기 경우에서 웨이퍼의 온도 균일성은 전열기에 적용된 열을 빠르게 재분배하기 위해 허용하기 때문에 열 전도가 더욱 용이하게 성취될 수 있다. 또한 본 발명은 전열기의 높은 열 수용은 효율적인 반도체 처리를 위해 요구되어진 것과 같이 일정한 온도에서 더욱 용이하고 및 안정하게 유지하는 것을 허용할 수 있는 장점이 있다. 본 발명의 상기 양상의 추가 장점은 급속 열처리가 전열기을 위한 요청된 가열 속도의 작용이 열 안정시킬려는 효과로 인하여 감소될 수 있기 때문에 안정한 열원을 사용하여 실행될 수 있다. 상기는 그러한 전열기을 사용하지 않은 램프를 바탕으로한 RTP시스템을 위한 가장 확실한 경우가 아니다.
전열기의 온도 변화는 처리된 웨이퍼의 더 작은 열 수용과 비교하여 전열기(또는 가열된 블럭)의 큰 열 수용으로 인하여 완화된다. 그럼에도 불구하고, 온도 제어의 종래 방법은 얼마나 많은 열이 쳄버로 도입된 웨이퍼를 연속적으로 전달되는가를, 및 결과적으로 상기 웨이퍼들이 온도에 있어 수용불가능한 큰 변화를 겪는 가를 규정하기 위해 단지 가열된 블럭 온도를 사용한다. 시스템 내부로 삽입된 냉간 웨이퍼는 많은 열 량을 흡수하고, 및 따라서 웨이퍼가 가열됨을 발생하는 기판위에 설치된 후드 및 열 차폐에 대한 가열 플럭스를 감소시킨다. 그 후 열처리 공동(특히 공도의 상부에서)을 동봉하는 상기 후드, 열 차폐물, 및 절연 벽은 연속적인 웨이퍼가 가열된 대부분의 웨이퍼 열이 블럭으로부터 발생하기 때문에 처리되어지는 것 처럼 큰 온도 저하를 겪는다. 상기 효과는 축적되고, 및 웨이퍼상의 열 차폐의 온도는 첫 번째 10 내지 15 웨이퍼가 처리되어지는 것 처럼 15 내지 90℃ 이상으로 떨어진다(처음 가열된 블럭 온도에 의존하여). 웨이퍼상의 절연 차폐물이 온도에 있어 낮게되는 사실은 다음 라인내에 있는 웨이퍼로 다시 방사할 수 있는 열의 양이 감소될 수 있음을 의미한다. 따라서, 연속적으로 웨이퍼가 상기 시스템내에서 처리될 때, 웨이퍼 온도는 일정하게 가열된 블럭 온도에도 불구하고 떨어지는 경향이 있다. 전형적인 결과가 아래 표에 제공되었다.
따라서 정확한 처리 온도 제어는 후드 및 상부 절연 차례물로부터 손실된 열의 보상을 요구한다. 본 발명의 실시는 측정된 온도에 첨가될 온도 상쇄를 계산하고, 및 그 후 상기 보상된 서스셉터(가열된 블럭) 온도는 제어 시스템으로 보내어진다. 상기 보상된 온도는 동일한 시리즈에서 웨이퍼로부터 웨이퍼까지 변하고, 및단지 가장 깊은 절연 차폐물의 온도내 변화를 바탕으로 한다. 상기 상쇄는 고온으로 점차 상승될 전열기을 일으키도록 한 것이고, 및 따라서 차폐물로부터 다시 방사될 감소된 열을 위한 보상으로 웨이퍼에 많은 열을 제공한다. 상기 온도 상쇄의 크기는 그의 평형 값, 즉 순환 웨이퍼의 부재에서 그의 값으로부터 가장 깊은 후드 온도의 편차를 바탕으로 될 수 있다. 그의 평형 값으로부터 후드 온도의 편차는 시간, t에 따라 변할 수 있고 및 상기 편차는 ΔThood(t)에 로 인용될 수 있다. 상기 편차의 최대값, ΔThood,max(t)은 특별하게 설치된 시스템 또는 특정 웨이퍼를 가진 시스템내에서 어떠한 장비를 처리하기전 측정될 수 있다. 발견된 상기 보상된 서스셉터 온도 및 상쇄는 그 후 다음 식을 사용하여 계산되어진다.
Tsusceptor, compensated(t) = ΔTsusceptor, offset(t) + Tsusceptor(t)
여기에서, ΔTsusceptor,offset(t) = (ΔTwafer,max/ΔThood,max)ΔThood(t)
및 여기에서 Tsusceptor(t)는 시간의 작용으로써 측정된 서스셉터 온도이다. 상기 보상된 서스셉터 온도는 후드 및 웨이퍼 편차(동시 최대 편차도)가 보통 음이기 때문에 일반적으로 실질적인 서스셉터 온도보다 적다. 결과적으로, 상기 제어 시스템은 보상된 온도를 얻을 것이고 및 설정 온도와 비교하여 상기보다 낮게되는 것을 발견은 서스셉터 온도에 유일하게 편향되어진다. 심지어 상기 서스셉터가 설정 온도에 있을지라도, 상기 상쇄의 효과는 일반적으로 서스셉터 가열기로 파워를 상승시키기 위해 제어 시스템을 일으켜 낮게 나타내어지도록 만들고 및 그것에 의해 서스셉터 온도는 상승한다. 그 후 서스셉터의 증가된 온도는 냉각 후드를 위해 보상하고 및 후드 온도내 변화에도 불구하고 안정하게 제어된 웨이퍼 온도를 만든다. 상기 상쇄는 후드의 편차로 인하여 웨이퍼의 최대 온도 편차의 소부분이 되는 것을 보인다. 상기 후드 온도 편차가 그의 최대에 도달할 때 상쇄는 최대 웨이퍼 온도 편차와 동등한 최대에 도달한다.
웨이퍼와 후드 온도의 최대 편차는 특별한 처리가 행해질 수 있는 온도 및 처리된 그러한 웨이퍼의 다른 방사능에 의존한다. 일반적인 일례가 아래 표에 나타내어졌다. 일반적으로 계산에서 사용된 후드 온도 편차에 의해 분할된 웨이퍼 온도 편차의 비율에 의해 나타내어진 상기 프렉션(fraction)은 전열기으로부터 웨이퍼로 방사 및 전도 열 전달의 상대적인 중요함에 의존하여 보다 작다. 서스셉터에서 웨이퍼로 전도 열 전달은 후드 보다도 강한 웨이퍼상의 서스셉터의 영향을 만들므로 종종 중요하다.
사실 상기 식은 후드 및 서스 셉터 온도의 직선 작용으로써 보상된 서스셉터 온도를 효과적으로 제공한다. 상기 직선 작용에서 서스셉터 온도의 중요성은 웨이퍼에 대한 후드보다 서스셉터의 강한 연결로 인하여 후드보다 훨씬 크다. 효과적으로, 보상된 서스셉터 온도는 사실 웨이퍼 온도가 후드 온도에 의한 것보다 서스셉터에 의해 더욱 영향을 받기 때문에 웨이퍼 온도를 위한 대리로써 작용한다. 후드 온도내 비교적 작은 변화로 인한 웨이퍼 온도의 변화는 후드 온도의 변화에 대한 직선 작용이 되어야하는 것이 수학적으로 그럴듯하다.
[표]
| 서스셉터 온도(℃) | 웨이퍼의 최대 온도 변화(℃) | 후드의 최대 온도 변화(℃) |
| 500 | 1.5 | 15 |
| 700 | 3 | 25 |
| 1100 | 13 | 90 |
상기 전열기을 위한 온도 제어 시스템은 전열기의 다른 각 부분(중심 및 가장자리)을 위한 후드 온도 상승으로부터 계산된 상쇄를 포함한 임의의 제공된 처리를 위한 미리 결정된 설정 온도를 이용하고 및 온도 입력을 제어하는 것과 같이 얻어진 각 가열기를 위한 PID형 제어기를 사용할 수 있다. 중심 열판 온도상의 가장자리 가열기로부터 작은 증가 열의 최소 상쇄는 그러한 제어 시스템을 인가하는 것으로, 여기에서 전열기의 온도 프로파일을 정확하게 제어하기 위해 중심 및 가장자리 각각을 위해 PID 제어기를 분리한다.
본 발명의 또 다른 실시는 안정한 전열기을 사용하여 한 번에 다수 웨이퍼를 균일하게 가열하기위한 시스템 및 방법을 제공한다. 일 실시에서 상기 수용력은 레이스 트랙(race-track)형 전열기 및 저항 가열기를 사용하므로써 제공된다. 상기 가열기의 저항은 두 개 이상의 웨이퍼가 동시에 놓일 수 있는 부근에 전열기의 상부 표면의 대략적으로 균일하고 및 반복 가능한 온도를 제공하기 위해 상기 전열기과 상응한 영역을 걸쳐 변한다. 본 발명의 상기 양상의 장점은 웨이퍼 처리량이 실질적으로 부차적인 공정제어 및 균일성 감소 없이 증가된다.
본 시스템의 실시는 평평한 시트, 전열기 아래에 및 실질적으로 평행하고 및 근접하게 일정한 간격으로 배치된 그라파이트 저항 가열기(CVD 처리에 의해 하나 이상의 실리콘 카바이드로 코팅될 수 있다)를 포함한다. 상기 그라파이트 가열기는전열기 부근 표면 영역을 효과적으로 덮는 전류 전도를 위한 긴 통로를 구비할 수 있고 및 바람직한 공간 프로파일로 열 출력을 적당하게 형성하기 위해서 전류 통로를 따라 변하는 단면을 구비한다. 상기는 처리 온도가 변할 때 전열기의 불균일성을 위한 보상을 위해 요구될 수 있는 보충 가열기로부터 필요한 파워 출력을 감소시키는 장점을 가진다.
본 발명의 일실시에서 전열기의 다양한 위치의 온도를 측정하기 위해 사용된 센서는 광학 고온계일 수 있다. 그러한 고온계는 각 고온계의 시야가 전열기의 표면상의 작은 영역에 제한을 받도록 가열된 공동내부로 삽입된 섬유 광학 막대를 사용할 수 있다. 따라서 두 개 이상의 그러한 센서는 어떠한 바람직한 처리를 위해 적당하고 및 정확하게 조절될 그의 온도 프로파일을 인가하기 위해 제어 시스템으로 전열기을 위한 얻어진 온도 프로파일 정보를 제공한다. 상기 섬유 광학 센서는 가스가 센서에 의해 관찰된 전열기의 영역을 정화하기 위해 낮은 속도로 흐를 수 있도록 석영 또는 다른 청결한 재료로부터 만들어진 덮개와 함께 사용될 수 있다. 그러한 정화는 압축 가능한 재료 또는 반응 가스에 의해 발생된 전열기의 표면 방사능에서 변화를 감소하고 또는 제거할 수 있다. 따라서, 고온계의 온도 판독은 쳄버의 분위기로 인하여 이동하기위해 덜 급강하게 된다. 다른 요소는 전체시간 또는 거대한 사용으로 이동하기 위한 고온계의 온도 기록을 발생시키고, 및 상기가 발생을 허용하지 않게 확실하게 할 필요가 있다. 본 발명의 일실시에서 상기를 방지하기위해 평형 계산 작동시 전열기의 중심 온도를 감지하는 온도계가 사용될 수 있다. 상기 작동에서 웨이퍼는 처리되지 않지만 상기 전열기은 처리 온도 범위로 가열되고 및 기록은 전열기 중심 온도를 감지하는 고온계와 온도계로 얻어진다. 상기 두개의 기록은 서로가 비교되었고 및 불일치를 위해 작은 수용가능한 한계내에 있어야하고 또는 처리가 새로운 고온계 및/또는 온도계가 이전에 사용된 하나를 대신하기 위해 제공되는 동안 멈춰져야 한다. 상기는 제공된 설정 온도에서 처리가 연장된 기간 이상에서 반복가능함을 보장한다. 상기는 고온계 이동의 문제를 상당히 감소시킨다.
도 1은 본 발명의 실시에 따른 일반적으로 100으로 지시된 열처리 쳄버의 측부 단면도이다. 본 발명의 상기 실시는 바람직하게 본 발명의 기록의 양수인 맛선 테크놀러지 인코퍼레이티드로부터 이용할 수 있는 아스펜(Aspen) 웨이퍼 취급 시스템과 관련하여 사용하기 위해 설계되었다. 상기 아스펜 시스템은 한 번에 취급될 두 개의 웨이퍼를 허용한다. 상기 실시에 따라서, 쳄버는 도 2에서 보인 바와 같이 두 개의 웨이퍼 처리 부를 가지고, 여기에서 상기 웨이퍼 처리부는 도 1의 평면에 수직한 그들의 중심의 라인과 서로 인접하게 배치된다. 본 발명의 양상은 동시에 두 개의 웨이퍼를 균일하게 처리하기 위해 사용될 두 개의 안정한 열원을 허용한다. 안정한 열원중의 하나는 주요 또는 베이스 가열기(120A)이고, 두 번째는 주변 또는 가장자리 가열기(120B)이다. 물론, 처리의 넓은 변화는 실행될 수 있고 및 다른 실시가 한 번에 단일 웨이퍼를 처리하기 위해 낙관적일 수 있다. 아래에 기술된 기술은 한 번에 두 개 이상의 웨이퍼의 균일한 처리를 허용하기 위해 적용될 수 있다.
도 1을 참고로, 제 1 실시에서 쳄버 벽(102)은 웨이퍼(106)와 같은 반도체기판이 쳄버(100) 내부로 도입되도록 외부 포트(104)를 형성한다. 종래 로드 락 (load lock) 기구(아스펜 시스템에서 제공된 것과 같이)는 외부 포트(104)를 통하여 웨이퍼(106)를 삽입하고 및 제거하기 위해 사용된다. 쳄버 벽(102)은 비교적으로 냉각되고, 바람직하게 백도(100℃)이하의 평균 온도로 유지된다. 첫 번째 실시에서, 쳄버 벽(102)은 알루미늄이고 냉각 체널(108)에 의해 냉각된다. 상기 벽은 열간 가스상 종류에 의한 표면의 화학 반응을 방지하기 위해서 플라티늄 또는 니켈과 같은 많은 불활성 종류의 금속으로 도금된다. 물(또는 다른 냉각 매체)은 알루미늄 쳄버 벽(102)을 냉각하기 위해 냉각 체널(108)을 통하여 주입된다.
웨이퍼가 쳄버 내부로 도입된 후, 하나의 실시에서 실리콘 카바이드, 석영 또는 세라믹을 구성하는 협소한 핀(110)상에 놓인다. 상기 핀은 아래에 밀봉된 진공을 갖춘 공기 작용 또는 전기기기 리프트와 같은 승가 기구(114)에 의해 상승되고 및 하강될 수 있는 핀 지지 판(112)상에 장착된다. 상기 웨이퍼가 쳄버내에 적재되고 및 핀(110)상에 놓인 후 승가 기구(114)는 열처리를 위한 가열된 판(또는 블럭)에 또는 위에 근접한 기판(106)을 놓기 위해 낮추어진다. 다른 한편으로, 하나의 실시에서, 상기 핀은 판의 상부 표면 아래로 철회되고 및 웨이퍼는 스탠드오프(standoff)에 의해 전열기으로부터 약간 작은 거리에 지지된다. 상기 스탠드오프는 바람직하게 석영 또는 사파이어와 같은 매우 투명한 재료로 만들어지고, 및 날카로운 가장자리 또는 첨단부상이 웨이퍼를 지지하는 것을 방지하기 위해 부드럽게 반원을 이룬 팁을 가진다. 도 3을 참고로, 핀(110)은 공동(320)(저항 가열기(120A)가 설치된 공동)에서 방향 330으로 흐르는 기체 상내에서 흔적 오염 금속을 함유하고, 따라서 웨이퍼(106)하부 표면상에 침전하는 가스를 방지하기 위해 슬리브에 의해 애워싸여진다. 상기 슬리브는 투명한 석영, 불투명한 석영, 실리콘 카바이드 또는 그외 세라믹을 구성하고, 및 본 발명의 일실시에서는 투명한 석영이다.
상기 가열된 판은 웨이퍼(106)를 가열하기 위해 안정하고 및 반복가능한 열원을 제공하는 큰 열량을 구비한다. 바람직하게, 가열된 블럭(116)은 웨이퍼의 전체 후방측 표면을 가로질러 열 이동을 허용하기 위해 실질적으로 웨이퍼에 평행한 쳄버내부에 가열 표면(118)을 제공한다. 가열된 블럭(116)은 웨이퍼가 고온(500℃ 이상)에서 가열된 블럭과 접촉상태에 놓일 때에도 수용가능한 수준을 위해 웨이퍼 (106)를 오염시키지 않고 및 저압(100토르 이하)으로 조절하는 재료를 구성한다. 첫 번째 실시에서, 가열된 판(116)은 실리콘 카바이드 또는 석영과 같은 처리 온도에서 웨이퍼와 반응하지 않은 다른 재료가 잘 사용될지라도 실리콘 카바이드로 코팅된 그라파이트를 구성한다. 높은 열전도를 가진 재료는 블럭을 통하여 균일하게 분포하기 위해 열을 허용하는 것이 바람직하다. 아래에 기술된 절연 기술은 블럭의 가장자리에서 열 손실로 인한 가열된 블럭내에서 형성하는 것으로부터 날카로운 온도 경사도를 방지하기 위해 사용되었다.
상기 가열된 판은 상기 실시에서 대략적으로 일(1) 인치 두께를 가지고, 및 대략적으로 0.035 인치의 두께를 가진 웨이퍼보다 실질적으로 큰 열량을 제공한다. 상기 실시에서, 웨이퍼보다 10배 이상 두꺼운 가열된 판(116)이 처리되는 것이 바람직하다. 상기는 웨이퍼(106)를 열처리하기 위한 안정한 온도 가열 저장기를 제공한다.
일실시에서, 단일 전열기(116)은 대 부분의 쳄버를 가로질러 연장하고 및 대략적으로 웨이퍼 반경 정도인 웨이퍼 사이에 일정한 공간을 가진 나란히 한 번에 두 개의 웨이퍼를 처리하기 위해 충분히 큰 일반적으로 직사각형 가열 표면을 제공한다. 웨이퍼가 처리된 근접한 상기 노출된 영역은 동일한 전열기의 일부이다. 단일 가열판의 사용은 단순화 및 비용 효과의 설계를 제공한다. 첫 번째 실시의 열처리 쳄버는 비회전 디자인을 갖췄음에도 불구하고 예외적인 처리 균일성을 제공한다. 다른 실시에서, 개별 회전 전열기은 균일성을 추가로 강화하기 위해 각 웨이퍼를 위해 제공된다. 또한 상기 웨이퍼는 가열된 판위에 가볍게 지지되고 및 핀위에서 회전된다. 그러나, 제 1 실시에 따른 쳄버는 회전 없이 우수한 균일성을 제공하고, 따라서 단순하고 및 비용 효과 디자인이 바람직하게된다.
상기 가열된 블럭은 각각 그의 가장자리 둘레 및 가열된 블럭 아래에 설치된 두 개의 저항 가열기(120A 및 120B)에 의해 가열된다. 가장자리 가열기(120B)에 의해 애워싸인 전형적인 가열 부재(120A)의 평면도는 도 4에 나타내어져있다. 전형적인 가장자리 가열기(120B)의 3차원 개략도는 도 5에 나타내어져 있다. 상기 가열 부재(120B)는 영역 420에서보다 영역 410에서 더 두껍고, 및 가열기 두께는 위치 430에서 이동 영역을 통하여 나아갈 수 있다. 410 및 420에서 전형적인 두께는 각각 약 0.25 및 0.16 인치이다. 도 5에서 보인 반복하는 S-형 패턴을 가진 전형적인 가장자리 가열기(120B)의 디자인은 가열기(120A)에 대하여 가열기(120B)의 임피던스를 맞추기 위해 가열기의 저항을 조작한 결과로, 상기는 보통 전력 공급의 사용을 허용한다(동일한 전력 공급은 두 개의 가열기를 위해 사용될 수 있음을 의미).비록 단단단 스트립이 사용될 수 있을지라도, 유사한 재료를 구성하는 그러한 스트립의 저항은 낮게되고, 및 따라서 단단한 스트립은 많은 전류를 당기고 및 전용적인 전력 공급을 필요로한다. 가장자리 가열기의 높이(도 5에서 면적(510))는 약 0.2와 2.0 인치사이의 범위이고, 및 그 안에 포함된 어떠한 범위는 본 발명의 일실시에서 약 1.44인치이다. 바람직하게 상기 저항 가열기는 다른 재료가 사용될 수 있을지라도 실리콘 카바이드로 코팅된 그라파이트를 구성한다. 참고로써 결합된 미국 특허 제 08/499,986호는 본 발명의 실시와 관련하여 사용될 수 있는 저항 가열기 시스템의 부가적인 양상을 기술하였다.
가열기 지지 포스트(도 2 및 6에서 나타내어짐)는 짧은 거리(대략적으로 0.125 인치)에 의해 가열된 블럭(116)으로부터 저항 가열기와 일정한 간격을 이룬다. 전력원(미도시)은 개별 가열기 장착 쳄버(142)내에 가열기 장착 기구에 의해 가열기에 연결된다. 전류는 가열된 블럭(116)을 가열하기 위해 저항 가열기(120A 및 120B)를 통하여 구동되고, 차례로 웨이퍼(106)를 위한 안정한 열원으로 작용한다. 저항 가열기에 공급된 전력은 가열기 블럭의 온도를 제어하기 위해 조절된다. 상기는 각각의 상기 가열기를 위해 개별적으로 응답가능한 PID 제어기를 사용하여 행해진다.
온도계 또는 다른 온도 센서는 가열된 블럭의 온도를 측정하기 위해 사용될 수 있고, 및 광학 고온계를 위한 온도 참조 또는 기준을 제공하기 위해 사용된다. 전형적인 형상이 도 6에 나타내어진 것으로, 온도계(610)는 광학 고온계(630)에 반대하여 내측 가열 블럭(116)을 종결시키기 위해 포스트(620)을 통하여 삽입된다.온도계의 팁은 쳄버의 내측과 외측사이의 압력 차이에 의해 발생된 실질적으로 일정한 힘을 가진 가열된 블럭 내측 표면에 및 압력 차이를 부분적으로 저지하기 위해 설계된 일정한 스프링을 가진 벨로우(bellow)(640)에 대항하여 장착된다. 일실시에서, 접촉력은 약 7 파운드이다. 광학 고온계(630)는 블랙 본체노로 작용하는 그라파이트의 중공 볼내부로 삽입된다. 공지된 온도 기울기는 온도계의 팁부와 고온계의 단부사이의 가열된 블럭을 통하여 사이에 존재하고, 및 상기 온도 기울기는 고온계를 측정하기 위해 사용된다.
상기 고온계는 동시에 그의 중심 및 가장자리 근처 전열기의 온도를 측정하고 및 PID 제어기에 대하여 적당한 상쇄 값을 제공하기 위해 사용된 주요 데이타를 제공하기 위해 사용된다. 그러한 기준은 처리 쳄버내에 웨이퍼가 없고 및 상기 전열기이 미리 결정된 설정 온도로 제어될 때 종종 합리적으로 행해진다. 광한 고온계 또는 온도계는 웨이퍼 방사능을 결정하는 것과 같이 어려움을 가질지라도, 직접적으로 웨이퍼 온도를 측정하기 위해 사용되었다. 상기 온도 센서는 후드의 온도 변화를 바탕으로 각 제어기로 계산된 상쇄를 포함한 온도의 신호를 보낸다. 그 후 상기 온도 제어 시스템은 바람직한 처리 온도를 성취하기 위해 저항 가열기에 전력의 적당한 양을 적용하기 위해 변압기 또는 다른 전력원을 일으킨다. 일반적으로 400℃와 1150℃사이의 온도가 실시에 따른 쳄버내에서 열처리를 위해 사용되었다.
물론 다른 기구는 안정한 열원을 제공하기 위해 사용되었다. 예를 들면, RF 코일은 쳄버내부 전도 판내에 전류를 유도하기 위해 사용될 수 있고 또는 램프는 전로 블럭의 후방 측을 가열하기 위해 사용된다. 그러나, 상기 실시의 저항 가열기및 가열된 핀은 예외적으로 안정하고 및 지속적인 열원을 제공한다.
열 손실을 감소 및 균일성을 강화하기 위해서, 가열된 블럭(116) 및 웨이퍼 (106)는 절연된 가열 쳄버(128)내부에 동봉된다. 가열 쳄버(128)는 가열기(120), 가열 블럭(116) 및 웨이퍼(106)으로부터 떨어져 일정한 간격을 이룬 절연 벽(130A-H)에 의해 형성된다. 바람직하게 상기 외부 절연 벽(130B 및 130E-H)은 불투명한 석영일 수 있는 낮은 열 전도성을 가진 재료를 구성한다. 또한, 그러한 벽(130B 및 E-H)은 매우 반사적이고 및 실질적으로 열 방사에 대해 비전달(특히 볼 수 있고 및 적외선 영역)될 수 있다. 따라서, 졀연 벽(130B 및 E-H)은 실질적으로 쳄버 벽 (102)을 냉각하기 위해 가열 쳄버(128)내부에 직접 방사 형태로 열 이동을 방해한다. 첫 번째 실시에서, 절연 벽(130B 및 E-H)은 대략적으로 3.5 W/cmK의 열 전도성을 가진 불투명 석영을 구성한다. 불투명 석영은 모든 처리에 있어 실질적으로 불활성 및 견고하기 때문에 바람직할 수 있고, 높은 반사성 및 낮은 전도성을 가지며, 및 재료의 단일 고유의 피스(single intrinsic piece)를 사용하여 절연 벽을 형성하기 위해 사용된다. 니혼 실리카 글래스 미국 주식회사산인 불투명한 실리카 글래스 OP-1형은 첫 번째 실시에서 사용될 수 있는 전형적인 불투명 석영이다. 투명한 석영과 대조적으로, 불투명한 석영은 거의 이상적인 불투명한 외관을 가진 백색이다. 상기는 매우 효과적이고 및 균질한 방법을 통해 빛 및 열 방사를 분산시키는, 다른 농후한 메트릭스내에 미공성의 잘 조절된 분포를 가진 재료의 특수한 구조 때문이다. 따라서, 방사의 직접 전송은 다소 억제된다(3mm 통과 길이를 위해 200 내지 5000nm파장을 가로질러 30% 이하 전송). 불투명한 석영의 표면은 바람직하게 플래킹을 억제 및 미립자의 방출을 억제하기 위해 처리된다. 상기는 표면이 반짝반짝 빛나는 고온에 불투명한 석영의 표면을 노출하므로써 첫 번째 실시를 통해 성취되었다. 상기는 보호 코팅으로써 작용하는 절연 벽의 외부 표면상의 투명한 이중 석영의 얕은 층(대략적으로 1mm 깊이)을 형성한다.
물론, 알루미나 및 실리콘 카바이드와 같은 다른 열 저항 절연 재료들은 절연 벽용으로 사용될 수 있다. 또한, 상기 절연 벽은 알루미나, 카바이드 또는 실리콘 질화물과 같은 반사 재료로 코팅된 투명한 석영과 같은 전도 재료로 형성될 수 있다. 그러나, 상기들은 종종 조각 조각 떨어지고 및 부스러져 윤이나는 불투명 석영보다 덜 견고하고 및 어떠한 처리의 화학 제품에 간섭을 받는다. 또한 그러한 벽은 반사 금속 거울이 동봉되는 내부에 투명한 석영 또는 우수한 투명 열 절연체로 만들어질 수 있다. 또한 추가 절연 벽은 절연을 개선하기 위해 가열 쳄버와 쳄버 벽 사이에 설치된다. 특히, 상기 가열 쳄버는 다수의 절연 하우징내부에 동봉되고, 추가로 하우징 사이에 형성된 진공 영역을 가진 실리콘 카바이드로 코팅된 그라파이트와 같은 재료로부터 또는 불투명한 석영과 같은 재료로 만들어진다.
도 1에서 보인 바와 같이, 세개의 실리콘 카바이드로 코팅된 그라파이트 부분, 즉 상부(130A), 측부(130C), 및 베이스(130D)는 첫 번째 실시에서 가열 쳄버 (128)를 형성하기 위해 사용되었다. 상기 베이스(130D)절연 벽은 가열된 블럭(116) 및 저항 가열기(120)에 근접하게 일정한 간격을 이룬다. 일실시에서, 상기 베이스 (130D) 및 측부(130C) 절연 벽은 실질적으로 웨이퍼를 수용하기 위해 형상지어진 가열 표면의 노출된 원형 영역을 제외하고 열원을 싼다. 상기는 원통형 영역을 관통한 열원으로부터 웨이퍼 표면까지 열 플러스 체널을 돕고 및 나중에 열 기울기를 감소시킨다. 또한, 상기 가열 표면은 측부 절연 벽(130C) 바로 아래 원형 영역으로부터 방사상으로 연장한다. 상기는 가열 블럭의 가장자리에서 떨어지는 온도로부터 웨이퍼를 고립시키는 것을 돕는다.
다시 도 1을 참고로, 상기 가열 블럭은 얕은 포켓, 블럭내 홈이 이루어진 영역, 또한 베이스 절연 벽(330D)에 의해 노출된 원통형 영역내 웨이퍼를 수용하기 위한 공동을 형성한다. 상기 포켓은 첫 번째 실시에서 0.0625와 0.125사이의 인치 깊이 이고, 포켓의 주변보다 약간 낮은(대략적으로 0.003인치)포켓의 중심을 가진 약간 오목하고, 평평할 수 있고, 또는 포켓의 외부 반경으로 형성된 가장자리에 관계하여 홈이 이루어진 중심으로 끼워넣어질 수 있다. 홈이 이루어진 포켓은 웨이퍼의 가장자리에서 열 보유를 돕고 및 상기 포켓 형상은 웨이퍼 표면을 가로질러 온도 균일성에 영향을 미친다. 두드러진 처리 균일성은 평평하고 홈으로 이루어진 포켓 디자인을 사용하여 600℃와 800℃에서 이루어질 수 있다.
저압, 절연 벽, 및 다른 열 특성은 균일성의 높은 수준으로 사용될 매우 조밀한 쳄버 디자인을 허용한다. 첫 번째 실시에서, 상기 가열 블럭(316)은 단지 웨이퍼보다 약간 넓은 대략적으로 10 인치 폭을 이루고 및 그의 가장자리는 냉각 쳄버 벽의 1 인치내이다. 상기 베이스 절연 벽(330D)은 사이에 원주 가열기를 가지고, 가열 블럭(316)의 가장자리로부터 대략적으로 인치의 0.375이고, 및 베이스 절연 벽에서 쳄버 벽까지의 거리(절연 쳄버(534)를 가로질러)는 반인치보다 작다. 따라서, 가열 블럭의 폭은 처리 쳄버 내부 폭의 80% 이다. 또한, 상기 가열 블럭은처리 쳄버 내부 부피의 약 10%를 차지한다. 처리 온도 균일성은 가열 블럭이 1000℃ 이상에서 가열되고 및 상기 쳄버 벽이 물 또는 다른 냉매로 100℃ 이하의 평균 온도로 냉각될 수 있음에도 상기 조밀한 디자인을 사용하여 이루어질 수 있다. 그러나, 수용가능한 균일성의 수준을 유지하기 위해서, 첫 번째 실시에서 상기 쳄버 면적과 재료 및 처리 변수는 가열 쳄버(328)를 가로질러, 절연 벽(330A 및 330C)을 통하여, 및 절연 쳄버(334)를 가로지른 열 이동을 제어하기 위해 주의깊게 선택된다.
바람직하게, 절연 벽은 두께가 재료의 열 전도 및 전달에 의존하여 변하는 것에도 불구하고 0.25 내지 1 인치의 범위내 두 께를 가진다. 첫 번째 실시에서, 상부, 측부 및 베이스 절연 벽은 대략적으로 인치 두께에 대해 0.375이고 및 하부 절연 벽(그라파이트 가열기에 가까움)은 대략적으로 인치 두께에 대하여 0.625이다.
상기 하부 절연 벽(130D)은 지지 다리 또는 기둥에 의해 쳄버 벽(102)으로부터 일정한 간격을 이루고, 또한 상기 기둥은 가열 블럭(116)으로부터 절연 벽 (130D)을 일정한 간격으로 형성하기 위해 사용된다. 전형적인 지지 기둥은 도 2 및 7에서 더욱 상세히 나타내어졌다. 도 2 및 7을 참고로, 절연 벽(130D)은 기둥의 어깨부(710)에 장착되고, 및 가열기 블럭(116)은 상부 영역(720)위에 장착될 수 있다. 상기 기둥의 협소한 부분(730)은 쳄버(102)의 홈 내부에 맞추어지고, 따라서 위치 740에서 단단히 죌 필요성을 제거한다(및 오염의 잠재 원인을 제거할 수 있다). 기둥(132)은 하부 절연 벽(130D)으로부터 쳄버 벽(102)까지 전도 열 이동을최소화하기 위해 불투명 석영과 같은 절연 재료를 구성한다. 몇 개의 지지 기둥이 사용될 수 있는 반면, 상기는 지지 기둥에 의해 하부 절연 벽(130D)과 하부 쳄버 벽사이에 형성된 열 전도 통로의 단면을 최소화하는 것이 바람직할 수 있다. 일실시에서, 지지 기둥(132)은 절연 벽과 쳄버 벽사이에 형성된 큰 전도 통로 형상을 방지하기 위해 비교적 작은 단면(실질적으로 하부 절연 벽의 표면 영역의 10% 이하)을 가진다.
상기 절연 벽(130A 및 130C)은 실질적으로 절연 벽과 냉각 쳄버 벽사이에 외부 절연 쳄버(134)를 형성하는 116을 구비하고 및 가열 쳄버(128)를 동봉한다. 상기 절연 벽은 가열 쳄버 내부로 삽입될 웨이퍼를 허용하기 위해 가열 쳄버(128)와 절연 쳄버(134)사이에 내부 기둥(136)을 형성한다. 셔터(141)는 부가적인 절연을 제공하기 위해 처리동안 내부 포트(136)를 덮기 위해 사용된다. 상기 셔터는 도 1에서 위치 141A에서 포트를 덮는 것을 나타내었다. 상기 셔터는 가열 쳄버로부터 제거되고 및 삽입될 웨이퍼를 허용하기 위해 상승 위치 141B(도 1에서 점선)에 묘사되었다. 셔터는 불투명한 석영, 투명한 석영, 실리콘 카바이드 및 다른 세라믹을 구성한다. 셔터(141)의 3차원 도면이 도 8에 나타내어졌다. 상기 셔터는 지지 막대(810)에 의해 지지되고, 및 영역 820A 및 820B, 포트를 덮고 및 열 절연을 제공하는 셔터의 일부는 웨이퍼를 합치하기 위해 형상지어진다.
일반적으로, 열은 일시실에서 전열기(116)으로부터, 절연 벽(130A 및 130C)으로 가열 쳄버(128)를 가로질러, 절연 벽(130B 및 130F)을 관통하여, 및 냉각 쳄버 벽(102)으로 절연 쳄버(134)를 가로질러 이동된다. 물론, 약간의 열은 전도에의해 지지 다리(132)를 통하여 및 직접 방사(불투명 덮개가 사용되지 않은 한)에 의해 내부 포트(136)를 관통하여 이동된다. 그러나, 실질적으로 가열 블럭(116)으로부터 대다수의 방사(60% 이상)는 절연 벽(130A 및 130C)에 의해 차단되고 및 단지 하부 절연 벽의 적은 부분(10% 이하)이 지지 기둥과 접촉하게 된다. 따라서, 일실시에서 열 이동 속도는 실질적으로 가열 쳄버를 가로질러, 절연 벽(130A 및 130C), 및 절연 쳄버(134)를 가로지른 열 저항체에 의존한다.
일실시에서 열 이동을 제어하기 위해서, 상기는 상기 세 개의 영역에서 열 이동의 기구를 이해하는 것이 중요하다. 열은 전도, 방사에 의해, 및 더 작은 수준의 대류에 의해 가열 쳄버 및 절연 쳄버를 가로질러 이동된다. 절연 벽을 통한 열 이동은 처음에 전도에 의해 일어난다. 절연 벽이 불투명하면 방사 열전도가 적고, 및 절연 벽이 단단하면 대류는 없다.
가열 쳄버 및 절연 쳄버를 가로지른 열 저항은 처리 압력을 조절하므로써 조절될 수 있다. 도 2를 참고로, 가스 유입구(138A 및 138B)는 웨이퍼 처리 공동으로 처리 가스 흐름(C2)을 제공하고, 및 가스 유입구 139는 잔여 리액터로, 특히 열 절연 공간(134)으로 정화 가스 흐름(C1)을 제공한다. 가스 유입구(138 및 139)는 종래 가스원 및 가스의 흐른을 공급하고 및 조절하기 위해 대량 흐름 제어기(미도시)에 연결된다. 가스 흐름(C2)은 실제 처리 가스이다. 정화 가스(C1)는 고온계, 쳄버 측벽, 및 쳄버 내측 다른 민감한 표면상 집광하는 반응 부산물 및 유해 방출물을 방지하기 위해 사용된다. 결과적으로 가스 인젝터(138A, 138B 또는 139)는 광학 고온계에 의해 온도 측정이 바람직한 영역상에 설치되고, 포트(910)(도 9를 보라)는상기 목적을 위해 가스 인젝터의 중심을 통하여 제공된다.
다시 도 1을 참고로, 가스 배기 포트(340)는 제어될 쳄버내에 압력을 허용하는 종래 진공 펌프(미도시)에 연결된다. 일실시에서, 760 토르(대기압)에서 0.1 토르 이하로 떨어지는 압력이 성취될 수 있다. 추가적으로 아래에 기술된 것 처럼, 100 토르 이하의 압력, 및 특히 2 토르와 50 토르사이의 압력은 본 발명의 실시에서 바람직하다.
펌핑 스풀, 또는 가스 흐름 조절기(143)는 도 1 및 10에서 나타낸 것 처럼 배기 포트 내부로 삽입된다. 상기 펌핑 스풀은 배기 펌프의 전방에 설치된 배플, 또는 열 교환기이고, 목적은 예를 들면 진공 시스템의 0-링 밀봉이 손상되지 않도록 전방(쳄버와 펌프사이의 배기 시스템의 부분) 냉각을 유지하기 위한 것이다. 또한 상기 스풀은 반응 쳄버에서 빠져나오는 방사 열을 실질적으로 방지하기 위해 사용된다. 도 10을 참고로, 배플(143)은 기판의 오염의 잠재력, 특히 저항 가열기에서 발생하는 증기상내 흔적 금속으로부터 오염을 감소시키기 위해 사용된다. 본 발명의 상기 실시는 가열기를 포함한 쳄버의 영역을 배기하기 위한 큰 전도 통로 (1010)(도 10에서 영역 320), 및 가열기를 포함하지 않은 처리 쳄버의 다른 영역을 배기하기 위해 작은 전도 통로(1020)를 가진, 또는 절연 공간(134)과 같은 쳄버 공간의 균형을 이룬 스풀의 디자인에 의해 이루진다. 배플(143)의 3차원 도면은 도 11에 나타내어졌고, 배기(1020)에 의해 제공된 작은 전도 통로로 주어진 특별한 주의를 가진다.
본 발명의 양상은 열처리 시스템을 사용한 방법을 포함한다. 상기 방법에 대하여 확실하게 중요한 두 개의 변수는 처리가 실행되는 온도와 압력이다. 상기 방법은 산화, 질화, 실리콘화, BPSG 및 PSG의 소둔, 및 낮고 높은 유전율을 가진 재료의 소둔을 포함한(그러나 제한되지 않음) 집적 회로 장비의 제조에 포함된 다양한 단계에 적용된다. 실리콘화 단계는 금속 실리콘 화합물 MSix을 포함하고, 여기에서 M은 금속, Ti, Mo, Ta 및 Co를 포함한다.
웨이퍼 이동은 바람직하게 약 2.0 토르와 같은 저압에서 수행되고, 따라서 특별한 오염으로부터 얻어진 결함 농도는 최소화될 수 있다. 특별한 오염은 다른 근원중, 처리 쳄버 내부로 웨이퍼를 이송하기 위해 사용된 하드웨어로부터 발생한다. 본 발명의 어떠한 실시에서, 처리가 진행되는 압력은 처리가 일단계 또는 다수 단계 방법을 사용할 것인가를 결정한다. 일반적으로, 처리는 만약 처리 압력이 실질적으로 로드 락 압력과 동등하다면 일단계일 것이다. 만약 처리 압역이 로드 락 압력과 동등하지 않다면 다수 단계 방법이 필요하다. 저압에서 일어나는 열처리는 베리어 금속 규화물을 포함한다.
본 발명의 일실시에서, 처리는 일단계이고, 처리 압력은 약 2 내지 3 토르이고, 및 처리 시간은 약 25초 내지 1분이다. 약 500sccm의 질소 흐름은 정화 흐름으로 쳄버 C1로 주입되고, 및 약 1500sccm의 처리 가스 흐름 C2(실질적으로 두 처리 공동사이에서 동등하게 분리됨)은 처리 가스로 공급된다. 상기 처리 가스는 바람직하게 질소이다.
극히 얕은 접합의 불순물 어닐링과 같은 열 민감 적용에 있어서, 더 높은 처리 압력은 처리 온도에 대하여 온도 램프의 속도를 증가시키기 위해서 바람직할 수 있다. 전형적인 세 단계 공정이 도 12 에 나타내어졌다. 상기 일례에서, 단계 1 및 3의 압력(약 2.5토르)은 기판이 쳄버의 안과 밖으로 이동할 때 로드 락내 압력과 일치하고, 및 단계 2는 처리 단계이다. 도 12에서 전형적인 단계 2 압력은 35sccm이지만, 10 및 50토르의 압력이 보통이다. 일반적으로, 저압 처리는 실리시데이션 반응을 위해서 보통이고, 및 고압 처리는 근원/배수 접합 불순물 어닐링을 위해 적당하다(여기에서 균일성이 중요). 로드 락 압력은 약 2 내지 100토르범위이고, 및 임의의 범위가 그안에 포함된다. 처리 압력은 약 10 내지 760 토르 범위이고, 또는 어떠한 범위는 그 안에 포함된다.
상기한 바와 같이, 상기 기술내에서 기술된 하나는 본 발명의 필수적인 특징을 쉽게 확인할 수 있다. 상기 기술은 본 발명을 설명하도록 의도되어졌고 및 그에 대하여 제한 또는 제약되어 구성되지 않았고, 본 방명은 다음 청구항으로 서술되었다.
Claims (27)
- 처리 쳄버와,주요 가열기(primary heater) 및 주변 가열기(peripheral heater)가 상기 처리 쳄버내에 배치되는 것으로, 주여 가열기 및 상기 주요 가열기로부터 일정한 간격으로 떨어진 주변 가열기와,상기 주요 가열기 및 주변 가열기로부터 열을 수용하고, 처리 쳄버 내부에 배치된 가열 블럭,처리 쳄버 내부에 배치되고 및 실질적으로 주요 가열기, 주변 가열기, 및 가열 블럭을 동봉한 절연 벽 세트를 구성하고,하나 이상의 반도체 기판이 처리동안 가열 블럭으로부터 열을 수용하기 위해 가열 블럭에 인접하게 놓인 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 장치.
- 제 1 항에 있어서,추가로, 전력 공급부를 구성하고,상기 주변 가열기는 단일 전력 공급부가 주요 및 주변 가열기에 전력을 공급하기 위해 사용되도록 실질적으로 주요 가열기와 일치한 임피던스를 구비하는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 장치.
- 제 1 항에 있어서,상기 주요 가열기 및 주변 가열기는 실리콘 카바이드로 코팅된 그라파이트를 구성한 저항 가열기인 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 장치.
- 제 1 항에 있어서,상기 주요 가열기는 제 1 영역, 제 2 영역, 및 상기 제 1 영역과 제 2 영역사이에 변환 영역을 구비하고,상기 제 1 영역이 실질적으로 제 2 영역보다 두꺼운 것을 특징으로 하는 반도체 기판 처리를 위한 열처리기.
- 제 1 항에 있어서,상기 주변 가열기는 반복 S 형 패턴을 가지는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리기.
- 제 1 항에 있어서,상기 가열 블럭은 실질적으로 기판보다 큰 열 량(thermal mass)을 가지는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리기.
- 처리 쳄버,처리 온도로 반도체 기판을 가열하기 위한 처리 쳄버내에 배치된 가열기,상기 가열기로 부터 열을 수용하고, 처리 쳄버 내부에 배치된 가열 블럭,내부 절연 벽이 실질적으로 가열기 및 반도체 기판을 동봉하는 것으로, 처리 쳄버내부에 배치되고 및 가열기 블럭으로부터 떨어져 일정한 간격을 이룬 내부절연 벽, 및실질적으로 내부 절연 벽을 동봉하고, 처리 쳄버 내부에 배치된 외부 절연 벽을 구성하고,반도체 기판이 처리동안 가열 블럭으로부터 열을 수용하기 위해 가열 블럭에 인접하여 놓인 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,절연 벽의 내부 세트는 내부 세트의 절연 벽이 실질적으로 가열 블럭 및 반도체 기판으로부터 외부 세트의 절연 벽으로 직접 방사에 의한 열 전달을 방지할 수 있도록 비전달체인 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,외부 세트의 절연 벽은 외부 세트의 절연 벽이 실질적으로 내부세트의 절연 벽으로부터 쳄버 벽으로 직접 방사에 의한 열 전달을 방지할 수 있도록한 비전달체인 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,외부 세트의 절연 벽은 3.5W/cmK의 열 전도성을 가진 재료를 구성하는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,상기 외부 세트의 절연 벽은 불투명한 석영을 구성하는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,상기 내부 세트의 절연 벽은 실리콘 카바이드로 코팅된 그라파이트를 구성하는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,상기 내부 절연 벽은 처리동안 가열 블럭의 평균 온도보다 낮은 평균 온도를 가지는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서, 상기 외부 절연 벽은 처리동안 내부 절연 벽의 평균 온도보다 낮은 평균 온도를 가지는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,상기 쳄버 벽은 처리동안 외부 절연 벽의 평균 온도보다 낮은 평균 온도를 가지는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,처리 동안 내부 절연 벽은 평균 온도 Tiw를 가지고 및 처리 동안 상기 가열 블럭은 평균 온도 Thb를 가지는 것으로,상기 가열 블럭의 평균 온도와 내부 절연 벽의 평균 온도차, Thb-Tiw는 가열 블럭 평균 온도 Thb의 절반인 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,하나 이상의 지지물은 절연 층 및 가열 블럭을 지지하고, 및 쳄버 벽 및 가열 블럭으로부터 절연 층을 일정한 간격으로 유지하기 위한 기둥(post)인 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 17 항에 있어서,상기 지지 기둥은 온도계 및 광학 고온계와 같은 온도 센서를 위한 포트를 포함하는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 제 7 항에 있어서,하나 이상의 가스 인젝터(injector)를 구비하는 것으로,상기 가스 인젝터는 온도계 및 광학 고온계와 같은 온도 센서를 위한 포트를 포함하는 것을 특징으로 하는 반도체 기판 처리를 위한 열처리 시스템.
- 처리 쳄버,처리 온도로 반도체 기판을 가열하기 위한 처리 쳄버 내부에 배치된 가열기,상기 주요 가열기로부터 열을 수용하고, 처리 쳄버 내부에 배치된 가열 블럭,처리 쳄버 내부에 배치되고 및 가열 블럭으로부터 떨어져 일정한 간격을 이룬 절연 벽,가스 공급부 및 배기 포트,상기 처리 쳄버와 상기 배기 시스템사이에 가스 흐름 제어기를 구성하고,절연 벽 및 가열 블럭은 실질적으로 반도체 기판으로부터 가열기를 분리시키기 위한 가열기 공동을 형성하고,가스 흐름 제어기는 첫 번째 배기 통로와 두 번째 배기 통로를 형성하는 것으로, 상기 첫 번째 배기 통로는 주로 가열기 공동으로부터 가스를 배출하고, 및 상기 두 번째 배기 통로는 주로 외측 가열기 공동으로부터 가스를 배출하는 것을 특징으로 하는 반도체 기판을 처리하기 위한 열처리 장치.
- 제 20 항에 있어서,상기 가스 흐름 제어기는 배기 가스의 온도를 감소시키는 것을 특징으로 하는 반도체 기판을 처리하기 위한 열처리 장치.
- 제 20 항에 있어서,상기 가스 흐름 제어기는 상기 처리 쳄버로부터 열 손실을 위한 포텐셜 (potential)을 감소시키는 것을 특징으로 하는 반도체 기판을 처리하기 위한 열처리 장치.
- 처리 쳄버,처리 쳄버 내부에 배치된 가열기,가열기로부터 열을 수용하고, 처리 쳄버내부에 배치된 가열 블럭,가스 공급부 및 배기 포트,가열 블럭내부에 파묻힌 팁을 구비한 온도계, 및가열 블럭 내부에 파묻히고 및 온도계의 팁에 마주하도록 설치된 광학 고온계를 구성하는 것을 특징으로 하는 반도체 기판을 처리하기 위한 열처리 장치.
- 제 23 항에 있어서,상기 온도계는 상기 광학 고온계를 측정하기 위해 사용된 것을 특징으로 하는 반도체 기판을 처리하기 위한 열처리 장치.
- 로드 락 및 처리 쳄버를 구비하고,처리 압력이 실질적으로 로드 락 압력과 동등할 때 일단계 처리를 구성하는 것을 특징으로 하는 처리 시스템내에서 기판을 열적으로 처리하기 위한 방법.
- 로드 락 및 처리 쳄버를 구비하고,처리 압력이 실질적으로 로드 락 압력과 동등하지 않을 때 다수 단계 처리를 구성하는 것을 특징으로 하는 처리 시스템내에서 기판을 열적으로 처리하기 위한 방법.
- 제 26 항에 있어서,상기 처리 압력은 실질적으로 로드 락 압력보다 큰 것을 특징으로 하는 처리 시스템내에서 기판을 열적으로 처리하기 위한 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10831398P | 1998-11-13 | 1998-11-13 | |
| US60/108,313 | 1998-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010101007A true KR20010101007A (ko) | 2001-11-14 |
| KR100784471B1 KR100784471B1 (ko) | 2007-12-11 |
Family
ID=22321495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020017006087A KR100784471B1 (ko) | 1998-11-13 | 1999-11-12 | 반도체 기판 열처리용 장치 및 방법 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1135659B1 (ko) |
| JP (1) | JP2002530847A (ko) |
| KR (1) | KR100784471B1 (ko) |
| DE (1) | DE69931278T2 (ko) |
| WO (1) | WO2000029799A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100613343B1 (ko) * | 2004-12-22 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 장치 |
| KR100839990B1 (ko) * | 2006-11-09 | 2008-06-19 | 주식회사 시스넥스 | 이중가열방식의 수소화물기상증착 반응기 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962732B2 (en) * | 2001-08-23 | 2005-11-08 | Applied Materials, Inc. | Process for controlling thin film uniformity and products produced thereby |
| JP2006229040A (ja) | 2005-02-18 | 2006-08-31 | Matsushita Electric Ind Co Ltd | 熱処理方法および熱処理装置 |
| US8083162B2 (en) * | 2007-08-23 | 2011-12-27 | Liquajet L.L.C. | Method for micro-sizing organic, inorganic and engineered compounds |
| DE102007059218A1 (de) * | 2007-12-07 | 2009-06-10 | Von Ardenne Anlagentechnik Gmbh | Verfahren zur Temperaturführung in einem Diffusionsofen |
| DE102012106325A1 (de) | 2012-05-25 | 2013-11-28 | Von Ardenne Anlagentechnik Gmbh | Vorrichtung und Verfahren zum Aufheizen und Abkühlen einer Substratbehandlungsanlage |
| CN108091588B (zh) * | 2016-11-21 | 2019-05-31 | 北京北方华创微电子装备有限公司 | 一种退火工艺方法、工艺腔室及退火设备 |
| WO2021216520A1 (en) * | 2020-04-20 | 2021-10-28 | Momentive Performance Materials Quartz, Inc. | Thermal interface for thermal leveler |
| US20240142310A1 (en) * | 2022-10-26 | 2024-05-02 | Veeco Instruments Inc. | Lightpipe for high temperature substrate processing |
| CN117594489A (zh) * | 2023-11-21 | 2024-02-23 | 深圳市华盈微技术有限公司 | 均温盘组件、半导体晶圆烘烤设备和晶圆烘烤热辐射补偿方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1259883A (en) * | 1984-11-30 | 1989-09-26 | Process Technology (1988) Limited | Gas supply device, particularly for manufacturing semiconductor elements |
| JPS63153388A (ja) * | 1986-08-23 | 1988-06-25 | 東レ株式会社 | 熱処理炉 |
| US5060354A (en) * | 1990-07-02 | 1991-10-29 | George Chizinsky | Heated plate rapid thermal processor |
| JPH05299428A (ja) * | 1992-04-17 | 1993-11-12 | Sony Corp | 半導体ウェーハの熱処理方法及び熱処理装置 |
| JP3165938B2 (ja) * | 1993-06-24 | 2001-05-14 | 東京エレクトロン株式会社 | ガス処理装置 |
| JP3781787B2 (ja) * | 1993-10-26 | 2006-05-31 | 株式会社半導体エネルギー研究所 | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 |
| JP3165324B2 (ja) * | 1994-04-13 | 2001-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW295677B (ko) * | 1994-08-19 | 1997-01-11 | Tokyo Electron Co Ltd | |
| JP3453223B2 (ja) * | 1994-08-19 | 2003-10-06 | 東京エレクトロン株式会社 | 処理装置 |
| JPH08260158A (ja) * | 1995-01-27 | 1996-10-08 | Kokusai Electric Co Ltd | 基板処理装置 |
| US5772770A (en) * | 1995-01-27 | 1998-06-30 | Kokusai Electric Co, Ltd. | Substrate processing apparatus |
| JPH08284850A (ja) * | 1995-04-17 | 1996-10-29 | Matsushita Electric Ind Co Ltd | スクロール圧縮機 |
| JPH08316222A (ja) * | 1995-05-19 | 1996-11-29 | Tokyo Electron Ltd | 熱処理方法及びその装置 |
| US6002109A (en) * | 1995-07-10 | 1999-12-14 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| JPH0945624A (ja) * | 1995-07-27 | 1997-02-14 | Tokyo Electron Ltd | 枚葉式の熱処理装置 |
| US5958510A (en) * | 1996-01-08 | 1999-09-28 | Applied Materials, Inc. | Method and apparatus for forming a thin polymer layer on an integrated circuit structure |
-
1999
- 1999-11-12 WO PCT/US1999/026861 patent/WO2000029799A1/en active IP Right Grant
- 1999-11-12 KR KR1020017006087A patent/KR100784471B1/ko not_active IP Right Cessation
- 1999-11-12 EP EP99956983A patent/EP1135659B1/en not_active Expired - Lifetime
- 1999-11-12 DE DE69931278T patent/DE69931278T2/de not_active Expired - Fee Related
- 1999-11-12 JP JP2000582756A patent/JP2002530847A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100613343B1 (ko) * | 2004-12-22 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 장치 |
| KR100839990B1 (ko) * | 2006-11-09 | 2008-06-19 | 주식회사 시스넥스 | 이중가열방식의 수소화물기상증착 반응기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100784471B1 (ko) | 2007-12-11 |
| EP1135659B1 (en) | 2006-05-10 |
| EP1135659A4 (en) | 2005-04-13 |
| DE69931278D1 (de) | 2006-06-14 |
| WO2000029799A1 (en) | 2000-05-25 |
| JP2002530847A (ja) | 2002-09-17 |
| EP1135659A1 (en) | 2001-09-26 |
| DE69931278T2 (de) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6342691B1 (en) | Apparatus and method for thermal processing of semiconductor substrates | |
| US6844528B2 (en) | Hot wall rapid thermal processor | |
| KR102617065B1 (ko) | 서셉터 및 기판 처리 장치 | |
| KR100793329B1 (ko) | 웨이퍼들을 열처리하기 위한 방법들 및 장치 | |
| US6188044B1 (en) | High-performance energy transfer system and method for thermal processing applications | |
| US6046439A (en) | System and method for thermal processing of a semiconductor substrate | |
| US5001327A (en) | Apparatus and method for performing heat treatment on semiconductor wafers | |
| US5651670A (en) | Heat treatment method and apparatus thereof | |
| JP6239559B2 (ja) | 放射加熱された基板のクールダウンを向上させるための装置および方法 | |
| US6300600B1 (en) | Hot wall rapid thermal processor | |
| US6900413B2 (en) | Hot wall rapid thermal processor | |
| JP2001522141A (ja) | 低質量サポートを用いたウェハの加工方法 | |
| US5567152A (en) | Heat processing apparatus | |
| KR100784471B1 (ko) | 반도체 기판 열처리용 장치 및 방법 | |
| TW201730370A (zh) | 用於減少快速熱處理的污染之影響的設備 | |
| WO2001013054A1 (en) | Hot wall rapid thermal processor | |
| US5626680A (en) | Thermal processing apparatus and process | |
| US6322631B1 (en) | Heat treatment method and its apparatus | |
| JP2004006737A (ja) | 半導体製造装置、熱処理装置および半導体製造方法 | |
| KR19980028824A (ko) | 반도체 제조장치 | |
| KR200365533Y1 (ko) | 저압 화상기상증착 장치의 반응로 | |
| KR20230055958A (ko) | 반도체 처리 시스템에서 온도 상호 작용을 방지하기 위한 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |