KR20010097641A - Capacitor of semiconductor memory device and the manufacturing method thereof - Google Patents

Capacitor of semiconductor memory device and the manufacturing method thereof Download PDF

Info

Publication number
KR20010097641A
KR20010097641A KR1020000021900A KR20000021900A KR20010097641A KR 20010097641 A KR20010097641 A KR 20010097641A KR 1020000021900 A KR1020000021900 A KR 1020000021900A KR 20000021900 A KR20000021900 A KR 20000021900A KR 20010097641 A KR20010097641 A KR 20010097641A
Authority
KR
South Korea
Prior art keywords
raw material
tmhd
thin film
sto
bto
Prior art date
Application number
KR1020000021900A
Other languages
Korean (ko)
Other versions
KR100372018B1 (en
Inventor
박영소
윤능구
현광수
Original Assignee
김응수
주식회사 에버테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김응수, 주식회사 에버테크 filed Critical 김응수
Priority to KR10-2000-0021900A priority Critical patent/KR100372018B1/en
Publication of KR20010097641A publication Critical patent/KR20010097641A/en
Application granted granted Critical
Publication of KR100372018B1 publication Critical patent/KR100372018B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Abstract

반도체 메모리 소자의 캐패시터 및 이의 제조방법에 관해 개시된다. 개시된 캐패시터의 제조 방법은 BaSrTiO3(BST)박막을 SrTiO3(STO)과 BaTiO3(BTO)을 연속적으로 원자층 단위로 교번적으로 증착하고, 각 층간에 구조적 상전이가 일어나는 임계두께 만큼씩 적층하여 높은 유전율을 가지는 캐패시터의 유전막을 형성한다.Disclosed are a capacitor of a semiconductor memory device and a method of manufacturing the same. The disclosed method of manufacturing the capacitor are laminated one by as much as the critical thickness of structural phase transition of BaSrTiO 3 (BST) thin film SrTiO 3 (STO) and BaTiO and the 3 (BTO) continuously deposited alternately by atomic layer unit, each interlayer takes place A dielectric film of a capacitor having a high dielectric constant is formed.

SrTiO3과 BaTiO3유전막을 증착함에 있어서, 기존의 화학 기상 증착(CVD) 방법이나 스퍼터링 증착법에 의존하지 않고, 각 유전막을 디지털 화학 기상 증착(digital chemical vapor deposition)에 의해 원자층 단위로 증착한다.In depositing the SrTiO 3 and BaTiO 3 dielectric films, each dielectric film is deposited on an atomic layer basis by digital chemical vapor deposition without depending on a conventional chemical vapor deposition (CVD) method or a sputtering deposition method.

이와 같은 본 발명에 따르면, STO와 BTO을 연속적으로 증착 함으로서 원자층 단위의 두께 제어와 균일한 박막을 얻을 수 있을 뿐만 아니라 격자 변형을 유도할 수 있어 유전율이 큰 유전체막을 얻을 수 있게 된다. 또한 STO과 BTO을 연속적으로 증착함으로써, 향후 고집적 소자에서 얇아지는 캐패시터 유전막 두께를 한 주기에 한 원자층씩 증착하는 원리를 이용하여 반응물질을 흘려 보내주는 주기에 의해서 제어할 수 있다.According to the present invention, by continuously depositing STO and BTO, not only can control the atomic layer thickness and obtain a uniform thin film, but also can induce lattice deformation, thereby obtaining a dielectric film having a high dielectric constant. In addition, by depositing the STO and BTO continuously, it can be controlled by the cycle of sending the reactant using the principle of depositing the capacitor dielectric film thickness thinner in the high-integration device one atomic layer per cycle.

Description

반도체 메모리 소자의 캐패시터 및 그 제조 방법{Capacitor of semiconductor memory device and the manufacturing method thereof}Capacitor of semiconductor memory device and manufacturing method thereof

본 발명은 반도체 메모리 소자의 캐패시터 및 그 제조 방법에 관한 것으로, 상세히는 높은 유전율을 가지는 캐패시터 및 그 제조 방법에 관한 것이다.The present invention relates to a capacitor of a semiconductor memory device and a method of manufacturing the same, and more particularly, to a capacitor having a high dielectric constant and a method of manufacturing the same.

반도체 기억 소자의 하나인 DRAM(Dynamic Random Access Memory)의 단위소자는 하나의 트랜지스터와 정보저장 캐패시터로 구성되어 있다. 정보 저장 캐패시터의 축전 용량은 α- 입자 등에 의한 오동작을 방지하기 위해 최소한 30×10-15F/단위셀 정도가 확보해야 한다.The unit element of the DRAM (Dynamic Random Access Memory), which is one of the semiconductor memory elements, is composed of one transistor and an information storage capacitor. The storage capacity of the information storage capacitor should be at least 30 × 10 -15 F / unit cell in order to prevent malfunction due to α-particles or the like.

DRAM이 고집적화 됨에 따라 보다 작은 면적에서 충분한 정전용량을 확보하기 위한 방법에는 (1)캐패시터의 유효단면적을 증가시키는 방법, (2)유전체 박막의 두께를 줄이는 방법, (3) 유전상수가 큰 물질을 사용하는 방법 등이 있다.As DRAMs become more integrated, methods for securing sufficient capacitance in a smaller area include (1) increasing the effective cross-sectional area of the capacitor, (2) reducing the thickness of the dielectric thin film, and (3) using materials with large dielectric constants. How to use, etc.

일반적으로는 캐패시터에서 SiO2등의 유전물질을 초박막화하거나 캐패시터의 구조를 유효단면적의 효과적인 증대가 가능한 3차원 구조의 스택(stack), 트렌치(trench) 구조 등에 의해 정전용량을 확대하고 있다.In general, capacitance is increased by stacking and trenching structures having a three-dimensional structure capable of ultra-thinning dielectric materials such as SiO 2 in the capacitor or effectively increasing the effective structure of the capacitor structure.

3차원 구조의 캐패시터는 가장 효과적으로 정전용량의 확대가 가능한 장점을 가지는 반면에 복잡한 제조 공정과 높은 제작단가를 요구한다. 집적도를 높이기 위한 입체적인 구조에는 적층(stack), 트렌치(trench), 핀(pin)형 및 원통형(cylinder) 캐패시터 등이 있는데, 256M DRAM을 경계로 제조 공정상의 한계가 드러나고 있다. 트렌치형 캐패시터에서는 집적도가 증가하면서 트렌치 간의 누설전류 문제가 발생하고, 적층형과 핀형 및 원통형 셀에서는 많은 축전용량을 얻기 위해 표면에 심한 굴곡과 단차를 형성하기 때문에 후속 공정의 사진 식각이 어려울 뿐 아니라 얇아진 핀이나 원통의 기계적 강도가 낮아 공정의 어려움을 가중시키고 있다.Capacitors with three-dimensional structure have the advantage of being able to expand capacitance most effectively, while requiring complex manufacturing processes and high manufacturing costs. Three-dimensional structures to increase the degree of integration include stack, trench, pin and cylinder capacitors, and manufacturing process limitations are exposed around 256M DRAM. In trench-type capacitors, as integration increases, leakage currents between trenches cause problems, and stacked and fin-type and cylindrical cells form severe bends and steps on the surface to achieve large capacitances, making photo-etching of subsequent processes difficult and thinner. The low mechanical strength of the pin or cylinder adds to the difficulty of the process.

박막화된 유전체층에 의한 캐패시터의 경우는, 유전물질로서 적용되는 SiO2박막의 두께가 100Å이하로 얇아지게 되면, 소위 파울러-노드하임(Fowler-Nordheim) 전류에 의해 박막의 신뢰성이 저하하고 따라서 대 용량 기억소자로 적용되기 어렵다.In the case of a capacitor with a thinned dielectric layer, when the thickness of the SiO 2 thin film applied as the dielectric material becomes thinner than 100 mW, the so-called Fowler-Nordheim current lowers the reliability of the thin film and thus the large capacity. It is difficult to apply as a memory device.

고유전율 물질에 의한 캐패시터는 강유전성(ferroelectric) 물질을 적용한 것으로서, FRAM(Ferroelectric Random Access Memory)가 그 일종이다. 강유전성 물질은 퀴리(curie)온도 이하에서 자발분극을 갖고, 수백에서 1000 정도의 유전상수를 가지는 것으로서, 전계가 가해지지 않아도 자발적으로 분극이 발생되는 특징을 가지고 있다. 이러한 강 유전성 물질은 수 백Å 정도의 두꺼운 두께를 가지더라도 등가 산화막 두께(equivalent oxide thickness)가 10Å 이하를 가짐으로써 10Å 이하의 두께를 가지는 산화막에 의한 유전막과 등가를 나타내는 효과를 보인다.The capacitor using a high dielectric constant material is a ferroelectric material, and is a type of ferroelectric random access memory (FRAM). Ferroelectric materials have spontaneous polarization below the Curie temperature and have a dielectric constant of several hundred to 1000, and are characterized by spontaneous polarization even when an electric field is not applied. Such a ferroelectric material has an equivalent oxide thickness of 10 μs or less even though it has a thickness of about several hundred μs, thereby exhibiting an effect equivalent to that of a dielectric film having an oxide thickness of 10 μs or less.

DRAM에서 응용되는 강유전성 물질 중 페로브스카이트 형으로 불리는 결정구조를 갖는 BST(BaSrTiO3)는 PZT, SBT(SrxBiyTiOz)에 비해 고주파에서도 고 유전율을 유지할 수 있고, 적절한 Ba/Sr 비에 따라서 상 유전체로 변환되기 때문에 피로(fatigue), 노화(aging) 등의 특성이 우수하여 DRAM용 캐패시터의 유전물질로서 각광받고 있다. 그러나 이러한 강유전성 물질은 증착시 높은 온도를 요구하기 때문에 증착 시 또는 열처리 시에 전극과의 사이에 원자간 확산(diffusion)이 일어나 다른 산화물을 생성시켜 캐패시터의 용량을 감소시키는 단점이 있었다.Among the ferroelectric materials used in DRAM, BST (BaSrTiO 3 ), which has a crystal structure called perovskite type, can maintain a high dielectric constant even at high frequencies compared to PZT and SBT (Sr x Bi y TiO z ), and appropriate Ba / Sr Since it is converted into a phase dielectric according to the ratio, it is excellent in characteristics such as fatigue and aging, and thus, it has been spotlighted as a dielectric material of a capacitor for DRAM. However, since the ferroelectric material requires a high temperature at the time of deposition, there is a disadvantage in that interdiffusion (diffusion) occurs between the electrode at the time of deposition or heat treatment to generate another oxide to reduce the capacity of the capacitor.

도 1은 강유전성 물질을 적용한 종래의 캐패시터의 개략적 단면도이다. BST 박막의 상하부에 백금(Pt)으로 된 상하부전극이 마련된다. 그리고, 경우에 따라서는 상기 하부전극에 확산 방지막이 위치하기도 한다. 이러한 캐패시터에 있어서, BST와 같은 고유전율 물질에 의한 박막은 스퍼터링 (sputtering)법, 유기금속 화학기상증착(metal-organic chemical vapor deposition)법, 회전도포(spin coating)법등에 의해 형성된다.1 is a schematic cross-sectional view of a conventional capacitor to which the ferroelectric material is applied. Upper and lower electrodes made of platinum (Pt) are provided above and below the BST thin film. In some cases, a diffusion barrier may be positioned on the lower electrode. In such a capacitor, a thin film by a high dielectric constant material such as BST is formed by a sputtering method, a metal-organic chemical vapor deposition method, a spin coating method, or the like.

스퍼터링에 의한 증착 기술은 플라즈마(Plasma)를 발생시켜 플라즈마 내의 이온이 타킷에 있는 물질을 떼어내어 기판에 증착시키는 방법으로 박막의 순도와 접착력 등에서는 유리한 방법이지만 요철에서의 균일성을 확보하기 어렵다는 단점때문에 전극의 측면에서 누설전류를 발생하는 주원인으로 알려져 있어 미세한 패턴에서는 그 응용이 매우 제한적이다.Deposition by sputtering is a method that generates plasma and removes ions in the target and deposits them on the substrate, which is advantageous in the purity and adhesion of thin films, but it is difficult to secure uniformity in irregularities. Because of this, the main cause of leakage current in the side of the electrode is known, the application is very limited in the fine pattern.

유기금속 화학 기상 증착 기술도 보편화된 기술로 여러 가지의 기체를 주입한 후 기체들에 열, 빛, 플라즈마등의 에너지를 이용하여 기체들의 반응을 유도하여 기판에 증착시키는 기술이다. 화학 기상 증착법에서의 화학 반응 속도는 반응 에너지를 공급하는 열, 빛, 플라즈마등에 의해 제어되거나 기체의 양과 비율 등을 통해 제어되게 된다. 그러나 이러한 화학 반응은 일반적으로 매우 빠르게 일어나 원자들의 열역학적 안정성을 이루면서 증착되도록 제어하기는 매우 어렵다. 따라서 박막의 물리적, 전기적, 화학적 성질 등이 원자 층 증착법에 비해 떨어지는 단점이 있고, 미세한 요철에서의 박막 균일성을 확보하기가 어렵다. 또한 반도체 소자의 집적도의 증가는 더 높은 종횡 비(Aspect Ratio)를 필요로 하기때문에 요철에서 박막 균일도의 요구는 한층 심화되어 가고 있다.The organometallic chemical vapor deposition technique is a technique that is commonly used to inject a variety of gases and to deposit gases on the substrate by inducing the reaction of the gases using energy such as heat, light and plasma. In the chemical vapor deposition method, the chemical reaction rate is controlled by heat, light, plasma, or the like, which supplies reaction energy, or by the amount and ratio of gas. However, these chemical reactions generally occur very quickly and are difficult to control to deposit with the thermodynamic stability of the atoms. Therefore, the physical, electrical, chemical properties, etc. of the thin film has a disadvantage compared to the atomic layer deposition method, it is difficult to ensure the uniformity of the thin film in minute unevenness. In addition, since the increase in the degree of integration of semiconductor devices requires a higher aspect ratio, the demand for thin film uniformity in unevenness is intensifying.

본 발명의 제1의 목적은 높은 유전율을 가짐으로서 반도체 소자에 고집적화에 대응할 수 있는 반도체 소자의 캐패시터 및 그 제조 방법을 제공하는 것이다.It is a first object of the present invention to provide a capacitor of a semiconductor device capable of coping with high integration in a semiconductor device by having a high dielectric constant, and a method of manufacturing the same.

본 발명의 제2의 목적은 우수한 전기적, 물리적 성질을 가지는 반도체 소자의 캐패시터 및 그 제조 방법을 제공하는 것이다.A second object of the present invention is to provide a capacitor of a semiconductor device having excellent electrical and physical properties and a method of manufacturing the same.

본 발명의 제3의 목적은 높은 종횡 비에서도 균일한 유전체 박막을 가지는 반도체 소자의 캐패시터 및 그 제조방법을 제공하는 것이다.It is a third object of the present invention to provide a capacitor of a semiconductor device having a uniform dielectric thin film even at a high aspect ratio and a method of manufacturing the same.

도1은 종래의 고유전체를 이용한 캐패시터가 적용된 반도체 메모리 소자의 개략적 단면도이다.1 is a schematic cross-sectional view of a semiconductor memory device to which a capacitor using a conventional high dielectric material is applied.

도 2a 는 상 유전체 BST의 결정 구조를 보인다.2A shows the crystal structure of the phase dielectric BST.

도 2b 강 유전체 BST의 결정 구조를 보인다.2b shows the crystal structure of the steel dielectric BST.

도 3은 SrTiO3- BaTiO3 계에서의 격자상수 변화 선도이다.3 is a graph of lattice constant change in SrTiO3-BaTiO3 system.

도 4a는 본 발명에 따른 캐패시터 제조방법에 있어서, 제 1 유형의 STO 박막 형성 단계의 플로우 챠트이다.Figure 4a is a flow chart of the first type of STO thin film forming step in the capacitor manufacturing method according to the present invention.

도 4b는 본 발명에 따른 캐패시터 제조방법에 있어서, 제 1 유형의 BTO 박막 형성 단계의 플로우 챠트이다.Figure 4b is a flow chart of the first type of BTO thin film forming step in the capacitor manufacturing method according to the present invention.

도 5a는 본 발명에 따른 캐패시터 제조방법에 있어서, 제 2 유형의 STO 박막 형성 단계의 플로우 챠트이다.5A is a flowchart of a second type STO thin film forming step in the method of manufacturing a capacitor according to the present invention.

도 5b는 본 발명에 따른 캐패시터 제조방법에 있어서, 제 2 유형의 BTO 박막 형성 단계의 플로우 챠트이다.5B is a flowchart of the second type of BTO thin film forming step in the capacitor manufacturing method according to the present invention.

도 6a는 본 발명에 따른 캐패시터 제조방법에 있어서, 제 3 유형의 STO 박막 형성 단계의 플로우 챠트이다.6A is a flowchart of a third type STO thin film forming step in the capacitor manufacturing method according to the present invention.

도 6b는 본 발명에 따른 캐패시터 제조방법에 있어서, 제 3 유형의 BTO 박막 형성 단계의 플로우 챠트이다.6B is a flowchart of the third type of BTO thin film forming step in the capacitor manufacturing method according to the present invention.

도 7a는 본 발명에 따른 캐패시터 제조방법의 제1실시예의 플로우 챠트이다.7A is a flow chart of a first embodiment of a capacitor manufacturing method according to the present invention.

도 7b는 본 발명에 따른 캐패시터 제조방법의 제2실시예의 플로우 챠트이다.7B is a flow chart of a second embodiment of a capacitor manufacturing method according to the present invention.

도 8은 본 발명에 따른 캐패시터의 한 실시예가 적용된 반도체 메모리 소자의 개략적 단면도이다.8 is a schematic cross-sectional view of a semiconductor memory device to which an embodiment of a capacitor according to the present invention is applied.

도 9는 본 발명에 따른 캐패시터의 다른 실시예가 적용된 반도체 메모리 소자의 개략적 단면도이다.9 is a schematic cross-sectional view of a semiconductor memory device to which another embodiment of a capacitor according to the present invention is applied.

상기 목적을 달성하기 위하여 본 발명에 따르면,According to the present invention to achieve the above object,

유전체막과 상기 유전체막의 상하에 위치하는 상하부 전극을 구비하는 반도체 메모리 소자의 캐패시터에 있어서,A capacitor of a semiconductor memory device comprising a dielectric film and upper and lower electrodes positioned above and below the dielectric film.

상기 유전체막은 교번적으로 적층되는 원자층 단위 두께의 STO 박막 및 BTO 박막에 의한 다중 적층 구조물에 의해 구성되고, 상기 유전체막은 자연발생적인 스트레인에 의한 상전이가 발생되는 두께를 가지는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터가 제공된다.The dielectric film is composed of a multi-layered structure composed of alternating atomic layer unit thicknesses of STO thin film and BTO thin film, and the dielectric film has a thickness in which phase transition due to naturally occurring strain is generated. A capacitor of the device is provided.

상기 본 발명의 캐패시터에 있어서, 상기 유전체막은 STO/BTO/STO, BTO/STO/BTO 적층 구조 중의 어느 하나로 구성되는 것이 바람직하다.In the capacitor of the present invention, the dielectric film is preferably composed of any one of an STO / BTO / STO and a BTO / STO / BTO stacked structure.

또한, 상기 유전체막의 각 STO 박막 및 BTO 박막은 복수의 STO 단위층 및 BTO 단위층으로 형성되어 있는 것이 바람직하며, 상기 하부전극은 다결정 실리콘(Poly-silicon), TiN, SrRuO3, SiN, WN, W, Pt, Co, Ni, YBCO, LSCO, CaRuO3, (Ru,Sr)RuO3, LaNiO3의중의 어느 하나 인 것이 바람직하며, 특히, 상기 하부 전극은 다결정 실리콘으로 형성되며, 상기 유전체막에 직접 접촉되어 있는 것이 바람직하다.In addition, each of the STO thin film and the BTO thin film of the dielectric film is preferably formed of a plurality of STO unit layer and BTO unit layer, the lower electrode is poly-silicon (Poly-silicon), TiN, SrRuO 3 , SiN, WN, It is preferable that any one of W, Pt, Co, Ni, YBCO, LSCO, CaRuO 3 , (Ru, Sr) RuO 3 , LaNiO 3 , and in particular, the lower electrode is formed of polycrystalline silicon, It is preferable to be in direct contact.

또한, 상기의 목적을 달성하기 위하여 본 발명에 따르면,In addition, according to the present invention to achieve the above object,

반도체 메모리 소자의 트랜지스터에 전기적으로 연결되는 하부 전극층을 기판 상에 형성하는 하부 전극 형성단계;A lower electrode forming step of forming a lower electrode layer on the substrate, the lower electrode layer electrically connected to a transistor of the semiconductor memory device;

상기 하부 전극층 상에 원자층 단위의 STO 박막 및 BTO 박막에 의한 다중적층 구조물의 유전체막을 형성하되, 상기 유전체막이 자연발생적인 스트레인에 의한 상전이가 발생되는 두께를 가지도록 하는 유전체막 형성단계;A dielectric film forming step of forming a dielectric film of a multi-layered structure by the STO thin film and the BTO thin film in atomic layer units on the lower electrode layer, wherein the dielectric film has a thickness at which phase transition due to naturally occurring strain occurs;

상기 유전체막 상에 상부 전극을 형성하는 상부 전극 형성단계;를 포함하는 반도체 메모리 소자의 캐패시터 제조방법이 제공된다.There is provided a capacitor manufacturing method of a semiconductor memory device comprising; forming an upper electrode on the dielectric film.

상기 본 발명의 반도체 메모리 소자의 캐패시터 제조방법에 있어서,In the capacitor manufacturing method of the semiconductor memory device of the present invention,

상기 유전체막 형성 단계에서 STO 박막을 형성하는 단계의 제1유형은:The first type of forming the STO thin film in the dielectric film forming step is:

가) 상기 기판 상에 Sr 를 포함하는 기체 상태의 제 1 원료 물질을 접촉시켜 상기 기판 상에 상기 제 1 원료 물질을 흡착시키는 단계;A) adsorbing said first raw material onto said substrate by contacting a gaseous first raw material comprising Sr on said substrate;

나) 상기 기판 상에 퍼지가스를 가하여 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 1 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the first raw material and to form a first raw material layer having a thickness of monoatomic units;

다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti;

라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 1 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;D) applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the first raw material layer;

마) 상기 기판에 가스상태의 산화물질을 접촉시켜 산화된 상기 제 1 원료 물질층과 제 2 원료 물질층과의 반응에 의해 STO 막을 형성하는 단계;를 구비하며,E) contacting the substrate with a gaseous oxide material to form an STO film by reacting the oxidized first raw material layer with a second raw material layer;

상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것이 바람직하다.It is preferable to perform the steps a) to e) at least once in sequence.

상기 유전체막 형성 단계에서 STO 박막을 형성하는 단계의 제2유형은:The second type of forming the STO thin film in the dielectric film forming step is:

가) 상기 기판 상에 Sr 를 포함하는 기체 상태의 제 1 원료 물질을 접촉시켜 상기 기판 상에 상기 제 1 원료 물질을 흡착시키는 단계;A) adsorbing said first raw material onto said substrate by contacting a gaseous first raw material comprising Sr on said substrate;

나) 상기 기판 상에 퍼지가스를 가하여 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 1 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the first raw material and to form a first raw material layer having a thickness of monoatomic units;

다) 상기 기판에 가스상태의 산화물질을 접촉시켜 상기 제 1 원료 물질층을 산화시키는 단계;C) oxidizing the first source material layer by contacting the substrate with a gaseous oxide;

라) 상기 기판 상에 퍼지가스를 가하여 산화된 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 산화된 제 1 원료 물질층을 형성하는 단계;D) applying a purge gas to the substrate to remove excess of the oxidized first raw material and to form an oxidized first raw material layer having a monoatomic unit thickness;

마) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 산화된 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;E) adsorbing the second raw material onto the oxidized first raw material layer by contacting the substrate with a gaseous second raw material containing Ti;

바) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 1 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;F) applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the first raw material layer;

사) 상기 기판에 가스상태의 산화물질을 접촉시켜 상기 제 1 원료 물질층과 제 2 원료 물질층과의 반응에 의해 STO 막을 형성하는 단계;를 구비하며,G) contacting the substrate with a gaseous oxide material to form an STO film by reacting the first raw material layer with the second raw material layer.

상기 가) 단계 내지 사) 단계를 순차적으로 적어도 1회 이상 실시하는 것이 바람직하다.It is preferable to perform the steps a) to g) at least once in sequence.

상기 유전체막 형성 단계에서 STO 박막을 형성하는 단계의 제3유형은:The third type of forming the STO thin film in the dielectric film forming step is:

가) 상기 기판 상에 Sr 를 포함하는 기체 상태의 제 1 원료 물질을 접촉시켜 상기 기판 상에 상기 제 1 원료 물질을 흡착시키는 단계;A) adsorbing said first raw material onto said substrate by contacting a gaseous first raw material comprising Sr on said substrate;

나) 상기 기판 상에 퍼지가스를 가하여 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 1 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the first raw material and to form a first raw material layer having a thickness of monoatomic units;

다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti;

라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 1 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;D) applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the first raw material layer;

마) 상기 가) 단계 내지 라)단계 동안 지속적으로 상기 기판에 가스상태의 산화물질을 접촉시켜 기판에 흡착되는 상기 제 1 원료 물질층 및 제 2 원료 물질층이 산화되도록 하여 산화된 제1원료 물질층과 제2원료 물질층으로 부터 STO 막을 형성하는 단계;를 구비하며,E) the first raw material oxidized by continuously contacting the substrate with a gaseous oxide material during the steps a) to d) so that the first and second raw material layers adsorbed on the substrate are oxidized. Forming an STO film from the layer and the second raw material layer;

상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것이 바람직하다.It is preferable to perform the steps a) to e) at least once in sequence.

상기 유전체막 형성 단계에서 BTO 박막을 형성하는 단계의 제1유형은:The first type of forming the BTO thin film in the dielectric film forming step is:

가) 상기 기판 상에 Ba 를 포함하는 기체 상태의 제 3 원료 물질을 접촉시켜상기 기판 상에 상기 제 3 원료 물질을 흡착시키는 단계;A) adsorbing said third raw material onto said substrate by contacting a gaseous third raw material comprising Ba on said substrate;

나) 상기 기판 상에 퍼지가스를 가하여 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 3 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the third raw material and to form a third raw material layer having a thickness of monoatomic units;

다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti;

라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 3 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;Applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the third raw material layer;

마) 상기 기판에 가스 상태의 산화물질을 접촉시켜 상기 제 3 원료 물질층과 제 2 원료 물질층과의 반응에 의해 BTO 막을 형성하는 단계;를 더 구비하며,E) contacting the substrate with a gaseous oxide material to form a BTO film by reacting the third raw material layer with the second raw material layer;

상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것이 바람직하다.It is preferable to perform the steps a) to e) at least once in sequence.

상기 유전체막 형성 단계에서 BTO 박막을 형성하는 단계의 제2유형은:The second type of forming the BTO thin film in the dielectric film forming step is:

가) 상기 기판 상에 Ba 를 포함하는 기체 상태의 제 3 원료 물질을 접촉시켜 상기 기판 상에 상기 제 3 원료 물질을 흡착시키는 단계;A) adsorbing said third raw material onto said substrate by contacting a gaseous third raw material comprising Ba on said substrate;

나) 상기 기판 상에 퍼지가스를 가하여 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 3 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the third raw material and to form a third raw material layer having a thickness of monoatomic units;

다) 상기 기판에 가스상태의 산화물질을 접촉시켜 상기 제 3 원료 물질층을 산화시키는 단계;C) oxidizing the third source material layer by contacting the substrate with a gaseous oxide;

라) 상기 기판 상에 퍼지가스를 가하여 산화된 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 산화된 제 3 원료 물질층을 형성하는 단계;D) adding a purge gas to the substrate to remove excess of the oxidized third raw material and to form an oxidized third raw material layer having a thickness of monoatomic units;

마) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 산화된 제 3 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;E) adsorbing a second raw material onto the oxidized third raw material layer by contacting the substrate with a gaseous second raw material containing Ti;

바) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 산화된 제 3 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;F) applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the oxidized third raw material layer;

사) 상기 기판에 가스 상태의 산화물질을 접촉시켜 산화된 상기 제 3 원료 물질층과 제 2 원료 물질층과의 반응에 의해 BTO 막을 형성하는 단계;를 더 구비하며,G) contacting the substrate with a gaseous oxide material to form a BTO film by reacting the oxidized third raw material layer with a second raw material layer;

상기 가) 단계 내지 사) 단계를 순차적으로 적어도 1회 이상 실시하는 것이 바람직하다.It is preferable to perform the steps a) to g) at least once in sequence.

상기 유전체막 형성 단계에서 BTO 박막을 형성하는 단계의 제3유형은:The third type of forming the BTO thin film in the dielectric film forming step is:

가) 상기 기판 상에 Ba 를 포함하는 기체 상태의 제 3 원료 물질을 접촉시켜 상기 기판 상에 상기 제 3 원료 물질을 흡착시키는 단계;A) adsorbing said third raw material onto said substrate by contacting a gaseous third raw material comprising Ba on said substrate;

나) 상기 기판 상에 퍼지가스를 가하여 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 3 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the third raw material and to form a third raw material layer having a thickness of monoatomic units;

다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti;

라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과아울러 제 3 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;D) adding a purge gas to the substrate to remove excess of the second raw material, and forming a second raw material layer having a thickness of monoatomic units on the third raw material layer;

마) 상기 가) 단계 내지 라)단계 동안 지속적으로 상기 기판에 가스상태의 산화물질을 접촉시켜 기판에 흡착되는 상기 제 3 원료 물질층 및 제 2 원료 물질층이 산화되도록 하여 산화된 제3원료 물질층과 제2원료 물질층으로 부터 BTO 막을 형성하는 단계;를 구비하며,E) The third raw material material oxidized by continuously contacting the substrate with a gaseous oxide material during the steps a) to d) so that the third raw material layer and the second raw material layer adsorbed on the substrate are oxidized. Forming a BTO film from the layer and the second raw material layer;

상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것이 바람직하다.It is preferable to perform the steps a) to e) at least once in sequence.

상기 본 발명의 반도체 메모리 소자의 캐패시터 제조방법에 있어서, 상기 제 1 원료 물질은, Sr(C5 iPr3H2)2, SrS, Sr(thd)2(thd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr(acac)2, Sr(hfac)2, Sr(tfac)2, Sr(hfac)2, Sr(TMFD)2, [Sr(TMHD)2]L (L:lewis base), Sr(tmhd)2(tetraglyme), Sr(tmhd)2(pmdeta), [Sr(acac)2]L (L:lewis base), Sr(dpm)2, Sr(metmhd)2, Sr(tmhd)2(trine)n으로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것이 바람직하다.In the method of manufacturing a capacitor of a semiconductor memory device of the present invention, the first raw material is Sr (C 5 i Pr 3 H 2 ) 2 , SrS, Sr (thd) 2 (thd = 2, 2, 6, 6 -tetramethyl-3, 5-heptanedione), Sr (acac) 2 , Sr (hfac) 2 , Sr (tfac) 2 , Sr (hfac) 2 , Sr (TMFD) 2 , [Sr (TMHD) 2 ] L (L : lewis base), Sr (tmhd) 2 (tetraglyme), Sr (tmhd) 2 (pmdeta), [Sr (acac) 2 ] L (L: lewis base), Sr (dpm) 2 , Sr (metmhd) 2 , It is preferred to include at least one selected from the group consisting of Sr (tmhd) 2 (trine) n .

그리고, 상기 제 2 원료 물질은, Ti(OiPr)4, Ti(TMHD)2(OiPr)2, Ti(acac)2, Ti(thac)2(OiPr)2, Ti(hfac)2(OiPr)2, Ti(TMHD)2(OnBu)2, Ti(acac)2(OnBu)0,Ti(tfac)2(OnBu)2, Ti(hfac)2(OnBu)2, Ti(TMHD)2(NMe2)2, Ti(TMHD)2(dmae), Ti(Nme2)4, Ti(NEt2)4, Ti(dmea)4, Ti(dmea)2(iPrO)2, Ti(hfac)2(nBuO)2, Ti(tfac)2(nBuO)2, Ti(acac)2(nBuO)2, Ti(TMHD)2(nBuO)2, Ti(TMHD)2(iPrO)2, Ti(hfac)2(iPrO)2, Ti(tfac)(iPrO)2, Ti(acac)2(iPrO)2, Ti(tmhd)2(mpd) 로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것이 바람직하다.The second raw material is Ti (O i Pr) 4 , Ti (TMHD) 2 (O i Pr) 2 , Ti (acac) 2 , Ti (thac) 2 (O i Pr) 2 , Ti (hfac ) 2 (O i Pr) 2 , Ti (TMHD) 2 (O n Bu) 2 , Ti (acac) 2 (O n Bu) 0 , Ti (tfac) 2 (O n Bu) 2 , Ti (hfac) 2 (O n Bu) 2 , Ti (TMHD) 2 (NMe 2 ) 2 , Ti (TMHD) 2 (dmae), Ti (Nme 2 ) 4 , Ti (NEt 2 ) 4 , Ti (dmea) 4 , Ti (dmea ) 2 ( i PrO) 2 , Ti (hfac) 2 (nBuO) 2 , Ti (tfac) 2 (nBuO) 2 , Ti (acac) 2 (nBuO) 2 , Ti (TMHD) 2 (nBuO) 2, Ti ( TMHD) 2 ( i PrO) 2 , Ti (hfac) 2 ( i PrO) 2 , Ti (tfac) ( i PrO) 2 , Ti (acac) 2 ( i PrO) 2 , Ti (tmhd) 2 (mpd) It is preferred to include at least one selected from the group consisting of.

또한, 상기 제 3 원료 물질은, Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 으로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것이 바람직하다.In addition, the third raw material is Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) —C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba (acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd ) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac) 2 L It is preferable to include at least one selected from the group consisting of.

한편, 반도체 메모리 소자의 캐패시터 제조방법에 있어서, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것이 바람직하며, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것이 바람직하다.In the method of manufacturing a capacitor of a semiconductor memory device, the oxide may be H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4. It is preferable to include at least one selected from the group consisting of OH, nC 4 H 9 OH, the purge gas is preferably any one of argon (Ar) and nitrogen (N 2 ).

반도체 메모리 소자의 캐패시터 제조방법의 공정조건에 있어서, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하며, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하며, 그리고, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것이 바람직하다.In the process conditions of the capacitor manufacturing method of the semiconductor memory device, the temperature during the formation of the STO thin film and the BTO thin film in the step of forming the dielectric film is controlled within the range of 100 to 600 ℃, the thickness of the dielectric film is adjusted within the range of 50 to 500Å And it is preferable to form the STO thin film and the BTO thin film of the said dielectric film continuously in the same vacuum container.

상기 유전체막 형성단계는; 상기 유전체막이 STO/BTO/STO, BTO/STO/BTO 중의 어느 하나의 적층 구조를 가지며, STO 막과 BTO 막 중 적어도 하나는 단위 STO 막또는 BTO 막에 의해 구성되도록 형성하는 것이 바람직하다.Forming the dielectric film; Preferably, the dielectric film has a stacked structure of any one of STO / BTO / STO and BTO / STO / BTO, and at least one of the STO film and the BTO film is formed of a unit STO film or a BTO film.

상기 본 발명의 캐패시터 제조 방법에 있어서, 상기 유전체막은 동일 진공용기 내에 복수의 원료 가스를 일정한 주기로 교체 주입하도록 하는 디지털 화학기상 증착법에 의해 STO와 BTO를 연속적으로 다층 박막화하고, 각 층간의 구조적 상전이를 유동함으로써 유전율을 향상하게 된다.In the method of manufacturing a capacitor of the present invention, the dielectric film is formed by continuously forming a thin film of STO and BTO by a digital chemical vapor deposition method in which a plurality of source gases are alternately injected into a same vacuum vessel, and the structural phase transition between the layers is reduced. By flowing, the dielectric constant is improved.

상기와 같은 본 발명의 캐패시터 및 그 제조방법에 의하면, 국부적인 에피텍셜 층으로 성장된 유전체막 간의 자연 발생적인 스트레인에 의한 상전이를 이용함으로서 높은 유전율의 캐패시터를 얻을 수 있게 된다.According to the capacitor of the present invention as described above and a method of manufacturing the same, a capacitor having a high dielectric constant can be obtained by using a phase shift caused by naturally occurring strain between dielectric films grown in a local epitaxial layer.

도 2a 는 상 유전상(paraelectric phase)의 입방정(cubic)의 BST구조를 나타내 보이며, 도 2b는 강 유전상(ferroelectric phase)의 테트라고날(tetragonal) BST구조를 나타내 보인다.FIG. 2A shows the cubic BST structure of the paraelectric phase, and FIG. 2B shows the tetragonal BST structure of the ferroelectric phase.

이러한 상 유전-강 유전성의 변화는 Ba/Sr의 비(ratio)에 기인하는 것으로 도 3에 BaTiO3-SrTiO3계의 조성변화에 따른 격자상수 변화 그래프를 나타내었다. 즉 순수한 BTO(a=b=3.994Å, c=4.038Å)로부터 순수한 STO(a=b=c=3.905Å)까지 단조감소하며 30몰(mole)% STO가 첨가되었을 때 더 이상의 테트라고날 구조는 보이지 않고 입방정 구조를 보인다.The change in phase dielectric-strong dielectric properties is due to the ratio of Ba / Sr, and FIG. 3 shows a graph of lattice constant change according to the composition change of BaTiO 3 -SrTiO 3 system. That is, monotonic reduction from pure BTO (a = b = 3.994 kPa, c = 4.038 kPa) to pure STO (a = b = c = 3.905 kPa). It does not show the cubic structure.

고 유전 특성은 입방격자의 중심에 놓인 Ti원자의 상.하 이동에 기인하는 것으로 도 2b에 도시된 바와 같이 a축과 b축을 압축하여 c-축을 늘릴 수 있다면 입방격자의 중심에 놓인 Ti원자의 상.하 이동의 폭을 크게할 수 있는 공간이 커져 유전특성을 향상시킬 수 있는 것으로 T.Kawakubo, K.Abe, S.Komatsu, K.Sano, N.Yanase and H.Mochizuki, IEEE 1996에서 보여 주었다. 즉 BST격자 구조를 a-축, b-축으로 압축응력(compressive stress)이 작용하도록 하면 c-축으로 늘어나게 되어 더 높은 유전율을 나타내는 특성을 이용하면 통상적으로 나타내는 유전체막의 유전율을 크게 향상시킬 수 있다.The high dielectric properties are due to the vertical movement of the Ti atom centered on the cubic lattice. If the c-axis can be increased by compressing the a-axis and the b-axis as shown in FIG. The space that can increase the width of up and down can be increased to improve the dielectric characteristics, as shown by T.Kawakubo, K.Abe, S.Komatsu, K.Sano, N.Yanase and H.Mochizuki, IEEE 1996 gave. That is, if compressive stress is applied to the a- and b-axes of the BST lattice structure, the compressive stress is increased to the c-axis, and the dielectric constant of the dielectric film shown in the related art can be greatly improved by using a characteristic having a higher permittivity. .

본 발명은 STO와 BTO를 연속적으로 증착하여 STO와 BTO가 가지는 고유한 격자상수를 갖는 국부적인 에피텍셜(epitaxial) 박막을 성장시켜 구조적 상전이(structural phase transition)가 유도되도록 한다.The present invention continuously deposits STO and BTO to grow a local epitaxial thin film having a unique lattice constant of the STO and BTO so that a structural phase transition is induced.

본 발명에 따르면, 30몰(mole)% 이상의 STO 가 첨가되었을 때에도 테트라고날 구조를 갖는 BST 박막을 얻을 수 있다. 이러한 BST 박막은 STO와 BTO를 원자층 단위로 연속적인 증착을 통해 각각의 격자상수 차이에 기인한 스트레인(strain)을 유도함으로써 얻어진다. 즉 BST구조를 a-축, b-축으로 압축응력이 발생되도록 하기 위해서는 STO를 기판에 증착한 후 BTO를 증착하여 STO와 BTO의 격자상수 차이에 의한 격자 불일치(lattice mismatch)가 일어나도록 한다.According to the present invention, even when 30 mol (%) or more of STO is added, a BST thin film having a tetragonal structure can be obtained. This BST thin film is obtained by inducing strain due to the difference in lattice constant through successive deposition of STO and BTO in atomic layer units. In other words, in order for compressive stress to occur in the a-axis and b-axis of the BST structure, the STO is deposited on the substrate and then the BTO is deposited so that lattice mismatch occurs due to the lattice constant difference between the STO and the BTO.

도 4a, 도 4b 각각은 본 발명에 따른 캐패시터 제조방법에서, STO 박막 형성단계와 BTO 박막형성단계의 제1유형으로서, 디지털박막 증착을 위한 원료물질 주입, 퍼지가스 주입, 산화물질 주입의 순서를 보인 보인 플로우 챠트이다.4A and 4B are the first types of the STO thin film forming step and the BTO thin film forming step in the capacitor manufacturing method according to the present invention, and the order of raw material injection, purge gas injection, and oxide injection for the digital thin film deposition are shown. Shown flow chart shown.

이하에서 설명되는 박막형성과정은 진공용기 내에서 수행되며, 진공용기 내에는 기판이 로딩되어 있고, 기판은 소정의 온도로 가열된다. 또한 진공용기에는 내부를 진공 배기하기 위한 배기장치가 연결되어 있고, 그리고 필요한 다종의 가스를 공급하는 가스 공급장치가 마련되어 있는 것으로 전제로 한다.The thin film formation process described below is performed in a vacuum vessel, in which a substrate is loaded, and the substrate is heated to a predetermined temperature. It is also assumed that a vacuum vessel is connected with an exhaust device for evacuating the interior, and a gas supply device for supplying various types of gases required is provided.

<< STO 박막 형성 >><< STO thin film formation >>

도 4a, 도 5a, 도 6a를 참조하면서, STO 박막형성 단계의 여러 유형를 살펴본다.4A, 5A, and 6A, various types of STO thin film forming steps will be described.

제 1 유형의 STO 박막형성 단계 ( 도 4a 참조 )Step 1 of forming the first type of STO thin film (see FIG. 4A)

가) 진공용기 내에 먼저 Sr 원료인 기체 상태의 제1원료 물질을 소정 시간 동안 주입하여 상기 기판의 표면에 상기 제1원료물질이 흡착되게 한다(11).A) First, a first raw material in a gaseous state, which is an Sr raw material, is injected into a vacuum container for a predetermined time so that the first raw material is adsorbed onto the surface of the substrate (11).

나) 상기 진공용기 내에 퍼지 가스를 주입하여, 제1원료물질이 기판 상에 단원자층 단위로 흡착되게 하고 잉여의 원료물질은 퍼지가스에 의해 제거 배기한다(12).B) A purge gas is injected into the vacuum container so that the first raw material is adsorbed on the substrate in units of monoatomic layers, and the excess raw material is removed and exhausted by the purge gas (12).

다) 상기 진공용기 내에 Ti 원료인 기체 상태의 제2원료물질을 소정 시간동안 주입하여 단원자층의 제1원료물질 위에 제2원료물질을 흡착시킨다(13).C) The second raw material in a gaseous state, which is a Ti raw material, is injected into the vacuum container for a predetermined time to adsorb the second raw material onto the first raw material of the monoatomic layer (13).

라) 상기 진공용기 내에 퍼지 가스를 주입하여, 제2원료물질이 제1원료물질(층) 위에 단원자층 단위로 흡착되게 하고 잉여의 제2원료물질은 퍼지가스에 의해 제거 배기한다(14).D) Injecting the purge gas into the vacuum vessel, the second raw material is adsorbed on the first raw material (layer) in a unitary magnetic layer unit and the excess second raw material is removed and exhausted by the purge gas (14).

마) 상기 진공용기 내에 산소(O)를 포함하는 기체 상태의 산화물질을 주입하여 상기 제1원료물질과 제2원료물질과의 상호 반응에 의해 단위 STO 박막을 형성한다(15).E) Injecting a gaseous oxide containing oxygen (O) into the vacuum container to form a unit STO thin film by mutual reaction between the first raw material and the second raw material (15).

바) 상기 진공용기 내에 퍼지 가스를 주입하여, 잉여 산화물질 및 반응 부산물을 제거 배기한다(16).F) A purge gas is injected into the vacuum vessel to remove and exhaust excess oxide material and reaction by-products (16).

상기 가) 내지 바) 의 과정(도 4a에서 참조번호 11 내지 16 의 과정)을 M 회 반복실시하여 단위 STO 박막이 다중으로 적층된 목적하는 하는 두께의 STO 박막을 형성한다. 여기에서 상기 가) 내지 바) 과정의 반복회수에 따라 STO 박막이 하나의 원자층 단위의 단위 STO 박막으로 구성되거나 수개 층의 단위 STO 박막으로 구성될 수 있다.By repeating the process of (a) to bar) (the process of reference numeral 11 to 16 in FIG. 4a) M times to form a desired thickness of the STO thin film in which the unit STO thin film is laminated in multiple. Here, the STO thin film may be composed of a unit STO thin film of one atomic layer unit or several layers of unit STO thin films according to the repetition number of times a) to bar).

제 2 유형의 STO 박막형성 단계 ( 도 5a 참조 )Second type STO thin film forming step (see FIG. 5A)

가) 진공용기 내에 먼저 Sr 원료인 기체 상태의 제1원료 물질을 소정 시간 동안 주입하여 상기 기판의 표면에 상기 제1원료물질이 흡착되게 한다(11a).A) First, a first raw material in a gaseous state, which is an Sr raw material, is injected into a vacuum container for a predetermined time so that the first raw material is adsorbed onto the surface of the substrate (11a).

나) 상기 진공용기 내에 퍼지 가스를 주입하여, 제1원료물질이 기판 상에 단원자층 단위로 흡착되게 하고 잉여의 원료물질은 퍼지가스에 의해 제거 배기한다(12a).B) A purge gas is injected into the vacuum container so that the first raw material is adsorbed on the substrate in units of monoatomic layers, and excess raw material is removed and exhausted by the purge gas (12a).

다) 상기 진공용기 내에 산소(O)를 포함하는 기체 상태의 산화물질을 주입하여 상기 제1원료물질을 산화시킨다(13a)3) Oxidizing the first raw material by injecting a gaseous oxide containing oxygen (O) into the vacuum container (13a)

라) 상기 진공용기 내에 퍼지 가스를 주입하여, 잉여의 산화물질과 산화 반응에 따른 반응부산물을 제거 배기한다(14a).D) A purge gas is injected into the vacuum vessel to remove and exhaust excess oxide material and reaction by-products resulting from the oxidation reaction (14a).

마) 상기 진공용기 내에 Ti 원료인 기체 상태의 제2원료물질을 소정 시간동안 주입하여 산화된 제1원료물질 위에 제2원료물질을 흡착시킨다(15a).E) The second raw material in a gaseous state, which is a Ti raw material, is injected into the vacuum container for a predetermined time to adsorb the second raw material onto the oxidized first raw material (15a).

바) 상기 진공용기 내에 퍼지 가스를 주입하여, 상기 제2원료물질이 산화된 상기 제1원료물질 위에 단원자층 단위로 흡착되게 하고 잉여의 제2원료물질은 제거 배기한다(16a).F) A purge gas is injected into the vacuum container so that the second raw material is adsorbed on the oxidized first raw material in units of monoatomic layers and the excess second raw material is removed and exhausted (16a).

사) 상기 진공용기 내에 상기 산화물질을 주입하여 상기 제1원료물질과 상기 제2원료물질과의 반응에 의해 단위 STO 박막을 형성한다(17a)G) Injecting the oxide material into the vacuum vessel to form a unit STO thin film by the reaction between the first raw material and the second raw material (17a)

아) 상기 진공용기 내에 퍼지 가스를 주입하여, 잉여 산화물질과 산화 반응에 따른 반응 부산물을 제거 배기한다(18a).H) A purge gas is injected into the vacuum vessel to remove and exhaust excess oxide material and reaction by-products resulting from the oxidation reaction (18a).

상기 가) 내지 아) 의 과정(도 5a에서 참조번호 11a 내지 18a 의 과정)을 M 회 반복실시하여 단위 STO 박막이 다중으로 적층된 목적하는 하는 두께의 STO 박막을 형성한다. 여기에서 상기 가) 내지 아) 과정의 반복회수에 따라 STO 박막이 하나의 원자층 단위의 단위 STO 박막으로 구성되거나 수개 층의 단위 STO 박막으로 구성될 수 있다.The process of a) to a) (the process of reference numerals 11a to 18a in FIG. 5A) is repeated M times to form an STO thin film having a desired thickness in which unit STO thin films are stacked in multiple layers. Here, the STO thin film may be composed of one atomic layer unit STO thin film or several layers of unit STO thin films according to the repetition number of times a) to a).

제 3 유형의 STO 박막형성 단계 ( 도 6a 참조 )Third type STO thin film forming step (see FIG. 6A)

가) 진공용기 내에 먼저 Sr 원료인 기체 상태의 제1원료 물질과 산화물질의 소정 시간 동안 주입하여 상기 기판의 표면에 상기 제1원료물질이 산화된 상태로 흡착되게 한다(11b, 15b).A) First, the first raw material in the gaseous state, which is the Sr raw material and the oxide material, is injected into the vacuum container for a predetermined time so that the first raw material is oxidized on the surface of the substrate (11b and 15b).

나) 상기 진공용기 내에 퍼지 가스를 주입하여, 산화 제1원료물질이 기판 상에 단원자층 단위로 흡착되게 하고 잉여의 원료물질 및 산화물질 그리고 반응 부산물은 퍼지가스에 의해 제거 배기한다(12b, 15b).B) The purge gas is injected into the vacuum vessel so that the first raw material oxide is adsorbed on the substrate in units of monoatomic layers, and excess raw material, oxide material and reaction by-products are removed and exhausted by the purge gas (12b, 15b). ).

다) 상기 진공용기 내에 Ti 원료인 기체 상태의 제2원료물질과 산화물질을 소정 시간동안 주입하여 산화된 제1원료물질 위에 제2원료물질이 산화된 상태로 흡착되면서 상기 제1원료물질과 제2원료 물질에 의해 원자층 단위의 단위 STO 박막을 형성시킨다(13b, 15b).C) The second raw material and the oxide material in the gaseous state, which are Ti raw materials, are injected into the vacuum vessel for a predetermined time and the second raw material is adsorbed on the oxidized first raw material in the oxidized state. Unit STO thin films in atomic layer units are formed of the two raw materials (13b and 15b).

라) 상기 진공용기 내에 퍼지 가스를 주입하여, 상기 단위 STO 박막외의 잉여 가스 및 반응 부산물을 제거 배기한다(14b, 15b).D) A purge gas is injected into the vacuum vessel to remove and exhaust excess gas and reaction by-products other than the unit STO thin film (14b and 15b).

상기 가) 내지 라) 의 과정(도 6a에서 참조번호 11b 내지 15b 의 과정)을 M 회 반복실시하여 단위 STO 박막이 다중으로 적층된 목적하는 하는 두께의 STO 박막을 형성한다. 여기에서 상기 가) 내지 라) 과정의 반복회수에 따라 STO 박막이 하나의 원자층 단위의 단위 STO 박막으로 구성되거나 수개 층의 단위 STO 박막으로 구성될 수 있다. 여기에서 산화물질의 공급은 연료물질이 공급되는 시기에만 공급될 수 도 있고 전과정동안 지속적으로 공급될 수 있다.The steps A) to D) (processes of reference numerals 11b to 15b in FIG. 6A) are repeated M times to form an STO thin film having a desired thickness in which unit STO thin films are stacked in multiple layers. In this case, the STO thin film may be composed of one atomic layer unit STO thin film or several layers of unit STO thin films according to the repetition number of times a) to d). Here, the supply of oxide material may be supplied only at the time of supply of fuel material, or may be supplied continuously throughout the whole process.

<< BTO 박막 형성 >><< BTO thin film formation >>

도 4b, 도 5b, 도 6b를 참조하면서, BTO 박막형성 단계의 여러 유형를 살펴본다.4B, 5B and 6B, various types of BTO thin film forming steps will be described.

제 1 유형의 BTO 박막형성 단계 ( 도 4b 참조 )Step of forming the first type of BTO thin film (see FIG. 4B)

가) 내장된 기판이 소정온도로 가열되고 있는 진공용기 내에 먼저 Ba 원료인 기체 상태의 제3원료 물질을 소정 시간 동안 주입하여 상기 기판(기판의 표면에는 선행된 프로세스를 통해 생성된 어떠한 박막이 형성되어 있을 수 있다)의 표면에상기 제3원료물질이 흡착되게 한다(21).A) A third raw material in a gaseous state, which is a Ba raw material, is first injected into a vacuum container in which the embedded substrate is heated to a predetermined temperature for a predetermined time to form the thin film formed by the above-described process on the surface of the substrate. And the third raw material is adsorbed onto the surface of the substrate (21).

나) 상기 진공용기 내에 퍼지 가스를 주입하여, 제3원료물질이 기판 상에 단원자층 단위로 흡착되게 하고 잉여의 원료물질은 퍼지가스에 의해 제거 배기한다(22).B) A purge gas is injected into the vacuum vessel so that the third raw material is adsorbed on a substrate in unit monolayers and the excess raw material is removed and exhausted by the purge gas (22).

다) 상기 진공용기 내에 Ti 원료인 기체 상태의 제2원료물질을 소정 시간동안 주입하여 단원자층의 제1원료물질 위에 제2원료물질을 흡착시킨다(23).C) The second raw material in a gaseous state, which is a Ti raw material, is injected into the vacuum container for a predetermined time to adsorb the second raw material onto the first raw material of the monoatomic layer (23).

라) 상기 진공용기 내에 퍼지 가스를 주입하여, 제2원료물질이 제3원료물질(층) 위에 단원자층 단위로 흡착되게 하고 잉여의 제2원료물질은 퍼지가스에 의해 제거 배기한다(24).D) Injecting the purge gas into the vacuum vessel, the second raw material is adsorbed on the third raw material (layer) in units of monoatomic layer, and the excess second raw material is removed and exhausted by the purge gas (24).

마) 상기 진공용기 내에 산소(O)를 포함하는 기체 상태의 산화물질을 주입하여 상기 제2원료물질과 제3원료물질과의 상호 반응에 의해 단위 STO 박막을 형성한다(25).E) Injecting a gaseous oxide containing oxygen (O) into the vacuum vessel to form a unit STO thin film by mutual reaction between the second raw material and the third raw material (25).

바) 상기 진공용기 내에 퍼지 가스를 주입하여, 잉여 산화물질 및 반응 부산물을 제거 배기한다(26).F) A purge gas is injected into the vacuum vessel to remove and exhaust excess oxide material and reaction by-products (26).

상기 가) 내지 바) 의 과정(도 4b에서 참조번호 11 내지 16 의 과정)을 N 회 반복실시하여 단위 BTO 박막이 다중으로 적층된 목적하는 하는 두께의 BTO 박막을 형성한다. 여기에서 상기 가) 내지 바) 과정의 반복회수에 따라 BTO 박막이 하나의 원자층 단위의 단위 BTO 박막으로 구성되거나 수개 층의 단위 BTO 박막으로 구성될 수 있다.The process of a) to bar) (the process of reference numerals 11 to 16 in FIG. 4B) is repeated N times to form a BTO thin film having a desired thickness in which unit BTO thin films are stacked in multiple layers. Here, the BTO thin film may be composed of one atomic layer unit BTO thin film or several layers of unit BTO thin film according to the repetition number of times a) to bar).

제 2 유형의 BTO 박막형성 단계 ( 도 5b 참조 )The second type of BTO thin film forming step (see FIG. 5B)

가) 진공용기 내에 먼저 Ba 원료인 기체 상태의 제3원료 물질을 소정 시간 동안 주입하여 상기 기판의 표면에 상기 제3원료물질이 흡착되게 한다(21a).A) First, a third raw material in a gaseous state, which is a Ba raw material, is injected into a vacuum container for a predetermined time so that the third raw material is adsorbed onto the surface of the substrate (21a).

나) 상기 진공용기 내에 퍼지 가스를 주입하여, 제3원료물질이 기판 상에 단원자층 단위로 흡착되게 하고 잉여의 원료물질은 퍼지가스에 의해 제거 배기한다(22a).B) A purge gas is injected into the vacuum container so that the third raw material is adsorbed on the substrate in unit monolayers and the excess raw material is removed and exhausted by the purge gas (22a).

다) 상기 진공용기 내에 산소(O)를 포함하는 기체 상태의 산화물질을 주입하여 상기 제3원료물질을 산화시킨다(23a).3) The third raw material is oxidized by injecting a gaseous oxide containing oxygen (O) into the vacuum container (23a).

라) 상기 진공용기 내에 퍼지 가스를 주입하여, 잉여의 산화물질과 산화 반응에 따른 반응부산물을 제거 배기한다(24a).D) A purge gas is injected into the vacuum vessel to remove and exhaust excess oxide material and reaction by-products resulting from the oxidation reaction (24a).

마) 상기 진공용기 내에 Ti 원료인 기체 상태의 제2원료물질을 소정 시간동안 주입하여 산화된 제3원료물질 위에 제2원료물질을 흡착시킨다(25a).E) the second raw material in a gaseous state, which is a Ti raw material, is injected into the vacuum container for a predetermined time to adsorb the second raw material onto the oxidized third raw material (25a).

바) 상기 진공용기 내에 퍼지 가스를 주입하여, 상기 제2원료물질이 산화된 상기 제3원료물질 위에 단원자층 단위로 흡착되게 하고 잉여의 제2원료물질은 제거 배기한다(26a).F) A purge gas is injected into the vacuum container so that the second raw material is adsorbed on the oxidized third raw material in units of monoatomic layers, and the excess second raw material is removed and exhausted (26a).

사) 상기 진공용기 내에 상기 산화물질을 주입하여 상기 제3원료물질과 상기 제2원료물질과의 반응에 의해 단위 BTO 박막을 형성한다(27a)G) Injecting the oxide material into the vacuum vessel to form a unit BTO thin film by the reaction between the third raw material and the second raw material (27a)

아) 상기 진공용기 내에 퍼지 가스를 주입하여, 잉여 산화물질과 산화 반응에 따른 반응 부산물을 제거 배기한다(28a).H) A purge gas is injected into the vacuum vessel to remove and exhaust excess oxide material and reaction by-products resulting from the oxidation reaction (28a).

상기 가) 내지 아) 의 과정(도 5b에서 참조번호 21a 내지 28a 의 과정)을 N 회 반복실시하여 단위 BTO 박막이 다중으로 적층된 목적하는 하는 두께의 BTO 박막을 형성한다. 여기에서 상기 가) 내지 아) 과정의 반복회수에 따라 BTO 박막이 하나의 원자층 단위의 단위 BTO 박막으로 구성되거나 수개 층의 단위 BTO 박막으로 구성될 수 있다.The process of a) to a) (the process of reference numerals 21a to 28a in FIG. 5B) is repeated N times to form a BTO thin film having a desired thickness in which unit BTO thin films are stacked in multiple layers. Here, the BTO thin film may be composed of one atomic layer unit BTO thin film or several layers of unit BTO thin film according to the repetition number of times a) to h).

제 3 유형의 BTO 박막형성 단계 ( 도 6b 참조 )Third type BTO thin film forming step (see FIG. 6B)

가) 진공용기 내에 먼저 Ba 원료인 기체 상태의 제3원료 물질과 산화물질의 소정 시간 동안 주입하여 상기 기판의 표면에 상기 제3원료물질이 산화된 상태로 흡착되게 한다(21b, 25b).A) First, a third raw material of a gaseous state, which is a Ba raw material, and an oxide material is injected into a vacuum container for a predetermined time so that the third raw material is adsorbed to the surface of the substrate in an oxidized state (21b, 25b).

나) 상기 진공용기 내에 퍼지 가스를 주입하여, 산화 제3원료물질이 기판 상에 단원자층 단위로 흡착되게 하고 잉여의 원료물질 및 산화물질 그리고 반응 부산물은 퍼지가스에 의해 제거 배기한다(22b, 25b).B) Injecting the purge gas into the vacuum vessel, allowing the third raw material oxide to be adsorbed on the substrate in units of monoatomic layers, and removing the excess raw material, oxide material and reaction by-products by purge gas (22b, 25b). ).

다) 상기 진공용기 내에 Ti 원료인 기체 상태의 제2원료물질과 산화물질을 소정 시간동안 주입하여 산화된 제3원료물질 위에 제2원료물질이 산화된 상태로 흡착되면서 상기 제3원료물질과 제2원료 물질에 의해 원자층 단위의 단위 BTO 박막을 형성시킨다(23b, 25b).C) The second raw material and the oxide material in the gaseous state, which are Ti raw materials, are injected into the vacuum vessel for a predetermined time and the second raw material is adsorbed on the oxidized third raw material in the oxidized state, thereby allowing the third raw material and the Unit BTO thin films in atomic layer units are formed of binary raw materials (23b and 25b).

라) 상기 진공용기 내에 퍼지 가스를 주입하여, 상기 단위 BTO 박막 외의 잉여 가스 및 반응 부산물을 제거 배기한다(24b, 25b).D) A purge gas is injected into the vacuum vessel to remove and exhaust excess gas and reaction by-products other than the unit BTO thin film (24b and 25b).

상기 가) 내지 라) 의 과정(도 6b에서 참조번호 21b 내지 25b 의 과정)을 N 회 반복실시하여 단위 BTO 박막이 다중으로 적층된 목적하는 하는 두께의 BTO 박막을 형성한다. 여기에서 상기 가) 내지 라) 과정의 반복회수에 따라 BTO 박막이 하나의 원자층 단위의 단위 BTO 박막으로 구성되거나 수개 층의 단위 BTO 박막으로구성될 수 있다. 여기에서 산화물질의 공급은 연료물질이 공급되는 시기에만 공급될 수 도 있고 전과정동안 지속적으로 공급될 수 있다.The process of a) to d) (refer to reference numerals 21b to 25b in FIG. 6b) is repeated N times to form a BTO thin film having a desired thickness in which unit BTO thin films are stacked in multiple layers. Here, the BTO thin film may be composed of one atomic layer unit BTO thin film or several layers of unit BTO thin film according to the repetition number of times a) to d). Here, the supply of oxide material may be supplied only at the time of supply of fuel material, or may be supplied continuously throughout the whole process.

상기와 같이 본 발명에 따른 박막 형성 방법은 기존의 화학 기상 증착법과 달리 증착될 박막의 재료물질을 상기한 바와 같은 단계로 각각 일정한 시간 간격으로 각각 반응관 안으로 흘려 반응시킨다. 즉, 하나의 단위 STO 박막 및 BTO 박막 형성을 위한 한주기 동안 기체 상태의 원료 물질들을 반도체 메모리 소자를 위한 기판이 장착된 진공용기에 교번적으로 주입한다. 이때에, 일반적인 증착장치에서와 같이 진공배기는 지속되며, 그리고 기판은 소정의 온도로 가열된다. 이때에, 본 발명의 제조방법에 있어서는 기판의 온도를 약 100 내지 600℃를 유지시킨다.As described above, the method for forming a thin film according to the present invention, unlike the conventional chemical vapor deposition method, reacts the material of the thin film to be deposited by flowing into the reaction tubes at predetermined time intervals, respectively. That is, during one cycle for forming one unit STO thin film and a BTO thin film, gaseous raw materials are alternately injected into a vacuum container equipped with a substrate for a semiconductor memory device. At this time, vacuum evacuation is continued as in a conventional deposition apparatus, and the substrate is heated to a predetermined temperature. At this time, in the manufacturing method of this invention, the temperature of a board | substrate is maintained about 100-600 degreeC.

STO의 증착에 필요한 원료물질로써, Sr은 Sr(C5-i-Pr3H2), Ti는 Ti(OiPr)4, 산화물의 원료로는 물(H2O)를 사용하며, 이 반응 물질들을 수송하기 위한 가스로는 질소(N2)를 사용하는 것이 바람직하다. Sr 공급원으로 사용될 수 있는 제 1 원료물질로는 Sr(C5 iPr3H2)2, SrS, Sr(thd)2(thd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr(acac)2, Sr(hfac)2, Sr(tfac)2, Sr(hfac)2, Sr(TMFD)2, [Sr(TMHD)2]L (L:lewis base), Sr(tmhd)2(tetraglyme), Sr(tmhd)2(pmdeta), [Sr(acac)2]L (L:lewis base), Sr(dpm)2, Sr(metmhd)2, Sr(tmhd)2(trine)n중의 적어도 어느 하나를 적용할 수 있다.As a raw material for the deposition of STO, Sr uses Sr (C 5 -i-Pr 3 H 2 ), Ti is Ti (O i Pr) 4 , and water (H 2 O) is used as a raw material of the oxide. It is preferable to use nitrogen (N 2 ) as the gas for transporting the reactants. Sr (C 5 i Pr 3 H 2 ) 2 , SrS, Sr (thd) 2 (thd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione) , Sr (acac) 2 , Sr (hfac) 2 , Sr (tfac) 2 , Sr (hfac) 2 , Sr (TMFD) 2 , [Sr (TMHD) 2 ] L (L: lewis base), Sr (tmhd) 2 (tetraglyme), Sr (tmhd) 2 (pmdeta), [Sr (acac) 2 ] L (L: lewis base), Sr (dpm) 2 , Sr (metmhd) 2 , Sr (tmhd) 2 (trine) n At least one of them can be applied.

그리고, Ti 공급원으로 사용될 수 있는 제2원료물질로는 Ti(OiPr)4, Ti(TMHD)2(OiPr)2, Ti(acac)2, Ti(thac)2(OiPr)2, Ti(hfac)2(OiPr)2, Ti(TMHD)2(OnBu)2, Ti(acac)2(OnBu)0, Ti(tfac)2(OnBu)2, Ti(hfac)2(OnBu)2, Ti(TMHD)2(NMe2)2, Ti(TMHD)2(dmae), Ti(Nme2)4, Ti(NEt2)4, Ti(dmea)4, Ti(dmea)2(iPrO)2, Ti(hfac)2(nBuO)2, Ti(tfac)2(nBuO)2, Ti(acac)2(nBuO)2, Ti(TMHD)2(nBuO)2, Ti(TMHD)2(iPrO)2, Ti(hfac)2(iPrO)2, Ti(tfac)(iPrO)2, Ti(acac)2(iPrO)2, Ti(tmhd)2(mpd) 중의 적어도 어느 하나가 적용될 수 있다.In addition, as a second source material that can be used as a Ti source, Ti (O i Pr) 4 , Ti (TMHD) 2 (O i Pr) 2 , Ti (acac) 2 , Ti (thac) 2 (O i Pr) 2 , Ti (hfac) 2 (O i Pr) 2 , Ti (TMHD) 2 (O n Bu) 2 , Ti (acac) 2 (O n Bu) 0 , Ti (tfac) 2 (O n Bu) 2 , Ti (hfac) 2 (O n Bu) 2 , Ti (TMHD) 2 (NMe 2 ) 2 , Ti (TMHD) 2 (dmae), Ti (Nme 2 ) 4 , Ti (NEt 2 ) 4 , Ti (dmea) 4 , Ti (dmea) 2 ( i PrO) 2 , Ti (hfac) 2 (nBuO) 2 , Ti (tfac) 2 (nBuO) 2 , Ti (acac) 2 (nBuO) 2 , Ti (TMHD) 2 (nBuO 2, Ti (TMHD) 2 ( i PrO) 2 , Ti (hfac) 2 ( i PrO) 2 , Ti (tfac) 2 ( i PrO) 2 , Ti (acac) 2 ( i PrO) 2 , Ti (tmhd) At least one of 2 (mpd) may be applied.

또한, 산화물질로서는 H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 중의 어느 하나를 선택할 수 있다.As the oxide, any one of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH and nC 4 H 9 OH can be selected. Can be.

STO 는 아래의 반응식 1에서와 같은 반응역학에 의해 기판 위에 증착된다.STO is deposited on the substrate by reaction kinetics as in Scheme 1 below.

Sr(C5-i-Pr3H2) + Ti(OiPr)4+ H2O ---------->SrTiO3+ 부산물Sr (C 5 -i-Pr 3 H 2 ) + Ti (O i Pr) 4 + H 2 O ----------> SrTiO 3 + by-product

이상과 같은 반응을 유도하기 위해, 예를 들어, 먼저 기판이 장착된 진공용기에 기체 상태의 Sr 원료 물질을 소정 시간 동안 공급한다. 이와 같이 하면, Sr 원료 물질이 기판 상에 한 층이 쌓이게 된다. 이어서 퍼지가스를 주입하면 퍼지가스의 압력 등에 의해 기판에 2층으로 쌓인 잉여의 Sr 원료 물질은 진공용기 외부로 배출되고, 기판에는 원자층 단위의 Sr 원료물질층이 남게 된다.In order to induce the reaction as described above, for example, first, a gaseous Sr raw material is supplied to a vacuum vessel equipped with a substrate for a predetermined time. In this way, a layer of Sr raw material is accumulated on the substrate. Subsequently, when the purge gas is injected, the surplus Sr raw material accumulated in two layers on the substrate is discharged to the outside of the vacuum container due to the pressure of the purge gas, and the Sr raw material layer in atomic layer units remains on the substrate.

이어서, 기체상태의 Ti 원료 물질을 진공용기로 소정 시간동안 주입한다. 이와 같이 하면, Ti 원료 물질도 역시 기판 상에 원자단위로 흡착된다. Ti 원료 물질이 기판 상에 한 층이 쌓이게 된다. 이어서 퍼지가스를 주입하면 역시 퍼지가스의 압력 등에 의해 잉여의 Ti 원료 물질은 진공용기 외부로 배출되고, 기판에는 원자층 단위의 Ti 원료물질층이 남게 된다.Subsequently, the gaseous Ti raw material is injected into the vacuum container for a predetermined time. In this way, the Ti raw material is also adsorbed atomically on the substrate. A layer of Ti raw material is deposited on the substrate. Subsequently, when the purge gas is injected, the excess Ti raw material is discharged to the outside of the vacuum vessel by the pressure of the purge gas, and the Ti raw material layer in atomic layer units remains on the substrate.

마지막으로 진공용기에 기체상태의 산화물질을 주입하면, 상기 반응식 1에서와 같은 메커니즘으로 반응하여, 기판 상에 STO 막이 형성되게 된다.Finally, when gaseous oxide is injected into the vacuum vessel, the reaction is performed by the same mechanism as in Scheme 1, thereby forming an STO film on the substrate.

STO 막이 형성된 후, 또 다시 퍼지 가스를 진공용기에 주입하면, 진공용기 내부 및 기판 상의 잉여물질 및 부산물 등이 진공용기 외부로 배출된다.After the STO film is formed, the purge gas is again injected into the vacuum vessel, and the surplus and by-products on the substrate and the substrate are discharged to the outside of the vacuum vessel.

이상과 같은 과정에서, 상기 퍼지가스는 잉여의 원료물질을 제거하여 단원자 단위의 원료물질층 만이 기판 상에 남게함과 아울러 잉여물질이 다른 원료물질과 반응하는 것을 방지하고, 결과적으로 원자층 단위의 STO 막을 얻을 수 있게 된다.In the above process, the purge gas removes the surplus raw material so that only a single layer of raw material remains on the substrate and prevents the surplus material from reacting with other raw materials. As a result, the atomic layer unit The STO film of this can be obtained.

BTO의 증착에 필요한 원료물질로써, Ba은 Ba(C5Me5)2, Ti는 Ti(OiPr)4, 산화물의 원료로는 물(H2O)를 사용하며, 이 반응 물질들을 수송하기 위한 가스로는 질소(N2)를 사용하는 것이 바람직하다.Ba (C 5 Me 5 ) 2 , Ba is Ti (O i Pr) 4 , Ba is used as a raw material for the deposition of BTO, and water (H 2 O) is used as the raw material of the oxide. Nitrogen (N 2 ) is preferably used as the gas for this purpose.

Ba 공급원으로 사용될 수 있는 제3원료물질로는 Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 중의 적어도 어느 하나를 적용할 수 있다.Third raw materials that can be used as a Ba source are Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) -C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba ( acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac ) 2 can be applied to at least any one of L.

BTO반응에 대한 상세한 메커니즘을 보면 아래의 반응역학으로 기판 위에 BTO의 형태로 증착된다.A detailed mechanism of the BTO reaction is shown below in the form of BTO on the substrate with the following reaction kinetics.

Ba(C5Me5)2+ Ti(OiPr)4+ H2O ---------->BaTiO3+ 부산물Ba (C 5 Me 5 ) 2 + Ti (O i Pr) 4 + H 2 O ----------> BaTiO 3 + by-product

STO 막이 형성된 기판 상에 기체 상태의 Ba원료물질을 접촉시키면 기판 상에 원자층 단위의 Ba 원료물질층이 흡착되며, 이어서 공급되는 퍼지가스에 의해 기판에 2층이상 쌓인 원료물질을 포함하는 진공용기 내의 잉여 원료물질은 배출된다.When the Ba raw material in the gas state is brought into contact with the substrate on which the STO film is formed, the Ba raw material layer in the atomic layer unit is adsorbed on the substrate, and then a vacuum container including the raw material stacked on the substrate by two or more layers is purged. Surplus raw material in the product is discharged.

동일한 방법으로 Ti 원료물질을 주입한 후 퍼지가스를 공급하면, 기판 상에 원자층 단위의 Ti 원료물질층이 형성된다. 이어서, 산화물질을 진공용기에 주입하면, 상기 반응식 2와 같이 반응하여 상기 STO 막 위에 BTO 막이 형성되게 된다. 그리고 퍼지가스를 소정시간 주입하면 BTO 막 형성 후, 잔류하는 잉여 물질 및 잔류물질이 진공용기 외부로 배출된다.When the Ti raw material is injected in the same manner and then the purge gas is supplied, the Ti raw material layer in atomic layer units is formed on the substrate. Subsequently, when the oxide material is injected into the vacuum vessel, the reaction is performed as in Scheme 2, thereby forming a BTO film on the STO film. When the purge gas is injected for a predetermined time, after the formation of the BTO film, the remaining surplus substance and the remaining substance are discharged to the outside of the vacuum vessel.

이상과 같은 STO 막 및 BTO 막의 형성 과정을 1회 내지 수회 반복실시하면, 본 발명에서 목적하는 고유전률의 BST가 원자층 단위로 형성되게 된다.When the above-described process of forming the STO film and the BTO film is repeated once to several times, the BST of the high dielectric constant desired in the present invention is formed in atomic layer units.

본 발명에 따르면 위의 (1) 식에 의해 STO를 한 원자층 증착시킨뒤 (2) 식에 의해 BTO를 한 원자 층 증착시킨 뒤 이를 반복하여 복합 층을 형성하거나 (2) 식에 BTO를 한 원자 층 증착시킨 뒤 (1)에 의해 STO를 한 원자 층 증착시키는 것이 바람직하고 이를 반복함으로서 일정 두께를 증착하는 것이 바람직하다.According to the present invention, after depositing one atomic layer of STO by Equation (1) above, depositing one atomic layer of BTO by Equation (2) and then repeating this to form a composite layer or (2) It is preferable to deposit one atomic layer of STO by (1) after atomic layer deposition, and to deposit a certain thickness by repeating this.

본 발명에 따르면 위의 (1)식에 의해 STO를 임계두께로 증착한 뒤 (2)식에 의해 BTO를 임계두께로 증착한 뒤 다시 (1)식에 의해 STO를 증착하는 것이 바람직하다.According to the present invention, it is preferable to deposit STO to a critical thickness by Equation (1), and then deposit BTO to a critical thickness by Equation (2), and then deposit STO by Equation (1).

본 발명에 의해, 위의 반응식 1에 의해 STO 막을 임계두께로 증착 시킨 뒤, 반응식 2식에 의해 BTO 막을 임계 두께로 증착한 후 다시 반응식 1에 의해 STO 막을 임계두께만큼 증착함으로써, STO/BTO/STO 적층구조의 유전체막을 얻을 수 있다.According to the present invention, by depositing the STO film to the critical thickness by the above scheme 1, and then depositing the BTO film to the critical thickness by the scheme 2, and again by depositing the STO film by the threshold thickness by the scheme 1, STO / BTO / A dielectric film of an STO laminated structure can be obtained.

이상과 같은 방법에 의해 얻을 수 있는 바람직한 적층구조는 STO/BTO/STO, BTO/STO/BTO이며, STO 막과 BTO 막 중 적어도 하나는 단위 STO 막또는 BTO 막에 의해 구성되도록 형성하는 것이 바람직하다.Preferred lamination structures obtained by the above method are STO / BTO / STO, BTO / STO / BTO, and at least one of the STO film and the BTO film is preferably formed so as to be made of a unit STO film or a BTO film. .

도 7a는 STO/BTO/STO 적층 구조에 의한 BST 유전체막을 형성하기 위한 본 발명에 따른 반도체 메모리의 캐패시터 제조방법을 보인 플로우 챠트이며, BTO/STO/BTO 적층 구조에 의한 BST 유전체막을 형성하기 위한 본 발명에 따른 반도체 메모리의 캐패시터 제조방법을 보인 플로우 챠트이다.FIG. 7A is a flow chart showing a method of manufacturing a capacitor of a semiconductor memory according to the present invention for forming a BST dielectric film having an STO / BTO / STO stacked structure, and the present invention for forming a BST dielectric film having a BTO / STO / BTO stacked structure. A flowchart showing a method of manufacturing a capacitor of a semiconductor memory according to the present invention.

먼저, 도 7a를 참조하면, STO/BTO/STO 적층 구조에 의한 BST 유전체막을 형성하기 위하여 먼저 STO 박막 형성 단계(31)가 수행하고, 이에 이어 BTO 박막 형성 단계(32)가 수행한 후 다시 STO 박막형성단계(33)를 수행한다.First, referring to FIG. 7A, in order to form a BST dielectric film having an STO / BTO / STO stacked structure, an STO thin film forming step 31 is first performed, followed by a BTO thin film forming step 32, and then an STO. The thin film forming step 33 is performed.

그리고, 도 7b를 참조하면, BTO/STO/BTO 적층 구조에 의한 BST 유전체막을 형성하기 위하여 먼저 BTO 박막 형성 단계(41)가 수행하고, 이에 이어 STO 박막 형성 단계(42)가 수행한 후 다시 STO 박막형성단계(43)를 수행한다.In addition, referring to FIG. 7B, in order to form a BST dielectric film having a BTO / STO / BTO stacked structure, a BTO thin film forming step 41 is first performed, followed by an STO thin film forming step 42, followed by STO. The thin film forming step 43 is performed.

도 7a 및 도 7b에 도시된 프로세스는 각각 1회만 수행되거나, 또는 각각 X 회 및 Y 회 반복될 수 있고, 그리고, 각각의 STO 및 BTO 박막 형성단계는 도 5 내지 도 7에 도시된 형태의 단계를 채택할 수 있다. 이러한 본 발명에 따르면 다양한 적층구조의 BST 유전체막을 얻을 수 있다. 예를 들어 본 발명에 따르면, 상기 BST 유전체막은 STO/BTO/STO, BTO/STO/BTO, BTO/BTO/STO/BTO, STO/BTO/BTO/STO 적층구조 또는 이들 적층구조가 반복적으로 다중 적층된 구조를 가질 수 있다.The process illustrated in FIGS. 7A and 7B may be performed only once each, or may be repeated X and Y times respectively, and each STO and BTO thin film forming step is a step of the type shown in FIGS. 5 to 7. Can be adopted. According to the present invention, a BST dielectric film having various laminated structures can be obtained. For example, according to the present invention, the BST dielectric film may be STO / BTO / STO, BTO / STO / BTO, BTO / BTO / STO / BTO, STO / BTO / BTO / STO stacked structure, or these stacked structures repeatedly stacked in multiple layers. It can have a structure.

도 8은 본 발명에 따른 반도체 메모리 소자의 제1실시예의 개략적인 단면도를 보인다.8 shows a schematic cross-sectional view of a first embodiment of a semiconductor memory device according to the present invention.

도 8을 참조하면, 기판(10) 상의 하부층에 트랜지스터를 구성하는 적층구조물이 위치하고 이 적층구조물 위에 본 발명에 따른 캐패시터가 위치한다. 캐패시터는 STO/BTO/STO 적층구조의 유전체막을 가지고 그 상하에 상부 전극 및 하부 전극이 위치한다. 상기 하부 전극의 기능은 상기 트랜지스터의 드레인에 전기적으로 접속된 폴리 실리콘층이 담당한다.Referring to FIG. 8, a stacked structure constituting a transistor is disposed on a lower layer on a substrate 10, and a capacitor according to the present invention is disposed on the stacked structure. The capacitor has a dielectric film having an STO / BTO / STO stacked structure, and upper and lower electrodes are positioned above and below it. The function of the lower electrode is a polysilicon layer electrically connected to the drain of the transistor.

도 9는 본 발명에 따른 반도체 메모리 소자의 제2실시예의 개략적인 단면도를 보인다.9 shows a schematic cross-sectional view of a second embodiment of a semiconductor memory device according to the present invention.

도 9를 참조하면, 기판 상의 하부층에 트랜지스터를 구성하는 적층구조물이 위치하고 이 적층구조물 위에 본 발명에 따른 캐패시터가 위치한다. 캐패시터는STO/STO/BTO/STO 적층구조의 BST 유전체막을 가지고 그 상하에 상부 전극 및 하부 전극이 위치한다. 상기 하부 전극의 기능은 상기 트랜지스터의 드레인에 전기적으로 접속된 폴리 실리콘층이 담당한다.Referring to FIG. 9, a stacked structure constituting a transistor is disposed on a lower layer on a substrate, and a capacitor according to the present invention is positioned on the stacked structure. The capacitor has a BST dielectric film having an STO / STO / BTO / STO stacked structure, and upper and lower electrodes are positioned above and below it. The function of the lower electrode is a polysilicon layer electrically connected to the drain of the transistor.

전술한 바와 같이 상기 STO/BTO/STO 적층 구조와 BTO/STO/BTO 적층구조의 유전체막은 BTO/STO/BTO, STO/STO/BTO, BTO/STO/STO, STO/STO/BTO/STO/STO/BTO../STO 및 BTO/STO/STO../BTO 적층구조 등 다양한 형태의 구조로의 변경이 가능하다. 그러나, 어떠한 적층 구조의 경우에 있어서, 상기 유전체막의 전체 두께는 50 내지 500Å 범위 내로 조절하는 것이 바람직하다.As described above, the dielectric film of the STO / BTO / STO laminated structure and the BTO / STO / BTO laminated structure includes BTO / STO / BTO, STO / STO / BTO, BTO / STO / STO, STO / STO / BTO / STO / STO It is possible to change to various types of structures such as /BTO../STO and BTO / STO / STO ../ BTO laminated structure. However, in the case of any laminated structure, the overall thickness of the dielectric film is preferably adjusted within the range of 50 to 500 GPa.

한편 상기 하부전극의 물질은 상기한 바와 같은 폴리 실리콘 이외에, TiN, SrRuO3, SiN, WN, W, Pt, Co, Ni, YBCO, LSCO, CaRuO3, (Ru,Sr)RuO3, LaNiO3등이 적용될 수 있다. 특히 상기 하부전극은 폴리실리콘이 하부전극인 경우 종래와 같이 확산 방지막을 가지지 않고 상기 유전체막에 직접 접촉된다. 이는 본 발명의 캐패시터 및 제조 방법은 고온이 아닌 저온의 상태에서 유전체막이 형성되기 때문에 가능하다.The lower electrode may be formed of TiN, SrRuO 3 , SiN, WN, W, Pt, Co, Ni, YBCO, LSCO, CaRuO 3 , (Ru, Sr) RuO 3 , LaNiO 3, or the like as described above. This can be applied. In particular, when the polysilicon is a lower electrode, the lower electrode does not have a diffusion barrier as in the prior art and is in direct contact with the dielectric film. This is possible because the capacitor and the manufacturing method of the present invention form the dielectric film in a low temperature state rather than a high temperature.

이와 같은 본 발명에 따르면, STO와 BTO을 연속적으로 증착 함으로서 원자층 단위의 두께 제어와 균일한 박막을 얻을 수 있을 뿐만 아니라 격자 변형을 유도할 수 있어 유전율이 큰 유전체막을 얻을 수 있게 된다.According to the present invention, by continuously depositing STO and BTO, not only can control the atomic layer thickness and obtain a uniform thin film, but also can induce lattice deformation, thereby obtaining a dielectric film having a high dielectric constant.

또한 STO과 BTO을 연속적으로 증착함으로써, 향후 고집적 소자에서 얇아지는캐패시터 유전막 두께를 한 주기에 한 원자층씩 증착하는 원리를 이용하여 반응물질을 흘려 보내주는 주기에 의해서 제어할 수 있다.In addition, by depositing the STO and BTO continuously, it can be controlled by the cycle of sending the reactant by using the principle of depositing the capacitor dielectric film thickness thinner in the high-integration device one atomic layer per cycle.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely illustrative, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be defined only in the appended claims.

Claims (79)

유전체막과 상기 유전체막의 상하에 위치하는 상하부 전극을 구비하는 반도체 메모리 소자의 캐패시터에 있어서,A capacitor of a semiconductor memory device comprising a dielectric film and upper and lower electrodes positioned above and below the dielectric film. 상기 유전체막은 교번적으로 적층되는 원자층 단위 두께의 STO 박막 및 BTO 박막에 의한 다중 적층 구조물에 의해 구성되고, 상기 유전체막은 자연발생적인 스트레인에 의한 상전이가 발생되는 두께를 가지는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.The dielectric film is composed of a multi-layered structure consisting of STO thin film and BTO thin film of alternating atomic layer unit thickness, and the dielectric film has a thickness in which phase transition due to naturally occurring strain is generated. Capacitor of the device. 제 1 항에 있어서,The method of claim 1, 상기 유전체막은 STO/BTO/STO, BTO/STO/BTO 중 어느 하나의 적층구조를 가지는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.The dielectric film has a stacked structure of any one of STO / BTO / STO, BTO / STO / BTO capacitor of the semiconductor memory device. 제 2 항에 있어서,The method of claim 2, 상기 유전체막은 STO/BTO/STO 및 BTO/STO/BTO 적층 구조가 다중으로 적층되어 있는 적층구조를 가지는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.And the dielectric film has a stacked structure in which STO / BTO / STO and BTO / STO / BTO stacked structures are stacked in multiple layers. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 유전체막의 STO 박막과 BTO 박막 각각은 복수의 단위 STO 박막과 BTO 박막으로 형성되어 있는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.And the STO thin film and the BTO thin film of the dielectric film are each formed of a plurality of unit STO thin films and BTO thin films. 제 1 항 내지 제 3 항에 있어서,The method of claim 1, wherein 상기 하부전극은 다결정 실리콘(Poly-silicon), TiN, SrRuO3, SiN, WN, W, Pt, Co, Ni, YBCO, LSCO, CaRuO3, (Ru,Sr)RuO3, LaNiO3의중의 어느 하나 인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.The lower electrode is any one of poly-silicon, TiN, SrRuO 3 , SiN, WN, W, Pt, Co, Ni, YBCO, LSCO, CaRuO 3 , (Ru, Sr) RuO 3 , LaNiO 3 A capacitor of a semiconductor memory device, characterized in that. 제 4 항에 있어서,The method of claim 4, wherein 상기 하부전극은 다결정 실리콘(Poly-silicon), TiN, SrRuO3, SiN, WN, W, Pt, Co, Ni, YBCO, LSCO, CaRuO3, (Ru,Sr)RuO3, LaNiO3의중의 어느 하나 인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.The lower electrode is any one of poly-silicon, TiN, SrRuO 3 , SiN, WN, W, Pt, Co, Ni, YBCO, LSCO, CaRuO 3 , (Ru, Sr) RuO 3 , LaNiO 3 A capacitor of a semiconductor memory device, characterized in that. 제 5 항에 있어서,The method of claim 5, 상기 하부 전극은 다결정 실리콘으로 형성되며, 상기 유전체막에 직접 접촉되어 있는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.And the lower electrode is made of polycrystalline silicon and is in direct contact with the dielectric film. 제 6 항에 있어서,The method of claim 6, 상기 하부 전극은 다결정 실리콘으로 형성되며, 상기 유전체막에 직접 접촉되어 있는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.And the lower electrode is made of polycrystalline silicon and is in direct contact with the dielectric film. 반도체 메모리 소자의 트랜지스터에 전기적으로 연결되는 하부 전극층을 기판 상에 형성하는 하부 전극 형성단계;A lower electrode forming step of forming a lower electrode layer on the substrate, the lower electrode layer electrically connected to a transistor of the semiconductor memory device; 상기 하부 전극층 상에 원자층 단위의 STO 박막 및 BTO 박막에 의한 다중적층 구조물의 유전체막을 형성하되, 상기 유전체막이 자연발생적인 스트레인에 의한 상전이가 발생되는 두께를 가지도록 하는 유전체막 형성단계;A dielectric film forming step of forming a dielectric film of a multi-layered structure by the STO thin film and the BTO thin film in atomic layer units on the lower electrode layer, wherein the dielectric film has a thickness at which phase transition due to naturally occurring strain occurs; 상기 유전체막 상에 상부 전극을 형성하는 상부 전극 형성단계;를 포함하는 반도체 메모리 소자의 캐패시터 제조방법.And an upper electrode forming step of forming an upper electrode on the dielectric layer. 제 9 항에 있어서,The method of claim 9, 상기 유전체막 형성 단계에서 STO 박막을 형성하는 단계는:Forming the STO thin film in the dielectric film forming step: 가) 상기 기판 상에 Sr 를 포함하는 기체 상태의 제 1 원료 물질을 접촉시켜 상기 기판 상에 상기 제 1 원료 물질을 흡착시키는 단계;A) adsorbing said first raw material onto said substrate by contacting a gaseous first raw material comprising Sr on said substrate; 나) 상기 기판 상에 퍼지가스를 가하여 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 1 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the first raw material and to form a first raw material layer having a thickness of monoatomic units; 다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti; 라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 1 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;D) applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the first raw material layer; 마) 상기 기판에 가스상태의 산화물질을 접촉시켜 산화된 상기 제 1 원료 물질층과 제 2 원료 물질층과의 반응에 의해 STO 막을 형성하는 단계;를 구비하며,E) contacting the substrate with a gaseous oxide material to form an STO film by reacting the oxidized first raw material layer with a second raw material layer; 상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the steps a) to e) are performed at least once. 제 9 항에 있어서,The method of claim 9, 상기 유전체막 형성 단계에서 STO 박막을 형성하는 단계는:Forming the STO thin film in the dielectric film forming step: 가) 상기 기판 상에 Sr 를 포함하는 기체 상태의 제 1 원료 물질을 접촉시켜 상기 기판 상에 상기 제 1 원료 물질을 흡착시키는 단계;A) adsorbing said first raw material onto said substrate by contacting a gaseous first raw material comprising Sr on said substrate; 나) 상기 기판 상에 퍼지가스를 가하여 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 1 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the first raw material and to form a first raw material layer having a thickness of monoatomic units; 다) 상기 기판에 가스상태의 산화물질을 접촉시켜 상기 제 1 원료 물질층을 산화시키는 단계;C) oxidizing the first source material layer by contacting the substrate with a gaseous oxide; 라) 상기 기판 상에 퍼지가스를 가하여 산화된 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 산화된 제 1 원료 물질층을 형성하는 단계;D) applying a purge gas to the substrate to remove excess of the oxidized first raw material and to form an oxidized first raw material layer having a monoatomic unit thickness; 마) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 산화된 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;E) adsorbing the second raw material onto the oxidized first raw material layer by contacting the substrate with a gaseous second raw material containing Ti; 바) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 1 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;F) applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the first raw material layer; 사) 상기 기판에 가스상태의 산화물질을 접촉시켜 상기 제 1 원료 물질층과 제 2 원료 물질층과의 반응에 의해 STO 막을 형성하는 단계;를 구비하며,G) contacting the substrate with a gaseous oxide material to form an STO film by reacting the first raw material layer with the second raw material layer. 상기 가) 단계 내지 사) 단계를 순차적으로 적어도 1회 이상 실시하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the steps a) to g) are sequentially performed at least once. 제 9 항에 있어서,The method of claim 9, 상기 유전체막 형성 단계에서 STO 박막을 형성하는 단계는:Forming the STO thin film in the dielectric film forming step: 가) 상기 기판 상에 Sr 를 포함하는 기체 상태의 제 1 원료 물질을 접촉시켜 상기 기판 상에 상기 제 1 원료 물질을 흡착시키는 단계;A) adsorbing said first raw material onto said substrate by contacting a gaseous first raw material comprising Sr on said substrate; 나) 상기 기판 상에 퍼지가스를 가하여 상기 제 1 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 1 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the first raw material and to form a first raw material layer having a thickness of monoatomic units; 다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti; 라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과아울러 제 1 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;D) adding a purge gas to the substrate to remove excess of the second raw material, and forming a second raw material layer having a thickness of monoatomic units on the first raw material layer; 마) 상기 가) 단계 내지 라)단계 동안 지속적으로 상기 기판에 가스상태의 산화물질을 접촉시켜 기판에 흡착되는 상기 제 1 원료 물질층 및 제 2 원료 물질층이 산화되도록 하여 산화된 제1원료 물질층과 제2원료 물질층으로 부터 STO 막을 형성하는 단계;를 구비하며,E) the first raw material oxidized by continuously contacting the substrate with a gaseous oxide material during the steps a) to d) so that the first and second raw material layers adsorbed on the substrate are oxidized. Forming an STO film from the layer and the second raw material layer; 상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the steps a) to e) are performed at least once. 제 9 내지 제 12 항 중의 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 유전체막 형성 단계에서 BTO 박막을 형성하는 단계는:Forming the BTO thin film in the dielectric film forming step is: 가) 상기 기판 상에 Ba 를 포함하는 기체 상태의 제 3 원료 물질을 접촉시켜 상기 기판 상에 상기 제 3 원료 물질을 흡착시키는 단계;A) adsorbing said third raw material onto said substrate by contacting a gaseous third raw material comprising Ba on said substrate; 나) 상기 기판 상에 퍼지가스를 가하여 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 3 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the third raw material and to form a third raw material layer having a thickness of monoatomic units; 다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti; 라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 3 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;Applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the third raw material layer; 마) 상기 기판에 가스 상태의 산화물질을 접촉시켜 상기 제 3 원료 물질층과 제 2 원료 물질층과의 반응에 의해 BTO 막을 형성하는 단계;를 더 구비하며,E) contacting the substrate with a gaseous oxide material to form a BTO film by reacting the third raw material layer with the second raw material layer; 상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the steps a) to e) are performed at least once. 제 9 내지 제 12 항 중의 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 유전체막 형성 단계에서 BTO 박막을 형성하는 단계는:Forming the BTO thin film in the dielectric film forming step is: 가) 상기 기판 상에 Ba 를 포함하는 기체 상태의 제 3 원료 물질을 접촉시켜 상기 기판 상에 상기 제 3 원료 물질을 흡착시키는 단계;A) adsorbing said third raw material onto said substrate by contacting a gaseous third raw material comprising Ba on said substrate; 나) 상기 기판 상에 퍼지가스를 가하여 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 3 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the third raw material and to form a third raw material layer having a thickness of monoatomic units; 다) 상기 기판에 가스상태의 산화물질을 접촉시켜 상기 제 3 원료 물질층을 산화시키는 단계;C) oxidizing the third source material layer by contacting the substrate with a gaseous oxide; 라) 상기 기판 상에 퍼지가스를 가하여 산화된 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 산화된 제 3 원료 물질층을 형성하는 단계;D) adding a purge gas to the substrate to remove excess of the oxidized third raw material and to form an oxidized third raw material layer having a thickness of monoatomic units; 마) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 산화된 제 3 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;E) adsorbing a second raw material onto the oxidized third raw material layer by contacting the substrate with a gaseous second raw material containing Ti; 바) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 산화된 제 3 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;F) applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the oxidized third raw material layer; 사) 상기 기판에 가스 상태의 산화물질을 접촉시켜 산화된 상기 제 3 원료 물질층과 제 2 원료 물질층과의 반응에 의해 BTO 막을 형성하는 단계;를 더 구비하며,G) contacting the substrate with a gaseous oxide material to form a BTO film by reacting the oxidized third raw material layer with a second raw material layer; 상기 가) 단계 내지 사) 단계를 순차적으로 적어도 1회 이상 실시하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the steps a) to g) are sequentially performed at least once. 제 9 내지 제 12 항 중의 어느 한 항에 있어서,The method according to any one of claims 9 to 12, 상기 유전체막 형성 단계에서 BTO 박막을 형성하는 단계는:Forming the BTO thin film in the dielectric film forming step is: 가) 상기 기판 상에 Ba 를 포함하는 기체 상태의 제 3 원료 물질을 접촉시켜 상기 기판 상에 상기 제 3 원료 물질을 흡착시키는 단계;A) adsorbing said third raw material onto said substrate by contacting a gaseous third raw material comprising Ba on said substrate; 나) 상기 기판 상에 퍼지가스를 가하여 상기 제 3 원료물질의 잉여분을 제거함과 아울러 단원자 단위의 두께를 가지는 제 3 원료 물질층을 형성하는 단계;B) adding a purge gas to the substrate to remove excess of the third raw material and to form a third raw material layer having a thickness of monoatomic units; 다) 상기 기판에 Ti 를 함유하는 기체 상태의 제 2 원료 물질을 접촉시켜 제 1 원료 물질층 상에 제 2 원료 물질을 흡착시키는 단계;C) adsorbing a second raw material onto the first raw material layer by contacting the substrate with a gaseous second raw material containing Ti; 라) 상기 기판 상에 퍼지가스를 가하여 제 2 원료 물질의 잉여분을 제거함과 아울러 제 3 원료 물질층 상에 단원자 단위의 두께를 가지는 제 2 원료 물질층을 형성하는 단계;Applying a purge gas to the substrate to remove excess of the second raw material and to form a second raw material layer having a thickness of monoatomic units on the third raw material layer; 마) 상기 가) 단계 내지 라)단계 동안 지속적으로 상기 기판에 가스상태의 산화물질을 접촉시켜 기판에 흡착되는 상기 제 3 원료 물질층 및 제 2 원료 물질층이 산화되도록 하여 산화된 제3원료 물질층과 제2원료 물질층으로 부터 BTO 막을 형성하는 단계;를 구비하며,E) The third raw material material oxidized by continuously contacting the substrate with a gaseous oxide material during the steps a) to d) so that the third raw material layer and the second raw material layer adsorbed on the substrate are oxidized. Forming a BTO film from the layer and the second raw material layer; 상기 가) 단계 내지 마) 단계를 순차적으로 적어도 1회 이상 실시하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the steps a) to e) are performed at least once. 제 10 항 내지 제 12 항 중의 어느 한 항에 있어서,The method according to any one of claims 10 to 12, 상기 제 1 원료 물질은, Sr(C5 iPr3H2)2, SrS, Sr(thd)2(thd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr(acac)2, Sr(hfac)2, Sr(tfac)2, Sr(hfac)2, Sr(TMFD)2, [Sr(TMHD)2]L (L:lewis base), Sr(tmhd)2(tetraglyme), Sr(tmhd)2(pmdeta), [Sr(acac)2]L (L:lewis base), Sr(dpm)2, Sr(metmhd)2, Sr(tmhd)2(trine)n으로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The first raw material is Sr (C 5 i Pr 3 H 2 ) 2 , SrS, Sr (thd) 2 (thd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr (acac) 2 , Sr (hfac) 2 , Sr (tfac) 2 , Sr (hfac) 2 , Sr (TMFD) 2 , [Sr (TMHD) 2 ] L (L: lewis base), Sr (tmhd) 2 (tetraglyme), In the group consisting of Sr (tmhd) 2 (pmdeta), [Sr (acac) 2 ] L (L: lewis base), Sr (dpm) 2 , Sr (metmhd) 2 , Sr (tmhd) 2 (trine) n Capacitor manufacturing method of a semiconductor memory device comprising at least one selected. 제 13 항에 있어서,The method of claim 13, 상기 제 1 원료 물질은, Sr(C5 iPr3H2)2, SrS, Sr(thd)2(thd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr(acac)2, Sr(hfac)2, Sr(tfac)2, Sr(hfac)2, Sr(TMFD)2, [Sr(TMHD)2]L (L:lewis base), Sr(tmhd)2(tetraglyme),Sr(tmhd)2(pmdeta), [Sr(acac)2]L (L:lewis base), Sr(dpm)2, Sr(metmhd)2, Sr(tmhd)2(trine)n으로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The first raw material is Sr (C 5 i Pr 3 H 2 ) 2 , SrS, Sr (thd) 2 (thd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr (acac) 2 , Sr (hfac) 2 , Sr (tfac) 2 , Sr (hfac) 2 , Sr (TMFD) 2 , [Sr (TMHD) 2 ] L (L: lewis base), Sr (tmhd) 2 (tetraglyme), In the group consisting of Sr (tmhd) 2 (pmdeta), [Sr (acac) 2 ] L (L: lewis base), Sr (dpm) 2 , Sr (metmhd) 2 , Sr (tmhd) 2 (trine) n Capacitor manufacturing method of a semiconductor memory device comprising at least one selected. 제 14 항에 있어서,The method of claim 14, 상기 제 1 원료 물질은, Sr(C5 iPr3H2)2, SrS, Sr(thd)2(thd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr(acac)2, Sr(hfac)2, Sr(tfac)2, Sr(hfac)2, Sr(TMFD)2, [Sr(TMHD)2]L (L:lewis base), Sr(tmhd)2(tetraglyme), Sr(tmhd)2(pmdeta), [Sr(acac)2]L (L:lewis base), Sr(dpm)2, Sr(metmhd)2, Sr(tmhd)2(trine)n으로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The first raw material is Sr (C 5 i Pr 3 H 2 ) 2 , SrS, Sr (thd) 2 (thd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr (acac) 2 , Sr (hfac) 2 , Sr (tfac) 2 , Sr (hfac) 2 , Sr (TMFD) 2 , [Sr (TMHD) 2 ] L (L: lewis base), Sr (tmhd) 2 (tetraglyme), In the group consisting of Sr (tmhd) 2 (pmdeta), [Sr (acac) 2 ] L (L: lewis base), Sr (dpm) 2 , Sr (metmhd) 2 , Sr (tmhd) 2 (trine) n Capacitor manufacturing method of a semiconductor memory device comprising at least one selected. 제 15 항에 있어서,The method of claim 15, 상기 제 1 원료 물질은, Sr(C5 iPr3H2)2, SrS, Sr(thd)2(thd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr(acac)2, Sr(hfac)2, Sr(tfac)2, Sr(hfac)2, Sr(TMFD)2, [Sr(TMHD)2]L (L:lewis base), Sr(tmhd)2(tetraglyme),Sr(tmhd)2(pmdeta), [Sr(acac)2]L (L:lewis base), Sr(dpm)2, Sr(metmhd)2, Sr(tmhd)2(trine)n으로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The first raw material is Sr (C 5 i Pr 3 H 2 ) 2 , SrS, Sr (thd) 2 (thd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Sr (acac) 2 , Sr (hfac) 2 , Sr (tfac) 2 , Sr (hfac) 2 , Sr (TMFD) 2 , [Sr (TMHD) 2 ] L (L: lewis base), Sr (tmhd) 2 (tetraglyme), In the group consisting of Sr (tmhd) 2 (pmdeta), [Sr (acac) 2 ] L (L: lewis base), Sr (dpm) 2 , Sr (metmhd) 2 , Sr (tmhd) 2 (trine) n Capacitor manufacturing method of a semiconductor memory device comprising at least one selected. 제 10 항 내지 제 12 항 및 제 17 항 내지 제 19 항 중의 어느 한 항에 있어서,The method according to any one of claims 10 to 12 and 17 to 19, 상기 제 2 원료 물질은, Ti(OiPr)4, Ti(TMHD)2(OiPr)2, Ti(acac)2, Ti(thac)2(OiPr)2, Ti(hfac)2(OiPr)2, Ti(TMHD)2(OnBu)2, Ti(acac)2(OnBu)0, Ti(tfac)2(OnBu)2, Ti(hfac)2(OnBu)2, Ti(TMHD)2(NMe2)2, Ti(TMHD)2(dmae), Ti(Nme2)4, Ti(NEt2)4, Ti(dmea)4, Ti(dmea)2(iPrO)2, Ti(hfac)2(nBuO)2, Ti(tfac)2(nBuO)2, Ti(acac)2(nBuO)2, Ti(TMHD)2(nBuO)2, Ti(TMHD)2(iPrO)2, Ti(hfac)2(iPrO)2, Ti(tfac)(iPrO)2, Ti(acac)2(iPrO)2, Ti(tmhd)2(mpd) 로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The second raw material is Ti (O i Pr) 4 , Ti (TMHD) 2 (O i Pr) 2 , Ti (acac) 2 , Ti (thac) 2 (O i Pr) 2 , Ti (hfac) 2 (O i Pr) 2 , Ti (TMHD) 2 (O n Bu) 2 , Ti (acac) 2 (O n Bu) 0 , Ti (tfac) 2 (O n Bu) 2 , Ti (hfac) 2 (O n Bu) 2 , Ti (TMHD) 2 (NMe 2 ) 2 , Ti (TMHD) 2 (dmae), Ti (Nme 2 ) 4 , Ti (NEt 2 ) 4 , Ti (dmea) 4 , Ti (dmea) 2 ( i PrO) 2 , Ti (hfac) 2 (nBuO) 2 , Ti (tfac) 2 (nBuO) 2 , Ti (acac) 2 (nBuO) 2 , Ti (TMHD) 2 (nBuO) 2, Ti (TMHD) Group consisting of 2 ( i PrO) 2 , Ti (hfac) 2 ( i PrO) 2 , Ti (tfac) ( i PrO) 2 , Ti (acac) 2 ( i PrO) 2 , Ti (tmhd) 2 (mpd) Capacitor manufacturing method of a semiconductor memory device comprising at least one selected from. 제 13 항에 있어서,The method of claim 13, 상기 제 2 원료 물질은, Ti(OiPr)4, Ti(TMHD)2(OiPr)2, Ti(acac)2, Ti(thac)2(OiPr)2, Ti(hfac)2(OiPr)2, Ti(TMHD)2(OnBu)2, Ti(acac)2(OnBu)0, Ti(tfac)2(OnBu)2, Ti(hfac)2(OnBu)2, Ti(TMHD)2(NMe2)2, Ti(TMHD)2(dmae), Ti(Nme2)4, Ti(NEt2)4, Ti(dmea)4, Ti(dmea)2(iPrO)2, Ti(hfac)2(nBuO)2, Ti(tfac)2(nBuO)2, Ti(acac)2(nBuO)2, Ti(TMHD)2(nBuO)2, Ti(TMHD)2(iPrO)2, Ti(hfac)2(iPrO)2, Ti(tfac)(iPrO)2, Ti(acac)2(iPrO)2, Ti(tmhd)2(mpd) 로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The second raw material is Ti (O i Pr) 4 , Ti (TMHD) 2 (O i Pr) 2 , Ti (acac) 2 , Ti (thac) 2 (O i Pr) 2 , Ti (hfac) 2 (O i Pr) 2 , Ti (TMHD) 2 (O n Bu) 2 , Ti (acac) 2 (O n Bu) 0 , Ti (tfac) 2 (O n Bu) 2 , Ti (hfac) 2 (O n Bu) 2 , Ti (TMHD) 2 (NMe 2 ) 2 , Ti (TMHD) 2 (dmae), Ti (Nme 2 ) 4 , Ti (NEt 2 ) 4 , Ti (dmea) 4 , Ti (dmea) 2 ( i PrO) 2 , Ti (hfac) 2 (nBuO) 2 , Ti (tfac) 2 (nBuO) 2 , Ti (acac) 2 (nBuO) 2 , Ti (TMHD) 2 (nBuO) 2, Ti (TMHD) Group consisting of 2 ( i PrO) 2 , Ti (hfac) 2 ( i PrO) 2 , Ti (tfac) ( i PrO) 2 , Ti (acac) 2 ( i PrO) 2 , Ti (tmhd) 2 (mpd) Capacitor manufacturing method of a semiconductor memory device comprising at least one selected from. 제 14 항에 있어서,The method of claim 14, 상기 제 2 원료 물질은, Ti(OiPr)4, Ti(TMHD)2(OiPr)2, Ti(acac)2, Ti(thac)2(OiPr)2, Ti(hfac)2(OiPr)2, Ti(TMHD)2(OnBu)2, Ti(acac)2(OnBu)0, Ti(tfac)2(OnBu)2, Ti(hfac)2(OnBu)2, Ti(TMHD)2(NMe2)2, Ti(TMHD)2(dmae), Ti(Nme2)4,Ti(NEt2)4, Ti(dmea)4, Ti(dmea)2(iPrO)2, Ti(hfac)2(nBuO)2, Ti(tfac)2(nBuO)2, Ti(acac)2(nBuO)2, Ti(TMHD)2(nBuO)2, Ti(TMHD)2(iPrO)2, Ti(hfac)2(iPrO)2, Ti(tfac)(iPrO)2, Ti(acac)2(iPrO)2, Ti(tmhd)2(mpd) 로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The second raw material is Ti (O i Pr) 4 , Ti (TMHD) 2 (O i Pr) 2 , Ti (acac) 2 , Ti (thac) 2 (O i Pr) 2 , Ti (hfac) 2 (O i Pr) 2 , Ti (TMHD) 2 (O n Bu) 2 , Ti (acac) 2 (O n Bu) 0 , Ti (tfac) 2 (O n Bu) 2 , Ti (hfac) 2 (O n Bu) 2 , Ti (TMHD) 2 (NMe 2 ) 2 , Ti (TMHD) 2 (dmae), Ti (Nme 2 ) 4 , Ti (NEt 2 ) 4 , Ti (dmea) 4 , Ti (dmea) 2 ( i PrO) 2 , Ti (hfac) 2 (nBuO) 2 , Ti (tfac) 2 (nBuO) 2 , Ti (acac) 2 (nBuO) 2 , Ti (TMHD) 2 (nBuO) 2, Ti (TMHD) Group consisting of 2 ( i PrO) 2 , Ti (hfac) 2 ( i PrO) 2 , Ti (tfac) ( i PrO) 2 , Ti (acac) 2 ( i PrO) 2 , Ti (tmhd) 2 (mpd) Capacitor manufacturing method of a semiconductor memory device comprising at least one selected from. 제 15 항에 있어서,The method of claim 15, 상기 제 2 원료 물질은, Ti(OiPr)4, Ti(TMHD)2(OiPr)2, Ti(acac)2, Ti(thac)2(OiPr)2, Ti(hfac)2(OiPr)2, Ti(TMHD)2(OnBu)2, Ti(acac)2(OnBu)0, Ti(tfac)2(OnBu)2, Ti(hfac)2(OnBu)2, Ti(TMHD)2(NMe2)2, Ti(TMHD)2(dmae), Ti(Nme2)4, Ti(NEt2)4, Ti(dmea)4, Ti(dmea)2(iPrO)2, Ti(hfac)2(nBuO)2, Ti(tfac)2(nBuO)2, Ti(acac)2(nBuO)2, Ti(TMHD)2(nBuO)2, Ti(TMHD)2(iPrO)2, Ti(hfac)2(iPrO)2, Ti(tfac)(iPrO)2, Ti(acac)2(iPrO)2, Ti(tmhd)2(mpd) 로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터제조방법.The second raw material is Ti (O i Pr) 4 , Ti (TMHD) 2 (O i Pr) 2 , Ti (acac) 2 , Ti (thac) 2 (O i Pr) 2 , Ti (hfac) 2 (O i Pr) 2 , Ti (TMHD) 2 (O n Bu) 2 , Ti (acac) 2 (O n Bu) 0 , Ti (tfac) 2 (O n Bu) 2 , Ti (hfac) 2 (O n Bu) 2 , Ti (TMHD) 2 (NMe 2 ) 2 , Ti (TMHD) 2 (dmae), Ti (Nme 2 ) 4 , Ti (NEt 2 ) 4 , Ti (dmea) 4 , Ti (dmea) 2 ( i PrO) 2 , Ti (hfac) 2 (nBuO) 2 , Ti (tfac) 2 (nBuO) 2 , Ti (acac) 2 (nBuO) 2 , Ti (TMHD) 2 (nBuO) 2, Ti (TMHD) Group consisting of 2 ( i PrO) 2 , Ti (hfac) 2 ( i PrO) 2 , Ti (tfac) ( i PrO) 2 , Ti (acac) 2 ( i PrO) 2 , Ti (tmhd) 2 (mpd) Capacitor manufacturing method of a semiconductor memory device, characterized in that it comprises at least one selected from. 제 10 항 내지 제 12 항, 제 17 항 내지 제 19 항 및 제 21 항 내지 제 23 항 중의 어느 한 항에 있어서,The method according to any one of claims 10 to 12, 17 to 19 and 21 to 23, 상기 제 3 원료 물질은, Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 으로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The third raw material is Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) —C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba (acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac) 2 L Capacitor manufacturing method of a semiconductor memory device characterized in that it comprises at least one selected from the group. 제 13 항에 있어서,The method of claim 13, 상기 제 3 원료 물질은, Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 으로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The third raw material is Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) —C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba (acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac) 2 L Capacitor manufacturing method of a semiconductor memory device characterized in that it comprises at least one selected from the group. 제 14 항에 있어서,The method of claim 14, 상기 제 3 원료 물질은, Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 으로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The third raw material is Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) —C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba (acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac) 2 L Capacitor manufacturing method of a semiconductor memory device characterized in that it comprises at least one selected from the group. 제 15 항에 있어서,The method of claim 15, 상기 제 3 원료 물질은, Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 으로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The third raw material is Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) —C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba (acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac) 2 L Capacitor manufacturing method of a semiconductor memory device characterized in that it comprises at least one selected from the group. 제 16 항에 있어서,The method of claim 16, 상기 제 3 원료 물질은, Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 으로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The third raw material is Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) —C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba (acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac) 2 L Capacitor manufacturing method of a semiconductor memory device characterized in that it comprises at least one selected from the group. 제 20 항에 있어서,The method of claim 20, 상기 제 3 원료 물질은, Ba(DPM)2, Ba(O2C2H(C2H5)-C4H9)2, Ba(C5Me5)2, Ba(acac)2, Ba(tfac)2, Ba(hfac)2, Ba(tmhd)2(tmhd=2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba(TMHD)2(tetraglyme), Ba(tmhd)2(pmdeta), Ba(tmhd)2(tetraen), Ba(metmhd)2, Ba(tmhd)2(trine)n, Ba(TMHD)2L(L:lewis base), Ba(acac)2L 으로 이루어지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The third raw material is Ba (DPM) 2 , Ba (O 2 C 2 H (C 2 H 5 ) —C 4 H 9 ) 2 , Ba (C 5 Me 5 ) 2 , Ba (acac) 2 , Ba (tfac) 2 , Ba (hfac) 2 , Ba (tmhd) 2 (tmhd = 2, 2, 6, 6-tetramethyl-3, 5-heptanedione), Ba (TMHD) 2 (tetraglyme), Ba (tmhd) 2 (pmdeta), Ba (tmhd) 2 (tetraen), Ba (metmhd) 2 , Ba (tmhd) 2 (trine) n , Ba (TMHD) 2 L (L: lewis base), Ba (acac) 2 L Capacitor manufacturing method of a semiconductor memory device characterized in that it comprises at least one selected from the group. 제 10 항 내지 제 12 항, 제 17 항 내지 제 19 항, 제 21 항 내지 23 항 및 제 25 항 내지 제 29 항 중의 어느 한 항에 있어서,The method according to any one of claims 10 to 12, 17 to 19, 21 to 23 and 25 to 29, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모시 소자의 제조 방법.The oxide material is in the group consisting of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH, nC 4 H 9 OH A method for manufacturing a semiconductor memo device, characterized in that it comprises at least one selected. 제 13 항에 있어서,The method of claim 13, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모시 소자의 제조 방법.The oxide material is in the group consisting of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH, nC 4 H 9 OH A method for manufacturing a semiconductor memo device, characterized in that it comprises at least one selected. 제 14 항에 있어서,The method of claim 14, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모시 소자의 제조 방법.The oxide material is in the group consisting of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH, nC 4 H 9 OH A method for manufacturing a semiconductor memo device, characterized in that it comprises at least one selected. 제 15 항에 있어서,The method of claim 15, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모시 소자의 제조 방법.The oxide material is in the group consisting of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH, nC 4 H 9 OH A method for manufacturing a semiconductor memo device, characterized in that it comprises at least one selected. 제 16 항에 있어서,The method of claim 16, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모시 소자의 제조 방법.The oxide material is in the group consisting of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH, nC 4 H 9 OH A method for manufacturing a semiconductor memo device, characterized in that it comprises at least one selected. 제 20 항에 있어서,The method of claim 20, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모시 소자의 제조 방법.The oxide material is in the group consisting of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH, nC 4 H 9 OH A method for manufacturing a semiconductor memo device, characterized in that it comprises at least one selected. 제 24 항에 있어서,The method of claim 24, 상기 산화물질은, H2O, O2, O3, N2O, H2O2, CH3OH, CH2OHC2OH, t-C2H4OH, n-C4H9OH 로 이루어 지는 그룹에서 선택된 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모시 소자의 제조 방법.The oxide material is in the group consisting of H 2 O, O 2 , O 3 , N 2 O, H 2 O 2 , CH 3 OH, CH 2 OHC 2 OH, tC 2 H 4 OH, nC 4 H 9 OH A method for manufacturing a semiconductor memo device, characterized in that it comprises at least one selected. 제 10 항 내지 제 12 항, 제 17 항 내지 제 19 항, 제 21 항 내지 23 항, 제 25 항 내지 제 29 항 및 제 31 항 내지 제 36 항 중의 어느 한 항에 있어서,The method according to any one of claims 10 to 12, 17 to 19, 21 to 23, 25 to 29 and 31 to 36, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 13 항에 있어서,The method of claim 13, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 14 항에 있어서,The method of claim 14, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 15 항에 있어서,The method of claim 15, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 16 항에 있어서,The method of claim 16, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 20 항에 있어서,The method of claim 20, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 24 항에 있어서,The method of claim 24, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 30 항에 있어서,The method of claim 30, 상기 퍼지가스는 알곤(Ar) 및 질소(N2) 중의 어느 하나인 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The purge gas is argon (Ar) and nitrogen (N 2 ) of any one of the capacitor manufacturing method of the semiconductor memory device, characterized in that. 제 10 항 내지 제 12 항, 제 17 항 내지 제 19 항, 제 21 항 내지 23 항, 제 25 항 내지 제 29 항, 제 31 항 내지 제 36 항 및 제 38 항 내지 44 항 중의 어느 한 항에 있어서,Claims 10 to 12, 17 to 19, 21 to 23, 25 to 29, 31 to 36 and 38 to 44 In 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 13 항에 있어서,The method of claim 13, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 14 항에 있어서,The method of claim 14, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 15 항에 있어서,The method of claim 15, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 16 항에 있어서,The method of claim 16, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 20 항에 있어서,The method of claim 20, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 24 항에 있어서,The method of claim 24, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 30 항에 있어서,The method of claim 30, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 37 항에 있어서,The method of claim 37, 상기 유전체막 형성단계에서 STO 박막과 BTO 박막 형성시 온도를 100 내지 600℃ 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor memory device, characterized in that the temperature is controlled within the range of 100 to 600 ℃ when forming the STO thin film and the BTO thin film in the dielectric film forming step. 제 10 항 내지 제 12 항, 제 17 항 내지 제 19 항, 제 21 항 내지 23 항, 제 25 항 내지 제 29 항, 제 31 항 내지 제 36 항, 제 38 항 내지 44 항 및 제 46 항 내지 53 항 중의 어느 한 항에 있어서,Claims 10 to 12, 17 to 19, 21 to 23, 25 to 29, 31 to 36, 38 to 44 and 46 to 46 The compound of any one of claims 53, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 13 항에 있어서,The method of claim 13, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 방법.And controlling the thickness of the dielectric film within the range of 50 to 500 kV. 제 14 항에 있어서,The method of claim 14, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 15 항에 있어서,The method of claim 15, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 16 항에 있어서,The method of claim 16, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 20 항에 있어서,The method of claim 20, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 24 항에 있어서,The method of claim 24, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 30 항에 있어서,The method of claim 30, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 37 항에 있어서,The method of claim 37, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 45 항에 있어서,The method of claim 45, 상기 유전체막의 두께를 50 내지 500Å 의 범위 내로 조절하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device, characterized in that the thickness of the dielectric film is adjusted within the range of 50 to 500 kV. 제 10 항 내지 제 12 항, 제 17 항 내지 제 19 항, 제 21 항 내지 23 항, 제 25 항 내지 제 29 항, 제 31 항 내지 제 36 항, 제 38 항 내지 44 항, 제 46 항 내지 53 항 및 제 55 항 내지 제 63 항 중의 어느 한 항에 있어서,Claims 10 to 12, 17 to 19, 21 to 23, 25 to 29, 31 to 36, 38 to 44, 46 to 46 64. The compound of any of claims 53 and 55-63, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 13 항에 있어서,The method of claim 13, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 14 항에 있어서,The method of claim 14, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 15 항에 있어서,The method of claim 15, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 16 항에 있어서,The method of claim 16, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 20 항에 있어서,The method of claim 20, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 24 항에 있어서,The method of claim 24, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 30 항에 있어서,The method of claim 30, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 37 항에 있어서,The method of claim 37, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 45 항에 있어서,The method of claim 45, 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조 방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 64 항에 있어서,The method of claim 64, wherein 상기 유전체막의 STO 박막과 BTO 박막을 동일 진공 용기에서 연속적으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.And the STO thin film and the BTO thin film of the dielectric film are successively formed in the same vacuum container. 제 9 항 내지 제 12 항, 제 17 항 내지 제 19 항, 제 21 항 내지 23 항, 제 25 항 내지 제 29 항, 제 31 항 내지 제 36 항, 제 38 항 내지 44 항, 제 46 항 내지 53 항, 제 55 항 내지 제 63 항 및 제 65 항 내지 74 항 중의 어느 한 항에 있어서,Claims 9 to 12, 17 to 19, 21 to 23, 25 to 29, 31 to 36, 38 to 44 and 46 to 78. The method of any of claims 53, 55-63 and 65-74, 상기 유전체막 형성단계는: 상기 유전체막이 STO/BTO/STO, BTO/STO/BTO 중 어느 하나의 적층 구조를 가지도록 STO 막과 BTO 막을 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The dielectric film forming step may include: forming an STO film and a BTO film such that the dielectric film has a stacked structure of any one of STO / BTO / STO and BTO / STO / BTO. 제 75 항에 있어서,76. The method of claim 75 wherein 상기 유전체막 형성단계는: 상기 유전체막이 STO/BTO/STO 및 BTO/STO/BTO 적층 구조 중의 어느 한 적층 구조가 반복적으로 다중으로 적층되어 있는 적층구조를 가지도록 하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터.The dielectric film forming step may include: stacking one of the STO / BTO / STO and BTO / STO / BTO stacked structures in which the dielectric film has a stacked structure in which multiple layers are repeatedly stacked. Capacitor. 제 75 항에 있어서,76. The method of claim 75 wherein 상기 유전체막 형성단계는: 상기 유전체막의 STO 박막과 BTO 박막 중 적어도 어느 하나가 복수층의 단위 STO 박막 또는 BTO 박막으로 구성되도록 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The dielectric film forming step may include: forming at least one of an STO thin film and a BTO thin film of the dielectric film to include a plurality of unit STO thin films or a BTO thin film. 제 76 항에 있어서,77. The method of claim 76, 상기 유전체막 형성단계는: 상기 유전체막의 STO 박막과 BTO 박막 중 적어도 어느 하나가 복수층의 단위 STO 박막 또는 BTO 박막으로 구성되도록 형성하는 것을 특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The dielectric film forming step may include: forming at least one of an STO thin film and a BTO thin film of the dielectric film to include a plurality of unit STO thin films or a BTO thin film. 제 9 항 내지 제 12 항, 제 17 항 내지 제 19 항, 제 21 항 내지 23 항, 제 25 항 내지 제 29 항, 제 31 항 내지 제 36 항, 제 38 항 내지 44 항, 제 46 항 내지 53 항, 제 55 항 내지 제 63 항 및 제 65 항 내지 74 항 중의 어느 한 항에 있어서,Claims 9 to 12, 17 to 19, 21 to 23, 25 to 29, 31 to 36, 38 to 44 and 46 to 78. The method of any of claims 53, 55-63 and 65-74, 상기 유전체막 형성단계는: 상기 유전체막의 STO 박막과 BTO 박막 중 적어도 어느 하나가 복수층의 단위 STO 박막 또는 BTO 박막으로 구성되도록 형성하는 것을특징으로 하는 반도체 메모리 소자의 캐패시터 제조방법.The dielectric film forming step may include: forming at least one of the STO thin film and the BTO thin film of the dielectric film to include a plurality of unit STO thin films or BTO thin films.
KR10-2000-0021900A 2000-04-25 2000-04-25 Capacitor of semiconductor memory device and the manufacturing method thereof KR100372018B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0021900A KR100372018B1 (en) 2000-04-25 2000-04-25 Capacitor of semiconductor memory device and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0021900A KR100372018B1 (en) 2000-04-25 2000-04-25 Capacitor of semiconductor memory device and the manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20010097641A true KR20010097641A (en) 2001-11-08
KR100372018B1 KR100372018B1 (en) 2003-02-14

Family

ID=19666761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0021900A KR100372018B1 (en) 2000-04-25 2000-04-25 Capacitor of semiconductor memory device and the manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100372018B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444304B1 (en) * 2001-12-31 2004-08-16 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device
US7135422B2 (en) 2003-07-08 2006-11-14 Samsung Electronics Co., Ltd. Methods of forming a multi-layered structure using an atomic layer deposition process and methods of forming a capacitor of an integrated circuit device
KR20200136575A (en) * 2019-05-28 2020-12-08 한국해양대학교 산학협력단 Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104396A (en) * 1992-09-22 1994-04-15 Fujitsu Ltd Formation of high-dielectric constant thin film
US5471364A (en) * 1993-03-31 1995-11-28 Texas Instruments Incorporated Electrode interface for high-dielectric-constant materials
JP2658819B2 (en) * 1993-09-13 1997-09-30 日本電気株式会社 Thin film capacitors
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
KR0138322B1 (en) * 1994-10-21 1998-06-01 김광호 Dielectric deposition method
JP3087672B2 (en) * 1997-01-07 2000-09-11 日本電気株式会社 Thin film capacitors
US6172385B1 (en) * 1998-10-30 2001-01-09 International Business Machines Corporation Multilayer ferroelectric capacitor structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444304B1 (en) * 2001-12-31 2004-08-16 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device
US7135422B2 (en) 2003-07-08 2006-11-14 Samsung Electronics Co., Ltd. Methods of forming a multi-layered structure using an atomic layer deposition process and methods of forming a capacitor of an integrated circuit device
KR20200136575A (en) * 2019-05-28 2020-12-08 한국해양대학교 산학협력단 Semiconductor device including a two-dimensional perovskite dielectric film and manufacturing method thereof

Also Published As

Publication number Publication date
KR100372018B1 (en) 2003-02-14

Similar Documents

Publication Publication Date Title
KR100737304B1 (en) Conformal thin films over textured capacitor electrodes
JP3328389B2 (en) Manufacturing method of ferroelectric thin film
KR100519146B1 (en) METHODS OF FORMING A HIGH k DIELECTRIC LAYER AND A CAPACITOR
US6800567B2 (en) Method for forming polyatomic layers
Vehkamäki et al. Growth of SrTiO3 and BaTiO3 thin films by atomic layer deposition
US7038284B2 (en) Methods for making a dielectric stack in an integrated circuit
KR100555543B1 (en) Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
US5686151A (en) Method of forming a metal oxide film
KR20050103210A (en) Method of forming a ta205 comprising layer
JP2000058525A (en) Vapor growth method for metal oxide dielectric film
US7402491B2 (en) Methods of manufacturing a semiconductor device including a dielectric layer including zirconium
JPH1041486A (en) Ferroelectric film for semiconductor device and forming method for the same
KR19990012246A (en) Semiconductor device with metal barrier film by atomic layer deposition method and method for manufacturing same
KR100372018B1 (en) Capacitor of semiconductor memory device and the manufacturing method thereof
US20030175425A1 (en) Vapor phase deposition method for metal oxide dielectric film
KR100443350B1 (en) Method for atomic layer depostion strontium ruthenate
KR20090022332A (en) Capacitor with dielectric layer cotained strontium and titanium and method for fabricating the same
KR100902102B1 (en) Semiconductor device in capacitor and method for fabricating the same
US5976624A (en) Process for producing bismuth compounds, and bismuth compounds
US20040023416A1 (en) Method for forming a paraelectric semiconductor device
KR20080084434A (en) Mim capacitor and method for fabricating the same
KR101096227B1 (en) Method for formimg multicomponent conductive oxide and method for manufacturing capacitor using the same
KR20070114519A (en) Dielectric layer in capacitor and fabricating using the same and capacitor in semiconductor device and fabricating using the same
KR100438769B1 (en) Method for forming metal oxide thin film of semiconductor device by cvd method and capacitor forming method using the same to embody high capacitance
KR100303678B1 (en) Method for forming BST film capacitor having high dielectric constant and low leakage current

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee