KR20010095398A - 입력 라인 레귤레이션이 가능한 전력 증폭기 및피더블유엠 변조기를 포함한 자려 발진 회로 - Google Patents

Abstract

외부 환경요인에 의해 발생하게 되는 각 소자특성의 변화를 최소화시킬 수 있는 장점이 있는 자려 발진 회로에 관한 것으로, 공진 주파수가 틀어지고 부가적인 DC-DC 변환기단이 필요하다는 문제점을 해결하기 위해, 넓은 범위의 입력 라인 레귤레이션(Input line regulation)이 가능한 1 단 자려 발진 회로로서, 부하, 전원 공급 단자, 전원 공급 단자에 접속된 전력 증폭 수단, 인덕터와 커페시터로 이루어지고 전력 증폭 수단에 접속된 필터, 부하를 구동하고 필터에 접속된 트랜스 수단, 트랜스 수단에 접속되고, 트랜스 수단에서 출력된 신호를 이용해 자려 발진 주파수에 해당하는 톱니파를 형성하는 펄스 형성(Pulse shaper) 수단, 부하에 접속되고, 미리 설정된 부하 전류값과 부하에서의 실제 전류값을 비교하는 오차 증폭 수단 및 펄스 형성 수단에서 형성된 톱니파 신호와 오차 증폭 수단에서의 비교 신호에 따라 듀티비를 조절하기 위한 자려 발진 신호를 생성하는 펄스 폭 변조 수단을 포함하고, 이 펄스 폭 변조 수단의 출력 신호로 전체 회로의 입력 라인 레귤레이션이 가능하게 되는 구성으로 하였다. 이러한 회로를 이용하는 것에 의해, 입력 전압이 넓은 범위에서 변화하여도 출력 부하에서 일정한 전압,전류를 얻을수 있다.

Description

입력 라인 레귤레이션이 가능한 전력 증폭기 및 피더블유엠 변조기를 포함한 자려 발진 회로{SELF-OSCILLATING CIRCUIT WITH CLASS E POWER AMP AND PWM MODULATOR CAPABLE OF CONTROLLING THE WIDE RANGE INPUT VOLTAGE}

본 발명은 입력 라인 레귤레이션(Input line regulation)이 가능하고 주위의 온도, 습도, 충격 등과 같은 외부 환경요인에 의해 발생하게 되는 각 소자특성의 변화를 최소화시킬 수 있는 장점이 있는 자려 발진 회로에 관한 것으로, 특히 액정 디스플레이(LCD)용 백라이트 인버터 회로에 적용하여 유용한 자려 발진 회로에 관한 것이다.

기존의 실용화되고 있는 인버터는 크게 마그네틱 트랜스를 이용한 것과 PCT(Piezo-ceramic transformer)를 이용한 인버터가 있다.

일반적으로 두 종류의 인버터 모두 구동 회로가 복잡하며, 입력 전압변화의 범위가 넓은 응용 회로에서는 일정한 입력 전압을 공급하기 위해 입력단에 DC-DC 변환기가 필요하다는 문제점을 갖고 있다.

도 1은 종래의 마그네틱 트랜스 인버터의 블록도로서, 자려 발진 방식을 사용하고 있다.

도 1에 있어서, L은 인덕터, C는 인덕터 L에 직렬로 접속된 커페시터, (11)은 공급 전원 V_IN에서 공급되는 전원을 ON/OFF시키는 반도체 스위치, (12)는 반도체 스위치(11)과 인덕터 L 사이에 접속된 환류 다이오드, (13)은 인덕터 L과 커페시터 C 사이에 접속된 자려 발진회로, (14)는 커페시터 C에 직렬로 접속된 출력 부하, (15)는 출력 부하(14)와 접지 사이에 접속된 출력 전압 감지 저항(Sensing resistor), (16)은 출력 부하(14)와 저항(15)의 사이와 스위치(11)사이에 접속된 PWM변조기이다.

그러나 이 방식은 입력 라인 레귤레이션을 위해 부가적인 DC-DC 변환기단을 이용하므로, 도 1에 도시된 바와 같이 전체 회로가 2단으로 구성되어 진다.

도 2는 종래의 PCT 인버터의 블록도로서, 2단 푸시풀 압전 세라믹 인버터를 나타낸다.

도 2에 있어서는 인덕터 L₁과 L₂의 2개의 인덕터로 분리되고 커페시터C가 인덕터 L₁및 L₂와 병렬로 접속되고, 또한 PCT가 이 커페시터와 병렬로 접속되는 구조이다. 즉, PCT가 부하(14)에 직렬로 접속되고, 스위치(11)의 출력이 인덕터 L₁과 L₂사이에 연결된다.

또, 인덕터 L₁과 L₂의 양단에는 전력 증폭기(21)이 접속되고, 이 전력 증폭기(21)가 PWM 변조기(16)에 접속된다. 또, 출력 부하(14)의 출력이 오차 증폭기(22)로 공급된 후 PWM 변조기(16)으로 전달되며, VCO(Voltage Controlled Oscillator)(23)의 출력도 PWM 변조기(16)에 공급된다.

그러나, 이 방식은 도 2에 도시된 바와 같이, 외부에 각 트랜스 구동에 필요한 복잡한 회로가 필요하며, 주위 온도변화 및 충격과 같은 외부 환경변화에 따라 구동회로의 VCO(23)의 주파수와 PCT의 공진 주파수가 틀어지는 근본적인 문제점을 안고 있다.

또한 마그네틱 트랜스를 이용한 도 1의 인버터에서처럼 부가적인 DC-DC 변환기단이 필요하다.

본 발명의 목적은 상술한 바와 같은 문제점을 해소하기 위해 이루어진 것으로서, 종래의 인버터 회로에서 발생된 외부 환경요인의 변화에 따른 트랜스 의 공진 주파수와 구동 회로단의 주파수간의 불일치를 해결하기 위한 자려 발진 회로를 제공하는 것이다.

본 발명의 다른 목적은 종래에 사용된 DC-DC변환기와 같은 부가적인 조정 단이 아니라 자려 발진 회로의 듀티비(Duty ratio)를 조정하는 방식으로 입력 전압이 넓은 범위에서 변화하여도 출력 부하에 일정 전압 및 전류가 흐를 수 있는 기술을 제공하는 것이다.

도 1은 마그네틱 트랜스를 이용한 종래의 자려 발진 회로의 블록도,

도 2는 PCT(Piezo-ceramic transformer)를 이용한 종래의 인버터 회로의 블록도,

도 3은 본 발명의 실시예에 따른 1단의 자려 발진 회로를 나타내는 블록도,

도 4는 본 발명에 따른 입력 라인 레귤레이션을 설명하기 위해, 입력 전압에 따라 변하게 되는 펄스 폭의 변화를 하프 브리지단 출력에서 본 파형도,

도 5는 본 발명의 E급 전력 증폭기중 하나인 하프 브리지 전력 증폭기를 PCT에 적용한 도면,

도 6은 본 발명의 E급 전력 증폭기중 하나인 하프 브리지 전력 증폭기를 마그네틱 트랜스에 적용한 도면,

도 7은 본 발명의 입력 라인 레귤레이션을 설명하기 위해, 입력 전압에 따라 변하게 되는 펄스 폭의 변화를 풀 브리지단 출력에서 본 파형도,

도 8은 본 발명의 E급 전력 증폭기중 하나인 풀 브리지 전력 증폭기를 PCT에 적용한 도면,

도 9는 본 발명의 E급 전력 증폭기중 하나인 풀 브리지 전력 증폭기를 마그네틱 트랜스에 적용한 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : E급 전력 증폭기 2 : LC필터단

3 : PWM 변조기 4 : 펄스 형성기

5 : 오차 증폭기 6 : 트랜스

상기 목적을 달성하기 위한 본 발명의 자려 발진 회로는 넓은 범위의 입력 라인 레귤레이션이 가능한 1 단 자려 발진 회로로서, 부하, 전원 공급 단자, 전원공급 단자에 접속된 전력 증폭 수단, 인덕터와 커페시터로 이루어져 전력 증폭 수단에 접속된 필터, 부하를 구동하고 필터에 접속된 트랜스 수단, 트랜스 수단에 접속되고, 트랜스 수단에서 출력된 신호에서 자려 발진 주파수에 해당하는 톱니파를 형성하는 펄스 형성 수단, 부하에 접속되고, 미리 설정된 부하 전류값과 부하에서의 실제 전류값을 비교하는 오차 증폭 수단 및 펄스 형성 수단에서 형성된 톱니파 신호와 오차 증폭 수단에서의 비교 신호에 따라 자려 발진 신호의 듀티비를 조절하는 펄스 폭 변조 수단을 포함하고, 이렇게 펄스폭이 변조된 자려 발진 신호에 의해 전체 회로의 입력 라인 레귤레이션이 이루어 진다.

또, 본 발명의 자려 발진 회로에 있어서는 자려 발진 신호 자체를 이용하여 상기 펄스 형성 수단, 상기 오차 증폭수단 및 상기 펄스 폭 변조 수단으로 펄스 폭을 변조시킨다.

또, 본 발명의 자려 발진 회로에 있어서는 상기 트랜스 수단은 압전 세라믹 트랜스 또는 마그네틱 트랜스로 구성되고, 상기 압전 세라믹 트랜스 또는 마그네틱 트랜스를 구동시키기 위한 하프 브리지 증폭단 또는 풀 브리지 증폭단을 더 포함하는 것을 특징으로 한다.

또, 본 발명의 자려 발진 회로에 있어서는 상기 펄스 폭 변조 방식에서 펄스의 듀티비(Duty ratio)가 매우 좁아지는 경우, 스위칭 손실이 크게 늘어나는 것을 방지하기 위해, 상기 하프 브리지 증폭단 또는 풀 브리지 증폭단에 차지 펌프 회로를 적용한 구성으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을용이하게 실시할 수 있도록 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.

또한, 동일 부분에 대해서는 동일 부호를 부여하고 그 반복적인 설명은 생략한다.

도 3은 본 발명의 실시예에 따른 1단의 자려 발진 회로를 나타내는 블록도이다.

도 3에 있어서 입력단에는 E급 전력 증폭기(1)이 접속되고, 이 전력 증폭기(1)의 출력이 인덕터 L과 커페시터 C로 이루어진 LC필터(2)로 공급된다. 트랜스(6)은 LC필터(2)의 출력을 받아 부하(7)을 기동하기 위한 제1의 신호와 서로 직렬로 접속된 저항 R₁와 R₂를 통해 전체 회로의 자려 발진을 위한 제2의 신호를 출력한다.

펄스 형성기(4)는 저항 R₁와 R₂의 직렬 접속 점에 연결되어, 트렌스(6)의 출력 신호를 이용해 자려 발진 주파수에 해당하는 톱니파를 형성한다. 오차 증폭기(5)는 미리 설정된 부하 전류값과 부하(7)에서의 실제 전류값을 비교한 출력 전압 신호를 생성한다.

PWM 변조기(3)은 펄스 형성기(4)에서 형성된 톱니파 신호와 오차 증폭기(5)에서의 비교 신호에 따라 자려 발진 신호의 펄스폭을 변조하게 되는데, 이렇게 변조된 자려 발진 신호에 의해 전체 회로의 입력 라인 레귤레이션(Input line regulation)이 이루어 진다.

다음에, 도 3에 도시된 본 발명의 자려 발진 원리를 설명하면 다음과 같다.

일반적으로 궤환 회로에서 자려 발진이 일어나기 위해서는 바르크하우젠 기준(Barkhausen Criterion)을 만족하여야 한다. 즉, 궤환회로의 궤환 이득(Closed loop gain) A_F가

(여기서, A_O는 오픈 루프 이득이다)

이므로, 루프 이득(Loop gain) T는

가 되는데 이 루프가 발진하기 위해서는 다음과 같은 조건을 만족해야 한다.

1)

2) 전체 루프단의 위상 이동(Phase shift)이가 되어야 한다.

도 3의 본 발명에서 전체 루프 이득 T는

( 여기서: LC 필터 이득

: PCT 또는 MT 이득

: 오차 증폭기 이득

: 전력 증폭기 이득 )

와 같이 된다.

따라서 위의 발진 조건에 의해 전체 이득의 절대 크기는

루프단의 위상 이동은

와 같이 되도록 루프단을 구성해 주면 자려 발진을 하게된다.

본 발명의 입력 라인 레귤레이션(Input line regulation)을 설명하면 아래와 같다.

상술한 종래의 DC-DC 변환기를 이용한 2단의 인버터와는 달리 본 발명은 자려 발진회로의 듀티비를 조절하는 방식으로 입력 라인 레귤제이션을 하였다.

즉, 본 발명에 있어서는 도 3 에 도시한 바와 같이, 트랜스(6) 출력단에서 두 개의 신호를 얻어낸다. 제1의 출력 신호는 부하(7)에 흐르는 전류를 감지한 신호이며, 제2의 출력 신호는 전체 회로의 자려 발진 신호이다.

이렇게 얻은 두 신호 중 전류 감지 신호는 오차 증폭기(5)를 통해 설정된 부하 전류값과 비교한 출력 전압 신호를 만들고, 자려 발진 신호는 펄스 형성기(4)를 통해 자려 발진 주파수에 해당하는 톱니파를 만들게 된다.

본 발명은 이렇게 만들어진 두 신호를 펄스 폭 변조기(3)를 통해 듀티비를 조절하며, 이렇게 변조된 신호는 전체 회로의 입력 라인 레귤레이션을 수행하게 된다.

이 방식은 종래에 외부 VCO의 듀티를 제어하여 입력 라인 레귤레이션을 수행한 방식과 달리 외부 환경 요인으로 발생하게 되는 VCO와 트랜스 공진 주파수간의 불일치 현상을 방지할 수 있다.

자려 발진회로의 듀티비를 조절하여 인버터의 입력 라인 레귤레이션이 이루어지는 방식을 좀더 자세히 설명하면 아래와 같다.

즉 입력 라인 레귤레이션(Input line regulation)에 있어서 가장 낮은 입력전압값을이라 하고 가장 높은 전압값을라 하면 일반적으로 입력전압이일 때 듀티비는 50%가 된다. 그리고 입력 전압이방향으로 증가하게 되면 아래 수학식 6 및 도 4와 같이 입력 전압()에 대해 듀티비가 줄어들게 되어 입력 라인 레귤레이션이 이루어지게 된다. 도 4는 본 발명에 따른 입력 라인 레귤레이션을 설명하기 위해, 입력 전압에 따라 변하게 되는 펄스 폭의 변화를 도 3의 하프 브리지의 E급 증폭기(1)의 출력 A점에서 본 파형도이다.

(여기서: 입력 전압이일 때의 듀티비)

이때 발생하는 문제점은값이값에 비해 매우 클 때 듀티비는 매우 작아 지게 된다는 것이다.

일반적으로 입력 전압이 8V에서 듀티비를 50%로 했을 때, 입력 전압이 20V가 되면, 듀티비는 13%로 줄어들게 된다. 이렇게 듀티비가 줄어들게 되면 인버터 전력 증폭기단(Power amp.)의 스위칭 손실이 커지게 된다.

따라서, 본 발명은 자려 발진신호의 듀티비 조절을 이용해 넓은 범위위 입력라인 레귤레이션을 할 때 발생할 수 있는 스위칭 손실을 줄이기 위해 도 5 및 도 6과 같은 차지 펌프(Charge pump)회로(8)를 사용하였다. 즉, 도 5 및 도 6에 있어서는 전압 레귤레이터(9)는 입력단 V_IN및 차지 펌프 회로의 다이오드 D에 연결되어, 입력 전압에 관계없이 일정한 전압()이 커페시터 C1에 충전 되도록 해주며, 차지 펌프 회로(8)은 입력단 V_IN과 트렌지스터 Q2의 게이트와 소스단에 연결되어, 펄스 폭 변조방식 에서 펄스의 듀티비가 매우 좁아지는 경우 스위칭 손실이 크게 늘어나게 되는데 이를 방지하기 위해 하프 브리지 증폭기에 적용하여 사용한 것이다. 트렌지스터 Q1은 PWM 모듈레이터단과 트렌지스터 Q2의 게이트 단에 연결되어, PWM 출력 신호를 반전 시켜 Q2에 공급해 주기 위해 사용되었다.

도 5는 본 발명의 E급 전력 증폭기중 하나인 하프 브리지 전력 증폭기를 PCT에 적용한 도면이고, 도 6은 본 발명의 E급 전력 증폭기중 하나인 하프 브리지 전력 증폭기를 마그네틱 트랜스에 적용한 도면이다. 즉, 도 3에 있어서, 트랜스(6)을 각각 PCT(56)과 마그네틱 트랜스(66)에 적용시키고, E급 전력 증폭기(1)을 차지 펌프 회로(8)로 대체한 것이다.

이 회로를 설명하면, 먼저 트랜지스터Q1과 Q3가 온 되었을 때, 차지 펌프 회로(8)내의 다이오드 D를 통해값만큼 콘덴서C1에 충전된다. 트랜지스터Q1과 Q3가 오프될 때, 트랜지스터Q2의 게이트 전압은 콘덴서C1에 충전된 위의 전압만큼 올라가게 되어 트랜지스터Q2가 온되게 된다.

또한 트랜지스터Q2의 입력 임피던스가 매우 높기 때문에 콘덴서C1에 충전된 전압은 트랜지스터Q2가 완전히 온 될 때까지 충분히 오랫동안 유지 할 수 있으며, 이를 위해 콘덴서C1은 이 충전을 유지할 수 있을 정도로 충분히 커야 한다.

결과적으로 트랜지스터Q2의 스위칭 스피드를 매우 향상시켜 듀티비가 매우 적을 때, 심지어 듀티비가 5%이하로 줄어들더라도 스위칭 손실을 줄일 수 있게 된다.

다음에 본 발명의 전력 증폭단을 풀 브리지(Full bridge)단에 적용한 예에 대해서 설명한다.

도 7 은 본 발명의 입력 라인 레귤레이션을 설명하기 위해, 입력 전압에 따라 변하게 되는 펄스 폭의 변화를 풀 브리지단 출력에서 본 파형도이다. 도 8 및 9에서 D, D`, C1, C1`, Q1, Q1`, Q2, Q2`, 8, 8`의 역할은 각각 도 5 및 6의 D, C1, Q1, Q2, 8의 역할과 같다.

도 8은 본 발명의 E급 전력 증폭기중 하나인 풀 브리지 전력 증폭기를 PCT에 적용한 도면이며, 도 9는 본 발명의 E급 전력 증폭기중 하나인 풀 브리지 전력 증폭기를 마그네틱 트랜스에 적용한 도면이다.

즉, 도 5 및 도 6의 차지 펌프 회로(8)를 적용한 하프 브리지단을 풀 브리지단으로 구성한 것이다.

전력 증폭기단을 풀 브리지로 구현하였을 때, 입력 라인 레귤레이션을 위한 듀티 비의 제어는 도 5 및 도 6의 하프 브리지 방식과 동일하다. 왜냐하면, 제어하고자 하는 듀티비는 수학식 6에서 보는 것과 같이, 입력 전압의 절대 크기의 비에 비례하기 때문이다.

전력 증폭기단을 풀 브리지로 하였을 경우 장점은 PCT(56)나 마그네틱 트랜스(66)의 승압비가 하프 브리지의 절반정도로 설계하여도 같은 출력 파워를 얻을 수 있다는 것이다.

따라서, PCT(56) 또는 마그네틱 트랜스(66)의 전체 부피를 줄일 수 있으므로, 전체 인버터를 더욱 소형 박형화 할 수 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

상술한 바와 같이, 본 발명의 자려 발진 회로에 의하면 외부 환경 요인에 의해 발생할 수 있는 주파수 불일치 현상을 방지 할 수 있으며, 입력 전압이 넓은 범위에서 변화하여도 부가적인 변환기단이 없이 스위칭 손실을 줄이면서 출력 부하에서 일정한 전압, 전류를 얻을 수 있다.

또한, 전력 증폭기 단을 하프 브리지뿐만 아니라 풀 브리지에도 적용하여 PCT 또는 마그네틱 트랜스의 승압비를 절반 정도로 낮출 수 있게 하였다. 따라서 PCT 및 마그네틱 트랜스의 부피를 줄여, 전체 인버터를 더욱 소형, 박형화 할 수 있다.

Claims (6)

1. 넓은 범위의 입력 라인 레귤레이션(Input line regulation)이 가능한 1 단 자려 발진 회로로서,

   부하,

   전원 공급 단자,

   상기 전원 공급 단자에 접속된 전력 증폭 수단,

   인덕터와 커페시터로 이루어지고, 상기 전력 증폭 수단에 접속된 필터,

   상기 부하를 구동하고, 상기 필터에 접속된 트랜스 수단,

   상기 트랜스 수단에 접속되고, 상기 트랜스 수단에서 출력된 신호에서 자려 발진 주파수에 해당하는 톱니파를 형성하는 펄스 형성 수단,

   상기 부하에 접속되고, 미리 설정된 부하 전류값과 부하에서의 실제 전류값을 비교하는 오차 증폭 수단 및

   상기 펄스 형성 수단에서 형성된 톱니파 신호와 상기 오차 증폭 수단에서의 비교 신호를 이용해 자려 발진 신호 자체의 듀티비를 변화시키는 펄스 폭 변조 수단을 포함하고,

   상기 자려 발진 신호에 의해 전체 회로의 입력 라인 레귤레이션이 되는 것을 특징으로 하는 자려 발진 회로.
2. 제 1항에 있어서,

   상기 자려 발진 신호 자체를 이용하여 상기 펄스 형성 수단, 상기 오차 증폭수단 및 상기 펄스 폭 변조 수단으로 펄스 폭을 변조하는 것을 특징으로 하는 자려 발진 회로.
3. 제 1항에 있어서,

   상기 트랜스 수단은 압전 세라믹 트랜스 또는 마그네틱 트랜스로 구성되고,

   상기 압전 세라믹 트랜스 또는 마그네틱 트랜스를 구동시키기 위한 하프 브리지 증폭단을 더 포함하는 것을 특징으로 하는 자려 발진 회로.
4. 제 3항에 있어서,

   상기 펄스 폭 변조 방식에서 펄스의 듀티비가 매우 좁아지는 경우, 스위칭 손실이 크게 늘어나는 것을 방지하기 위해, 상기 하프 브리지 증폭단에 차지 펌프 회로를 적용한 것을 특징으로 하는 자려 발진 회로.
5. 제 1항에 있어서,

   상기 트랜스 수단은 압전 세라믹 트랜스 또는 마그네틱 트랜스로 구성되고,

   상기 압전 트랜스 또는 상기 마그네틱 트랜스를 구동하고, 또한 상기 압전 트랜스 또는 상기 마그네틱 트랜스의 승압비를 작게 하여 각각의 트랜스의 크기를 감소시키는 풀 브리지 증폭단을 더 포함하는 것을 특징으로 하는 자려 발진 회로.
6. 제 5항에 있어서,

   상기 펄스 폭 변조 방식에서 펄스의 듀티비가 매우 좁아지는 경우, 스위칭 손실이 크게 늘어나는 것을 방지하기 위해, 상기 풀 브리지 증폭단에 차지 펌프 회로를 적용한 것을 특징으로 하는 자려 발진 회로.