KR20010083271A - Burn-in test module of semiconductor package - Google Patents

Burn-in test module of semiconductor package Download PDF

Info

Publication number
KR20010083271A
KR20010083271A KR1020000006168A KR20000006168A KR20010083271A KR 20010083271 A KR20010083271 A KR 20010083271A KR 1020000006168 A KR1020000006168 A KR 1020000006168A KR 20000006168 A KR20000006168 A KR 20000006168A KR 20010083271 A KR20010083271 A KR 20010083271A
Authority
KR
South Korea
Prior art keywords
tray
semiconductor package
burn
test
pocket
Prior art date
Application number
KR1020000006168A
Other languages
Korean (ko)
Inventor
이풍연
김건우
황이성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000006168A priority Critical patent/KR20010083271A/en
Publication of KR20010083271A publication Critical patent/KR20010083271A/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01BSOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B27/00Clod-crushers
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01BSOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B27/00Clod-crushers
    • A01B27/005Clod-crushers comprising roller-type tools moving on the ground

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Soil Sciences (AREA)
  • Environmental Sciences (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

PURPOSE: A burn-in test module of a semiconductor package is provided to increase integration of the semiconductor package and to improve a speed at which the semiconductor package is mounted in the burn-in test module, by making a tray having the semiconductor package inserted into the burn-in test module in a process for testing a defect of the semiconductor package. CONSTITUTION: Package pockets(111) in which a completed semiconductor package(200) is loaded, are installed on an upper surface of a tray(110), separated at a predetermined interval and having a matrix arrangement structure. An insertion hole(112) into which a lead(210) of the semiconductor package is inserted is formed on a bottom surface of the package pocket. A multilayered circuit pattern connected to the insertion hole is formed on a lower surface of the package pocket. A plurality of pockets into which the tray is inserted are formed on an upper surface of a main board(120). A connection pad(122) inserted into a slot of a burn-in test chamber for testing the semiconductor package is formed in a portion of the main board. Connection patterns to which a test signal is applied, are formed in the connection pad, having a predetermined interval. A multilayered circuit pattern electrically connected to the connection pattern is formed on a lower surface of the pockets. A burn-in test module of the semiconductor package includes the tray and the main board.

Description

반도체 패키지의 번인 테스트 모듈{Burn-in test module of semiconductor package}Burn-in test module of semiconductor package

본 발명은 반도체 패키지의 번인 테스트 모듈에 관한 것으로, 더욱 상세하게는 제조 공정이 완료된 반도체 패키지와 전기적으로 연결되는 회로패턴이 형성된 트레이를 번인 보드에 삽입하여 신뢰성 테스트를 수행함으로써 테스트를 수행받는 반도체 패키지의 집적도를 향상시킨 반도체 패키지의 번인 테스트 모듈에 관한 것이다.The present invention relates to a burn-in test module of a semiconductor package, and more particularly, a semiconductor package to be tested by inserting a tray having a circuit pattern electrically connected to a semiconductor package having a manufacturing process to a burn-in board and performing a reliability test. The present invention relates to a burn-in test module of a semiconductor package having improved integration.

일반적으로 반도체 패키지는 제조공정이 완료된 제품의 신뢰성을 확인하기 위하여 각종 신뢰성 테스트를 거치게 된다. 신뢰성 테스트는 반도체 패키지의 모든 입출력 단자를 테스트 신호 발생회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 전기적 특성 테스트와, 반도체 패키지의 전원 입력 단자 등 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결함 발생 여부를 체크하는 번인 테스트(burn-in test)가 있다.In general, the semiconductor package is subjected to various reliability tests to confirm the reliability of the finished product. Reliability test consists of an electrical characteristic test that tests all the input and output terminals of the semiconductor package with the test signal generating circuit for normal operation and disconnection, and connects the input and output terminals such as the power input terminal of the semiconductor package with the test signal generating circuit for normal operating conditions. There is a burn-in test that checks the lifetime and defects of semiconductor packages by applying stress at higher temperatures, voltages and currents.

번인 테스트 장치는 조립공정이 완료된 반도체 패키지 대부분이 1000 시간내에 불량을 발생할 확률이 가장 많기 때문에, 1000 시간 내에 발생할 불량 반도체 패키지를 좀더 빠르게 알기 위해 각 반도체 패키지의 특성에 맞게 설계된 번인 보드의 소켓(socket)에 반도체 패키지를 삽입하여 반도체 패키지에 여러가지 신호와 스트레스 전압 및 높은 온도를 가하는 등의 각종 방법을 적용하여 초기불량 반도체 패키지를 스크린하기 위한 시험장치이다.The burn-in test apparatus is most likely to fail within 1000 hours since most of the semiconductor packages that have been assembled are most likely to fail.So, the burn-in sockets of burn-in boards designed to suit the characteristics of each semiconductor package can be used to quickly identify the defective semiconductor packages that will occur within 1000 hours. ) Is a test apparatus for screening an initial defective semiconductor package by applying various methods such as applying various signals, stress voltage, and high temperature to the semiconductor package by inserting the semiconductor package into the semiconductor package.

종래의 번인 테스트 모듈은 메인 보드의 상부면에 반도체 패키지가 수납되는 복수개의 소켓이 삽입 설치되며, 소켓의 소켓리드는 메인 보드에 형성된 회로패턴에 의해 전기적으로 연결된다. 그리고 메인 보드의 일측에는 번인 테스트 장치의 챔버(chamber)의 슬롯에 삽입되는 접속패드가 형성된다.In the conventional burn-in test module, a plurality of sockets into which a semiconductor package is accommodated is inserted into and installed on an upper surface of the main board, and the socket leads of the socket are electrically connected by a circuit pattern formed on the main board. And one side of the main board is formed with a connection pad is inserted into the slot of the chamber (chamber) of the burn-in test device.

이러한 번인 테스트 모듈의 소켓에 제조 공정이 완료된 반도체 패키지가 삽입되면, 번인 테스트 모듈은 DC 테스트를 수행받은 후 번인 테스트 장치의 챔버에 수납되며, 메인 보드에 형성된 회로 패턴을 통하여 테스트 신호가 반도체 패키지에 전달된다.When the semiconductor package having the manufacturing process is completed is inserted into the socket of the burn-in test module, the burn-in test module is received in the chamber of the burn-in test apparatus after performing the DC test, and the test signal is transferred to the semiconductor package through the circuit pattern formed on the main board. Delivered.

따라서, 번인 테스트 모듈의 소켓에 수납되는 반도체 패키지에 테스트 신호를 각각 인가하기 위해서는 메인 보드에 형성된 회로 패턴이 복수개의 소켓의 소켓리드와 모두 연결되어야 한다.Therefore, in order to apply the test signals to the semiconductor packages stored in the sockets of the burn-in test module, the circuit patterns formed on the main board must be connected to the socket leads of the plurality of sockets.

즉, 종래의 번인 테스트 모듈은 복수개의 소켓에 삽입되는 각각의 반도체 패키지에 테스트 신호가 전달되도록 메인 보드의 상부면에 회로 패턴을 구성하여 제작한 것이기 때문에, 각각의 소켓이 차지하는 비율이 높아서 번인 테스트 모듈에 삽입되는 반도체 패키지의 집적도가 낮아지고, 이에 따라 번인 테스트 장치의 챔버의 생산성이 저하되는 문제점이 발생한다.That is, the conventional burn-in test module is manufactured by constructing a circuit pattern on the upper surface of the main board so that a test signal is transmitted to each semiconductor package inserted into a plurality of sockets. The integration degree of the semiconductor package inserted into the module is lowered, and thus, the productivity of the chamber of the burn-in test apparatus is lowered.

한편, 제조 공정이 완료된 반도체 패키지는 트레이에 수납되어 각각의 테스트 공정으로 이송되며, 테스트 공정으로 이송된 트레이에 수납된 반도체 패키지는 하나씩 번인 보드의 소켓에 삽입된 후 테스트 공정을 수행하게 된다.Meanwhile, the semiconductor package in which the manufacturing process is completed is stored in a tray and transferred to each test process, and the semiconductor packages stored in the tray transferred to the test process are inserted into sockets of the burn-in board one by one and then perform the test process.

이처럼, 반도체 패키지를 트레이에 수납하여 각각의 테스트 공정으로 이송하고, 테스트 공정으로 이송된 반도체 패키지를 트레이에서 하나씩 흡착하여 번인 테스트 모듈에 수납하여야 하기 때문에, 테스트 공정 진행시간이 지연되고 반도체 패키지의 잦은 이/삽입으로 인하여 반도체 패키지가 긁히거나 외부 리드가 휘는 문제점이 발생한다.In this way, the semiconductor package should be stored in the tray and transferred to each test process, and the semiconductor packages transferred to the test process should be absorbed one by one from the tray and stored in the burn-in test module. This / insertion causes a problem that the semiconductor package is scratched or the external lead is bent.

따라서, 본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 번인 테스트 모듈의 메인 보드 상에 반도체 패키지를 수납하여 이송하는 트레이가 삽입되는 포켓을 형성하고, 테스트 신호가 트레이에 수납된 반도체 패키지에 인가되도록 회로패턴을 다층으로 형성하여 번인 테스트 모듈에 삽입되는 반도체 패키지의 집적도를 향상시키는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to form a pocket into which a tray for storing and transferring a semiconductor package is inserted on a main board of a burn-in test module, and a test signal is stored in the tray. The circuit pattern is formed in multiple layers so as to be applied to the semiconductor package, thereby improving the integration degree of the semiconductor package inserted into the burn-in test module.

본 발명의 다른 목적은 후술될 본 발명의 상세한 설명으로부터 명확해질 것이다.Other objects of the present invention will become apparent from the following detailed description of the invention.

도 1은 본 발명에 적용되는 번인 테스트 시스템의 구성을 개략적으로 나타낸 블록도.1 is a block diagram schematically showing the configuration of a burn-in test system applied to the present invention.

도 2는 본 발명에 의한 번인 테스트 모듈을 나타낸 사시도.Figure 2 is a perspective view showing a burn-in test module according to the present invention.

도 3은 도 2의 Ⅲ-Ⅲ선을 절개한 단면도.3 is a cross-sectional view taken along line III-III of FIG. 2;

이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 패키지의 번인 테스트 모듈은 상부면에 제조공정이 완료된 반도체 패키지가 수납되는 패키지 포켓들이 매트릭스 배열 구조로써 소정간격 이격되어 설치되고, 패키지 포켓의 바닥면에 반도체 패키지의 리드가 삽입되는 삽입홀이 형성되며, 패키지 포켓의 하부면에 삽입홀과 연결되는 회로패턴이 다층으로 형성된 트레이와, 상부면에 트레이가 삽입되는 포켓들이 다수개 형성되고, 일측에 반도체 패키지를 테스트하는 번인 테스트 챔버의 슬롯에 삽입되는 접속패드가 형성되며, 접속패드에는 소정의 간격을 두고 테스트 신호가 인가되는 연결패턴이 형성되고, 포켓들의 하부면에는 연결패턴과 전기적으로 연결된 회로패턴이 다층으로 형성된 메인 보드를 포함한다.The burn-in test module of the semiconductor package according to the present invention for achieving the above object is installed on the top surface of the package pocket in which the semiconductor package has been completed the manufacturing process spaced apart by a predetermined interval in a matrix arrangement structure, the bottom surface of the package pocket An insertion hole into which a lead of the semiconductor package is inserted is formed, a tray having a multilayered circuit pattern connected to the insertion hole is formed in a lower surface of the package pocket, and a plurality of pockets in which the tray is inserted into the upper surface are formed, and a semiconductor is formed at one side. A connection pad is inserted into a slot of a burn-in test chamber for testing a package. A connection pattern for applying a test signal is formed on the connection pad at predetermined intervals, and a circuit pattern electrically connected to the connection pattern on the lower surfaces of the pockets. It includes the main board formed in multiple layers.

이하, 본 발명에 의한 번인 테스트 모듈을 첨부된 도 1 및 도 3을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the burn-in test module according to the present invention will be described in detail with reference to FIGS. 1 and 3.

반도체 패키지의 수명 및 결함여부를 테스트하는 번인 테스트 시스템은 도 1에 도시된 바와 같이, 전체 시스템을 관리하는 서버(1)와, 서버(1)와 통신라인(2)을 통해 온라인되어 반도체 패키지(200: 도 2 참조)에 열적·전기적 스트레스를 가하여 초기불량을 테스트하는 번인 테스트 챔버들(3)과, 서버(1)와 통신라인(2)을 통해 온라인되어 메인 보드(110: 도 2 참조)에 반도체 패키지(200)가 수납된 트레이(120: 도 2 참조)를 삽입하거나 번인 테스트 챔버들(3)의 번인 테스트 결과에 따라 트레이(120)를 메인 보드(110)로부터 추출하여 분류하는 쏘터들(4)과, 번인 테스트 모듈(100)을 적재하여 번인 테스트 챔버(3)로 이송하는 AGV(Automatic guided vehicle: 이하, 'AGV'라 함)(5)와, AGV(5)의 이동을 제어하는 AGV 컨트롤러(6)를 포함한다.Burn-in test system for testing the life and defect of the semiconductor package, as shown in Figure 1, the server (1) managing the entire system, the server 1 and the online via the communication line (2) the semiconductor package ( 200: burn-in test chambers 3 for testing initial failure by applying thermal and electrical stress to the main board 110 and the main board 110 (see FIG. 2) online through the server 1 and the communication line 2. Sorters for inserting the tray 120 (see FIG. 2) in which the semiconductor package 200 is accommodated or extracting and sorting the tray 120 from the main board 110 according to a burn-in test result of the burn-in test chambers 3. (4), and control the movement of the AGV (Automatic Guided Vehicle (hereinafter referred to as "AGV") 5), which loads the burn-in test module 100 and transports it to the burn-in test chamber (3). It includes an AGV controller (6).

상술된 번인 테스트 시스템에서 반도체 패키지를 테스트하기 위해서는, 반도체 패키지가 번인 테스트 모듈(100)에 실장되어 공급되어야 한다.In order to test the semiconductor package in the burn-in test system described above, the semiconductor package must be mounted and supplied to the burn-in test module 100.

본 발명에 의한 번인 테스트 모듈(100)은 도 2 및 도 3에 상세히 도시되어 있는바, 이를 참조하여 설명하기로 한다.Burn-in test module 100 according to the present invention is shown in detail in Figures 2 and 3, will be described with reference to this.

번인 테스트 모듈(100)은 제조 공정이 완료된 반도체 패키지(200)를 수납하는 트레이(110)와, 트레이(110)가 삽입되는 메인 보드(120)를 구비한다.The burn-in test module 100 includes a tray 110 for receiving a semiconductor package 200 in which a manufacturing process is completed, and a main board 120 into which the tray 110 is inserted.

트레이(110)의 상부면에는 반도체 패키지(200)가 수납되는 소정 깊이의 패키지 포켓(111)이 매트릭스 배열 구조로써 소정간격 이격되어 형성되며, 패키지 포켓(111)의 저면에는 반도체 패키지(200)의 리드(210)가 삽입되는 삽입홀(112)이 형성된다.A package pocket 111 having a predetermined depth in which the semiconductor package 200 is accommodated is formed on the upper surface of the tray 110 at a predetermined interval with a matrix arrangement structure, and a bottom surface of the package pocket 111 of the semiconductor package 200 is formed. An insertion hole 112 into which the lead 210 is inserted is formed.

또한, 트레이(110)의 상부면에 형성된 패키지 포켓(111)의 하부면에는 삽입홀(112)에 삽입된 반도체 패키지(200)의 리드(210)와 전기적으로 연결되는 회로패턴(도시 안됨)이 다층으로 형성되며, 트레이(110)의 저면에는 다층으로 형성된 회로패턴과 연결되는 볼 형상의 연결패드(113)가 형성된다.In addition, a circuit pattern (not shown) electrically connected to the lead 210 of the semiconductor package 200 inserted into the insertion hole 112 is formed on the lower surface of the package pocket 111 formed on the upper surface of the tray 110. It is formed in a multi-layer, the bottom surface of the tray 110 is formed with a ball-shaped connection pad 113 is connected to the circuit pattern formed in a multi-layer.

한편, 메인 보드(120)의 상부면에는 트레이(110)가 수납되는 소정 깊이의 트레이 포켓(121)이 소정간격 이격되어 형성되며, 메인 보드(120)의 일측에는 번인테스트 챔버(3)의 슬롯에 삽입되는 접속패드(122)가 형성되고, 이 접속패드(122)에는 소정의 간격의 두고 연결패턴(123)이 형성된다.Meanwhile, a tray pocket 121 having a predetermined depth in which the tray 110 is accommodated is formed on the upper surface of the main board 120 at predetermined intervals, and on one side of the main board 120, a slot of the burn-in test chamber 3 is provided. Connection pads 122 are inserted into the connection pads, and connection pads 123 are formed in the connection pads 122 at predetermined intervals.

또한, 메인 보드(120)의 상부면에 형성된 트레이 포켓(121)의 하부면에는 반도체 패키지(200)를 테스트하기 위한 신호가 인가되는 회로패턴(124)이 다층으로 형성되는데, 이 회로패턴(124)은 접속패드(122)에 형성된 연결패턴(123)과 연결된다.In addition, a circuit pattern 124 to which a signal for testing the semiconductor package 200 is applied is formed in a multilayer on the lower surface of the tray pocket 121 formed on the upper surface of the main board 120. ) Is connected to the connection pattern 123 formed on the connection pad 122.

또한, 트레이 포켓(121)의 바닥면에는 트레이(110)의 저면에 형성된 연결패드(113)와 대응하는 연결패드(125)가 형성되고, 이 연결패드(125)는 트레이(110)의 저면에 형성된 연결패드(113)와 접촉하여 트레이 포켓(121)의 하부면에 다층으로 형성된 회로패턴(124)으로 인가되는 테스트 신호를 트레이(110)로 전달한다.In addition, a connection pad 125 corresponding to the connection pad 113 formed on the bottom surface of the tray 110 is formed on the bottom surface of the tray pocket 121, and the connection pad 125 is formed on the bottom surface of the tray 110. The test signal applied to the circuit pattern 124 formed in multiple layers on the lower surface of the tray pocket 121 is transmitted to the tray 110 in contact with the formed connection pad 113.

또한, 트레이 포켓(121)의 바닥면 중 연결패드(125)가 형성되지 않은 양측면에는 길이방향을 따라 소정 높이의 지지바(126)가 형성되는데, 이 지지바(126)는 트레이 포켓(121)에 삽입되는 트레이(110)를 지지하여 트레이(110) 저면에 형성된 연결패드(113)와 트레이 포켓(121)의 바닥면에 형성된 연결패드(125)가 도 3에 도시된 바와 같이 소정간격 이격된 상태를 유지하도록 한다. 이때, 지지바(126)는 탄성재질로 형성되는 것이 바람직하다.In addition, on both sides of the bottom surface of the tray pocket 121 in which the connection pad 125 is not formed, support bars 126 having a predetermined height are formed along the length direction, and the support bars 126 are tray pockets 121. The connection pads 113 formed on the bottom surface of the tray 110 and the connection pads 125 formed on the bottom surface of the tray pocket 121 are supported by the tray 110 inserted into the tray 110 so as to be spaced apart from each other by a predetermined interval. Keep your status. At this time, the support bar 126 is preferably formed of an elastic material.

여기서, 지지바(126)는 다른 실시예로 트레이 포켓(121)에 삽입되는 트레이(110)의 저면 중 연결패드(113)가 형성되지 않은 양단에 형성될 수도 있으며, 또 다른 실시예가 존재할 수도 있다.Here, the support bar 126 may be formed at both ends of the bottom surface of the tray 110 inserted into the tray pocket 121, in which the connection pad 113 is not formed, and another embodiment may exist. .

또한, 트레이(110)에 수납된 반도체 패키지(200)에 테스트 신호를 인가하기위해서는 소정간격 이격된 상태를 유지하는 트레이 포켓(121)의 바닥면에 형성된 연결패드(125)와 트레이(110)의 저면에 형성된 연결패드(113)를 접촉시켜야 한다.In addition, in order to apply a test signal to the semiconductor package 200 accommodated in the tray 110, the connection pads 125 and the tray 110 formed on the bottom surface of the tray pocket 121 may be spaced apart from each other. The connection pad 113 formed on the bottom should be in contact.

이를 위해 클램프가 구성될 수 있으며, 클램프의 일예로써 도 2 및 도 3에 도시된 바와 같이 접속패드(122)가 형성된 메인 보드(120)의 일측의 길이와 동일한 길이를 가지며, 양끝단이 절곡된 형상을 갖는 클램프(130)가 구성될 수 있다. 이 클램프(130)는 트레이 포켓(121)에 트레이(110)가 삽입된 후, 메인 보드(120)의 상부면에서 트레이(110)를 밀착하도록 양끝단에 각각 끼워진다.To this end, a clamp may be configured. As an example of the clamp, the clamp may have a length equal to the length of one side of the main board 120 on which the connection pad 122 is formed, and both ends are bent. Clamp 130 having a shape may be configured. After the tray 110 is inserted into the tray pocket 121, the clamps 130 are fitted at both ends to closely contact the tray 110 at the upper surface of the main board 120.

여기서, 클램프(130)는 클립형태로 메인 보드(120)에 끼워져서 트레이 포켓(121)과 트레이(110)에 형성된 각각의 연결패드(125,113)를 접촉시키지만, 여러가지 다른 실시예가 존재할 수 있다.Here, the clamp 130 is fitted to the main board 120 in the form of a clip to contact the tray pocket 121 and the respective connection pads 125 and 113 formed on the tray 110, but there may be various other embodiments.

이와 같이 구성된 번인 테스트 모듈의 동작을 간단히 살펴보면 다음과 같다.The operation of the burn-in test module configured as described above is as follows.

제조 공정이 완료된 반도체 패키지(200)는 트레이(110)에 수납되어 각각의 테스트 공정으로 이송되는데, 트레이(110)가 번인 테스트 공정으로 이송되면 쏘터들(4)은 트레이(110)를 메인 보드(120)의 트레이 포켓(121)에 삽입한다. 트레이 포켓(121)에 삽입된 트레이(110)는 지지바(126)에 의해서 트레이 포켓(121)의 바닥면으로부터 소정간격 이격된다.The semiconductor package 200 in which the manufacturing process is completed is stored in the tray 110 and transferred to each test process. When the tray 110 is transferred to the burn-in test process, the shooters 4 move the tray 110 to the main board ( It is inserted into the tray pocket 121 of 120. The tray 110 inserted into the tray pocket 121 is spaced apart from the bottom surface of the tray pocket 121 by the support bar 126.

트레이 포켓(121)에 트레이(110)가 삽입되면, 클램프(130)가 메인 보드(120)의 상부면에서 트레이(110)의 양끝단과 접촉하도록 각각 끼워지면서 트레이(110)를 밀착한다. 이에 따라 트레이(110)를 지지하는 탄성재질의 지지바(126)에 탄성변형이 일어나고, 트레이(110)의 저면에 형성된 연결패드(113)와 트레이 포켓(121)의바닥면에 형성된 연결패드(125)가 접촉된다.When the tray 110 is inserted into the tray pocket 121, the clamps 130 are fitted into contact with both ends of the tray 110 on the upper surface of the main board 120, thereby closely contacting the tray 110. Accordingly, elastic deformation occurs in the support bar 126 of the elastic material supporting the tray 110, and the connection pad 113 formed on the bottom of the tray 110 and the connection pad formed on the bottom surface of the tray pocket 121 ( 125) is contacted.

이후, AGV(5)는 AGV 컨트롤러(6)의 제어를 받아 번인 테스트 모듈(100)을 적재하여 번인 테스트 챔버(3)로 이송하고, 적재된 번인 테스트 모듈(100)은 번인 테스트 챔버(3)에 로딩되어 번인 테스트가 수행된다.Subsequently, the AGV 5 receives the burn-in test module 100 under the control of the AGV controller 6 and transfers the burn-in test module 100 to the burn-in test chamber 3, and the loaded burn-in test module 100 is the burn-in test chamber 3. It is loaded in and burn-in test is performed.

이때, 메인 보드(120)의 접속패드(122)가 번인 테스트 챔버(3)의 슬롯에 삽입되어 번인 테스트 모듈(100)과 번인 테스트 챔버(3)는 전기적으로 연결되고, 서버(1)에서 반도체 패키지(200)를 테스트하기 위하여 전송하는 테스트 신호는 접속패드(122)에 형성된 연결패턴(123)을 통하여 메인 보드(120)에 다층으로 형성된 회로패턴(124)으로 인가된다. 회로패턴(124)으로 인가된 테스트 신호는 트레이 포켓(121)의 바닥면에 형성된 연결패드(125)와 접촉된 트레이(110)의 저면에 형성된 연결패드(113)를 통하여 트레이(110)에 다층으로 형성된 회로패턴으로 인가되고, 회로패턴으로 인가된 테스트 신호는 각각의 패키지 포켓(111)에 수납된 반도체 패키지(200)의 리드(210)에 전달된다.At this time, the connection pad 122 of the main board 120 is inserted into a slot of the burn-in test chamber 3 so that the burn-in test module 100 and the burn-in test chamber 3 are electrically connected to each other. The test signal transmitted to test the package 200 is applied to the circuit pattern 124 formed in multiple layers on the main board 120 through the connection pattern 123 formed on the connection pad 122. The test signal applied to the circuit pattern 124 is multi-layered on the tray 110 through the connection pad 113 formed on the bottom surface of the tray 110 in contact with the connection pad 125 formed on the bottom surface of the tray pocket 121. The test signal applied to the circuit pattern formed by the circuit pattern and applied to the circuit pattern is transmitted to the lead 210 of the semiconductor package 200 accommodated in each package pocket 111.

이와 같이 전달된 테스트 신호에 따라 반도체 패키지(200)의 초기불량을 체크하고, 그 결과에 대한 출력신호는 다시 서버(1)로 전송된다.The initial defect of the semiconductor package 200 is checked according to the test signal transmitted as described above, and the output signal for the result is transmitted to the server 1 again.

종래의 경우, 트레이에 형성된 포켓에 수납되어 번인 테스트 공정으로 이송된 반도체 패키지는 번인 테스트 모듈에 형성된 소켓에 하나씩 삽입된다. 반도체 패키지를 테스트하기 위한 테스트 신호는 반도체 패키지가 수납된 각각의 소켓에 인가되어야 하며, 이를 위해 번인 테스트 모듈의 메인 보드 상에는 각각의 소켓의 소켓리드와 전기적으로 연결되는 회로패턴이 형성되어야 한다. 따라서, 회로패턴을포함한 소켓이 차지하는 비율이 높아져서 번인 테스트 모듈에 실장하는 반도체 패키지의 집적도가 낮아진다.In the related art, semiconductor packages received in a pocket formed in a tray and transferred to a burn-in test process are inserted one by one into a socket formed in the burn-in test module. The test signal for testing the semiconductor package should be applied to each socket in which the semiconductor package is received. For this purpose, a circuit pattern electrically connected to the socket lead of each socket should be formed on the main board of the burn-in test module. Therefore, the ratio of the socket including the circuit pattern is increased, thereby decreasing the integration degree of the semiconductor package mounted on the burn-in test module.

그러나, 본 발명의 경우, 반도체 패키지(200)가 수납되는 패키지 포켓(111)이 형성된 트레이(110)에는 반도체 패키지(200)의 리드(210)와 전기적으로 연결된 회로패턴이 다층으로 형성되고, 메인 보드(120)에는 반도체 패키지(200)를 수납하는 트레이(110)가 삽입되도록 트레이 포켓(121)이 형성된다. 또한, 메인 보드(120)에 형성된 회로패턴(124)에 인가되는 테스트 신호는 트레이 포켓(121)의 바닥면과 트레이(110)의 저면에 형성되어 접촉되는 연결패드(125,113)를 통하여 반도체 패키지(200)에 전달된다.However, in the present invention, a circuit pattern electrically connected to the lead 210 of the semiconductor package 200 is formed in a multilayer in the tray 110 in which the package pocket 111 in which the semiconductor package 200 is accommodated is formed. The tray 120 is formed in the board 120 so that the tray 110 for accommodating the semiconductor package 200 is inserted therein. In addition, the test signal applied to the circuit pattern 124 formed on the main board 120 may be formed on the bottom surface of the tray pocket 121 and the bottom surface of the tray 110 through the connection pads 125 and 113 contacting the semiconductor package ( 200).

따라서, 번인 테스트 모듈(100)에 다층으로 회로패턴이 형성된 트레이(110)가 삽입되고, 테스트 신호가 접점 접촉 방식으로 트레이(110)에 수납된 반도체 패키지(200)에 전달되기 때문에, 번인 테스트 모듈(100)에 실장되는 반도체 패키지(200)의 집적도가 높아진다.Therefore, since the tray 110 having a circuit pattern formed in multiple layers is inserted into the burn-in test module 100, and the test signal is transmitted to the semiconductor package 200 stored in the tray 110 in a contact contact manner, the burn-in test module The degree of integration of the semiconductor package 200 mounted on the 100 is increased.

이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 패키지의 번인 테스트 모듈은 상부면에 반도체 패키지의 리드와 전기적으로 연결되는 다중 회로패턴이 형성된 트레이가 삽입되는 포켓들이 형성되고, 포켓들의 하부면에 서버로부터 인가되는 테스트 신호를 트레이에 인가하기 위한 회로패턴이 다층으로 형성된다.As described above, the burn-in test module of the semiconductor package according to the present invention has pockets in which a tray having a multi-circuit pattern electrically connected to a lead of the semiconductor package is inserted into an upper surface thereof, and pockets are inserted into the lower surface of the pocket from the server. A circuit pattern for applying the applied test signal to the tray is formed in multiple layers.

그러면, 반도체 패키지의 결함여부를 테스트하는 공정을 수행할 때 반도체 패키지가 수납된 트레이가 번인 테스트 모듈에 삽입되기 때문에, 반도체 패키지의집적도가 높아져서 번인 테스트 장치의 생산성이 향상되고, 반도체 패키지를 번인 테스트 모듈에 실장하는 속도가 향상된다.Then, when performing the process of testing whether the semiconductor package is defective, the tray containing the semiconductor package is inserted into the burn-in test module, so that the density of the semiconductor package is increased, thereby improving the productivity of the burn-in test apparatus and burn-in the semiconductor package. The speed of mounting to the module is improved.

또한, 번인 테스트 모듈에 형성된 트레이 포켓에서 트레이를 이/삽입하는 것이 용이하기 때문에 번인 테스트 모듈의 유지 보수가 용이하다.In addition, since it is easy to insert / insert a tray from a tray pocket formed in the burn-in test module, maintenance of the burn-in test module is easy.

또한, 반도체 패키지를 수납하여 이송하는 트레이를 번인 테스트 모듈에 실장하기 때문에 분해없이 다른 테스트 공정에 적용할 수 있으며, 작업성, 작업시간과 효율 및 파손의 위험이 격감된다.In addition, since the tray for storing and transferring the semiconductor package is mounted in the burn-in test module, it can be applied to other test processes without disassembly, and workability, work time, efficiency and risk of damage are reduced.

Claims (3)

상부면에 제조공정이 완료된 반도체 패키지가 수납되는 패키지 포켓들이 매트릭스 배열 구조로써 소정간격 이격되어 설치되고, 상기 패키지 포켓의 바닥면에 상기 반도체 패키지의 리드가 삽입되는 삽입홀이 형성되며, 상기 패키지 포켓의 하부면에 상기 삽입홀과 연결되는 회로패턴이 다층으로 형성된 트레이와;Package pockets in which the semiconductor package, which has been manufactured in the manufacturing process is completed, are accommodated on the upper surface thereof and are spaced apart by a predetermined interval in a matrix arrangement structure, and insertion holes through which the leads of the semiconductor package are inserted are formed in the bottom surface of the package pocket. A tray having a multi-layered circuit pattern connected to the insertion hole at a lower surface of the tray; 상부면에 상기 트레이가 삽입되는 포켓들이 다수개 형성되고, 일측에 상기 반도체 패키지를 테스트하는 번인 테스트 챔버의 슬롯에 삽입되는 접속패드가 형성되며, 상기 접속패드에는 소정의 간격을 두고 테스트 신호가 인가되는 연결패턴이 형성되고, 상기 포켓들의 하부면에는 상기 연결패턴과 전기적으로 연결된 회로패턴이 다층으로 형성된 메인 보드를 포함하는 것을 특징으로 하는 반도체 패키지의 번인 테스트 모듈.A plurality of pockets into which the tray is inserted is formed on an upper surface thereof, and connection pads are inserted into slots of a burn-in test chamber for testing the semiconductor package on one side thereof, and test signals are applied to the connection pads at predetermined intervals. The connection pattern is formed, the burn-in test module of the semiconductor package, characterized in that the lower surface of the pocket includes a main board formed in a multi-layer circuit pattern electrically connected with the connection pattern. 제 1 항에 있어서,The method of claim 1, 상기 트레이의 저면과 상기 트레이 포켓의 바닥면에는 상기 테스트 신호를 상기 반도체 패키지로 인가하기 위한 연결패드가 대응되어 각각 형성되며, 상기 트레이 포켓의 바닥면 양측면에는 상기 연결패드를 소정간격 이격시키는 탄성재질의 지지바가 형성되는 것을 특징으로 하는 반도체 패키지의 번인 테스트 모듈.Connection pads for applying the test signal to the semiconductor package are respectively formed on the bottom surface of the tray and the bottom surface of the tray pocket, and an elastic material spaced apart from each other by predetermined distances on both sides of the bottom surface of the tray pocket. Burn-in test module of the semiconductor package, characterized in that the support bar is formed. 제 2 항에 있어서,The method of claim 2, 상기 번인 테스트 모듈은 상기 지지바의 탄성변형을 일으켜서 상기 트레이 저면에 형성된 연결패드와 상기 트레이 포켓의 바닥면에 형성된 연결패드를 접촉시키기 위하여 상기 트레이 포켓에 삽입된 상기 트레이의 양끝단을 각각 밀착하는 클램프를 구비하는 것을 특징으로 하는 반도체 패키지의 번인 테스트 모듈.The burn-in test module causes the elastic deformation of the support bar to closely contact both ends of the tray inserted in the tray pocket to contact the connection pad formed on the bottom surface of the tray and the connection pad formed on the bottom surface of the tray pocket. Burn-in test module of a semiconductor package, characterized in that it comprises a clamp.
KR1020000006168A 2000-02-10 2000-02-10 Burn-in test module of semiconductor package KR20010083271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000006168A KR20010083271A (en) 2000-02-10 2000-02-10 Burn-in test module of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006168A KR20010083271A (en) 2000-02-10 2000-02-10 Burn-in test module of semiconductor package

Publications (1)

Publication Number Publication Date
KR20010083271A true KR20010083271A (en) 2001-09-01

Family

ID=19645229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006168A KR20010083271A (en) 2000-02-10 2000-02-10 Burn-in test module of semiconductor package

Country Status (1)

Country Link
KR (1) KR20010083271A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9451691B2 (en) 2013-09-13 2016-09-20 Samsung Electronics Co., Ltd. Array printed circuit board, method of replacing defective single printed circuit board of the same, and method of manufacturing electronic apparatus using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9451691B2 (en) 2013-09-13 2016-09-20 Samsung Electronics Co., Ltd. Array printed circuit board, method of replacing defective single printed circuit board of the same, and method of manufacturing electronic apparatus using the same

Similar Documents

Publication Publication Date Title
US5517036A (en) Tape carrier, and test apparatus for the same
US3830956A (en) Multilayer printed circuit board with test pads
KR102215404B1 (en) Intermediate connection member and inspection apparatus
KR19990064101A (en) Semiconductor device test equipment
US6133745A (en) Socket type module test apparatus and socket for the same
KR200215511Y1 (en) Socket, circuit board and sub-circuit board for integrated circuit device
KR20000017430A (en) Method for testing electronic components and testing apparatus for electronic components
KR20120065790A (en) Method and equipment for testing semiconductor apparatus simultaneously and continuously
US6593763B2 (en) Module test socket for test adapters
CN212749137U (en) Test apparatus with configurable probe fixture
US7208968B2 (en) Test system for testing integrated chips and an adapter element for a test system
CN101946313A (en) Probe wafer, probe device, and testing system
US20010043075A1 (en) Apparatus for inspecting IC wafer
JP2002122631A (en) Component holder for test device and component holder system
KR100186795B1 (en) Structure of ic device interface unit
KR20010083271A (en) Burn-in test module of semiconductor package
US5694049A (en) Socketless burn-in board
US6323666B1 (en) Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler
US10816594B2 (en) Apparatus for testing a signal speed of a semiconductor package and method of manufacturing a semiconductor package
KR19990058717A (en) Inspection board with expansion board
US20040196061A1 (en) Socket or adapter device for semiconductor devices, method for testing semiconductor devices, and system comprising at least one socket or adapter device
CN211979135U (en) Solid-state relay aging board device
KR200202519Y1 (en) Socket board for test socket
KR20120104013A (en) Probe card
KR100307201B1 (en) System for test semiconductor component

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination