KR20010076688A

KR20010076688A - 비디오 디코딩 장치 및 방법

Info

Publication number: KR20010076688A
Application number: KR1020000004016A
Authority: KR
Inventors: 김응태
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 2000-01-27
Filing date: 2000-01-27
Publication date: 2001-08-16
Also published as: KR100359824B1

Abstract

디지털 비디오 전송 분야의 표준안인 엠펙-2(MPEG-2) 디코딩 칩의 외부 메모리 감축을 위한 비디오 디코딩 장치 및 방법에 관한 것으로서, 특히 50% 이상의 메모리 감축율을 얻으며, 한 개의 HD급 영상을 처리할 수 있는 메모리만 가지고도 두 개 이상의 HD급 영상 및 여러 종류의 다양한 SD급 영상을 동시에 한 화면에 디스플레이 할 수 있게 된다. 또한, 추가적인 하드웨어의 부담없이 두 개의 HD급 비디오 신호들은 한 화면에 수평방향으로 1/2 해상도로 디스플레이 가능하게 된다. 특히, 업 샘플링과 다운 샘플링 매트릭스를 통한 풀 해상도 움직임 보상을 통해서 저 해상도의 화질을 매우 좋게 유지할 수 있게 된다.

Description

비디오 디코딩 장치 및 방법{Apparatus for decoding video and method for the same}

본 발명은 디지털 텔레비전(DTV) 또는 디지털 화상회의 시스템 응용 분야에 관한 것으로서, 특히 디지털 비디오 전송 분야의 표준안인 엠펙-2(MPEG-2) 디코딩 칩의 외부 메모리 감축을 위한 비디오 디코딩 장치 및 방법에 관한 것이다.

최근 DTV 방송에 대한 관심이 높아지고 있으며, 고화질의 선명한 화면을 가정에서 TV 수신기로 볼 수 있도록 비디오 데이터를 압축하여 송신하고자 하는 노력이 기울여지고 있다. 비디오 신호를 압축하기 위하여 사용되는 알고리즘으로는 MPEG-2가 주로 사용된다.

이러한 알고리즘 덕분에 기존에 다루기조차 힘들었던 고화질의 디지털 데이터를 일반 방송 채널로 전송하여 가정에서 즐길 수 있도록 하려는 연구가 계속되고 있다. 따라서, 디지털 TV 수신기는 이렇게 압축되어 수신된 데이터를 원래의 고화질의 비디오 데이터로 복원하여야 하는 MPEG-2 비디오 디코더가 필요하다.

도 1은 종래의 MPEG 디코딩 시스템의 구성 블록도로서, 트랜스포트 디코더(100)는 한 채널에 포함된 다수의 프로그램들 중 원하는 한 프로그램을 선택하여 패킷화되어 있는 오디오와 비디오 비트스트림을 분리한 후 분리된 비디오 비트 스트림은 버퍼(101)를 통해 가변 길이 디코더(Variable Length Decoder ; VLD)(102)로 출력한다. 상기 VLD(102)는 비디오 비트스트림을 가변길이 디코딩하여움직임 벡터, 양자화 값, DCT(Discrete Cosine Transform) 계수로 분리한 후 움직임 벡터(MV)는 움직임 보상부(106)로 출력하고, 양자화 값 및 DCT 계수는 역양자화(Inverse Quantizer ; IQ)부(103)로 출력한다. 이때, 상기 DCT 계수는 지그-재그 스캔 방식 또는 택일 스캔(Alternate scan) 방식으로 코딩되어 있으므로 IQ부(103)는 이를 라스터 스캔(Raster Scan) 방식으로 역스캔한 후 역스캔된 DCT 계수를 양자화 값에 따라 역 양자화하여 역 이산 여현 변환(Inverse Discrete Cosine Transform ; IDCT)부(104)로 출력한다. 상기 IDCT부(104)는 MPEG-2 비디오 신택스에 맞게 8x8 블록 단위로 역 양자화된 DCT 계수를 IDCT하여 가산기(105)로 출력한다.

한편, 상기 VLD(102)에서 출력되는 움직임 벡터는 움직임 보상부(106)로 출력되고, 상기 움직임 보상부(106)는 상기 움직임 벡터와 메모리(108)에 저장된 이전 프레임을 이용하여 현재의 픽셀값에 대한 움직임 보상을 수행한 후 가산기(105)로 출력한다.

상기 가산기(105)는 IDCT된 값과 움직임 보상된 값을 더하여 최종 픽셀값인 완전한 영상으로 복원한 후 비디오 디스플레이 처리부(Video display processor ; VDP)(109)로 출력한다. 상기 VDP(109)는 픽쳐 타입에 따라 데이터를 재배열하여 출력하기도 하고 그대로 출력하기도 한다.

여기서, Intra-picture(I-픽쳐)의 경우는 IQ/IDCT한 결과가 바로 메모리(108)에 저장되고, predictive picture(P-픽쳐)나 bidirectional picture(B-픽쳐)의 경우는 움직임 보상된 데이터와 IDCT된 결과가 가산기(105)에서 더해진 후메모리(108)에 저장된다.

즉, MPEG-2를 기본으로 하고 있는 비디오 디코더 시스템은 외부 메모리(108)를 사용하는데, 상기 외부 메모리(108)는 비트 스트림을 일시 저장하기 위한 버퍼와 2개 이상의 프레임 메모리로 구성된다. 그리고, 상기 프레임 메모리는 통상 다이나믹 램(DRAM)을 사용한다. 특히, 비디오 디코더의 경우 상기 외부 메모리(108)의 역할은 비디오 디코딩을 위한 비트 스트림의 쓰기와 읽기, 움직임 보상을 위하여 필요한 데이터의 읽기, 디코딩된 데이터의 쓰기 및 디스플레이될 데이터의 읽기로 크게 나누어질 수 있으며, 메모리 인터페이스(107)를 통해 데이터를 주고받는다.

그러나, MPEG-2 MP@HL의 비디오 데이터를 디코딩하기 위해서는 사용되는 메모리의 크기와 데이터의 전송 속도도 그만큼 빨라져야 하기 때문이다. 또한, MPEG-2 표준 규격안에서 MP@HL 모드를 지원하기 위해서는 약 10Mbits의 비트-버퍼 사이즈가 요구되고, 최대 허용 비트 레이트(bit rate)가 약 80Mbit/s에 이른다. 이로 인해, 기존의 16Mbits DRAM을 기반으로 하는 MPEG-2 비디오 디코더의 경우 약 96∼128Mbits의 외부 메모리를 필요로 한다. 이는 메모리의 가격 상승을 의미한다.

그러므로, 제품 및 소비자 응용에 있어서 가격 경쟁력을 갖기 위해서는 고 가격의 메모리를 줄이면서 좋은 화질을 유지할 수 있는 필요성이 대두된다. 또한, 각종 OSD(On Screen Display) 및 다양한 서비스를 제공하고 있는 추세에 비추어 앞으로는 추가적인 메모리의 증가가 필연적이다.

예를 들면, 최근에 MPEG-2와 같은 비디오 압축 복원 시스템의 경우 여러 종류의 비디오 신호를 멀티 디코딩하여 동시에 디스플레이함으로써, 다양한 서비스를 제공하고 있다. 이런 경우 한정된 메모리에 여러 개의 비디오 신호를 디코딩할 수 있어야 한다.

결국 메모리의 한계성, 가격, 및 데이터 버스의 밴드폭(bandwidth)을 고려해볼 때 비디오 디코딩 칩에 고화질 화상 신호의 손실을 최소로 하는 효과적인 메모리 감축 장치가 필요하며, 이를 위해 여러 가지 방법이 제안되어 있다.

즉, 기존의 비디오 디코딩 칩에 내재하여 있는 메모리 감축 알고리즘들을 살펴보면 50% 감축율을 갖는 ADPCM(Adaptive Differential Pulse Coded Modulation) 방식을 제안하거나, 75% 감축율을 갖는 VQ(Vector Quantization) 등을 이용하여 공간적인 중복성을 없애는 방식들을 제안하고 있다. 또한, DCT 주파수 영역에서 필터링/다운-샘플링(filtering/down-sampling) 방식들을 통한 압축 방식도 제안하고 있다.

그러나, 상기된 ADPCM 방식의 경우는 메모리 내에 압축된 코드가 저장되므로 바로 비디오 디스플레이 장치를 이용해서 디스플레이가 힘들다. 즉, 압축된 코드를 다시 복원하기 위한 장치가 추가되어야 한다.

이와 달리, 원 칩의 디코더로 들어온 HD급 신호들을 동시에 디스플레이하기 위한 방법으로 다운 컨버젼 알고리즘을 이용하여 한 화면에 두 개의 HD급 영상을 디스플레이하거나 하나의 HD급 영상에 여러 개의 SD급 영상을 디스플레이하기 위한 방식이 필요하다. 이를 위해 좋은 화질과 빠른 처리속도를 갖는 알고리즘 및 하드웨어(H/W) 설계가 필요하다.

본 발명의 목적은 메모리 감축 및 좋은 화질을 유지하면서 여러 개의 HD급 및 SD급을 한 화면에 디스플레이하기 위한 비디오 디코딩 장치 및 방법을 제공함에 있다.

도 1은 일반적인 비디오 디코딩 장치의 구성 블록도

도 2는 본 발명에 따른 비디오 디코딩 장치의 구성 블록도

도 3은 도 2의 상세 블록도

도 4는 도 3의 8x4 IDCT부의 처리 과정을 보인 도면

도 5는 도 2의 업/다운 샘플링을 통한 움직임 보상 과정을 보인 블록도

도 6은 본 발명의 다운 샘플링 및 IDCT 과정을 보인 도면

도 7은 본 발명의 업 샘플링 및 IDCT 과정을 보인 도면

도 8은 본 발명의 업 샘플링을 통한 움직임 보상시 픽셀 구조를 보인 도면

도 9a, 도 9b는 다양한 디스플레이 모드의 예를 보인 도면

도면의 주요부분에 대한 부호의 설명

201 : 버퍼 202 : VLD

203 : IQ부 204 : IDCT부

205 : 가산기 206 : 업 샘플링부

207 : 움직임 보상부 208 : 다운 샘플링부

209 : 메모리 인터페이스 210 : 메모리

211 : 수평 업 샘플 필터 212 : 비디오 디스플레이 프로세서

상기와 같은 목적을 달성하기 위한 본 발명에 따른 비디오 디코딩 장치는, 입력되는 비트스트림을 다시 감축하는 압축 모드이면 역양자화된 데이터에 대해 수평 방향으로 고주파수 성분을 1/L만큼 제거한 후 8xM(M=8/L) IDCT를 수행하는 IDCT부와, 상기 IDCT된 데이터 또는 상기 IDCT된 데이터와 움직임 보상된 데이터의 가산 결과를 저장하는 메모리와, 상기 메모리로부터 리드된 기준 픽쳐를 수평 방향으로 업 샘플링하는 수평 업 샘플링부와, 상기 수평 업 샘플링부에서 수평 방향으로 업 샘플링된 픽쳐에 대해 VLD로부터 출력되는 풀 해상도의 움직임 벡터를 사용하여 움직임 보상을 수행하는 움직임 보상부와, 상기 움직임 보상부에서 움직임 보상된 데이터를 수평 방향으로 다운 샘플링한 후 상기 IDCT된 데이터와 더하여 메모리에 다시 저장하는 수평 다운 샘플링부와, 디스플레이 모드에 따라 상기 메모리에 저장된 데이터를 리드하여 디스플레이 장치로 출력하는 비디오 디스플레이 처리부를 포함하여 구성되는 것을 특징으로 한다.

상기 수평 다운 샘플링부는 DCT 기저들로 이루어진 매트릭스를 이용하여 8x8블록을 8x4 블록으로 변환하는 것을 특징으로 한다.

상기 수평 업 샘플링부는 DCT 기저들로 이루어진 매트릭스를 이용하여 8x4블록을 8x8 블록으로 변환하는 것을 특징으로 한다.

상기 비디오 디스플레이 처리부는 감축된 영상을 다시 원하는 해상도로 높이길 원할 경우 메모리로부터 읽은 데이터에 대해 수평방향으로 업 샘플링 필터링하는 업 샘플링 필터가 더 구비되는 것을 특징으로 한다.

본 발명에 따른 비디오 디코딩 방법은, 입력되는 비트스트림을 다시 감축하는 압축 모드이면 역양자화된 8x8 DCT 계수에 대해 수평 방향으로 고주파수 성분을 제거한 후 8x4 IDCT를 수행하고, 상기 압축 모드에서 움직임 보상시 풀 해상도 움직임 벡터를 사용하는 경우 움직임 보상전에 수평 업 샘플링 과정이 수행되고, 움직임 보상 후에 수평 다운 샘플링 과정이 수행되는 것을 특징으로 한다.

본 발명은 고화질로 부호화된 두 개 이상의 HD급 비디오 신호나 HD급 및 여러 개 SD급의 비디오 신호를 한정된 메모리와 하나의 비디오 디코딩 칩만 사용하여 한 화면에 디스플레이하는데 있다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 50% 메모리 감축용 다운 컨버젼을 갖는 MPEG-2 비디오 디코더에 대한 구성 블록도로서, 압축 모드인 경우 8x4 IDCT를 수행하는 IDCT부(204), 움직임 보상부(207) 전단에 구비되어 메모리(210)로부터 읽어 온 데이터를수평 방향으로 업 샘플링하는 수평 업 샘플링부(206), 움직임 보상된 데이터를 다시 수평 방향으로 다운 샘플링하여 가산기(205)로 출력하는 수평 다운 샘플링부(208)가 상기된 도 1에 더 포함되어 구성된다.

도 3은 도 2의 다운 컨버젼 부분을 좀더 상세하게 도시한 구성 블록도로서, 압축 모드일 때와 정상 모드일 때가 구분되어 동작한다. 이러한 동작은 제어 신호(COMP)가 각 스위칭부(204-1,206-2,208-1)의 스위칭을 절환시킴에 의해 이루어진다.

즉, 정상 모드(COMP=0)일 때는 8x8 IDCT부(204-2)가 스위칭부(204-1)를 통해 선택되고, 메모리(210)에 저장된 데이터는 스위칭부(206-2)를 통해 움직임 보상부(207)로 바로 출력되며, 움직임 보상된 데이터는 스위칭부(208-1)를 통해 바로 가산기(205)로 출력된다.

한편, 압축 모드(COMP=1)일 때는 8x4 IDCT부(204-3)가 스위칭부(204-1)를 통해 선택되고, 메모리(210)에 저장된 데이터는 업 샘플링부(206-1)에서 업 샘플링된 후 스위칭부(206-2)를 통해 움직임 보상부(207)로 출력되며, 움직임 보상된 데이터는 스위칭부(208-1)를 통해 다운 샘플링부(208-2)로 입력되어 다운 샘플링된 후 가산기(205)로 출력된다.

여기서, 설명의 편의상 한 화면에 HD급 영상을 두 개 이상 또는, HD급 및 SD급 영상을 다수개 동시에 디스플레이하기 위하여 입력되는 비트스트림을 다시 감축하는 경우를 압축 모드라 하고, HD급 영상 하나만을 정상적으로 디스플레이하기 위하여 입력되는 비트스트림을 디코딩만 하는 경우를 정상 모드라 칭한다.

이때, 8x4 IDCT부(204-3)의 동작을 살펴보면, 압축모드(COMP=1) 인 경우 도 4와 같이 8x8 IDCT 계수들 중 수평 방향으로 고주파수 성분에 해당하는 DCT계수들(X(IJ), I=1,...,8, J=5,...,8)를 제거한 나머지 8x4 DCT 계수들에 대해서만 IDCT한다. 결국, 저주파수 성분들만을 복원하게 되는데 이는 영상내 선명도, 즉 영상의 상세(detail)한 에지나 텍스트등에 대한 정보를 잃게 된다. 그러나, 일반적으로 자연계 영상들은 대부분 저주파수 영역에 대한 신호들로 응집되어 있으므로 영상 화질을 크게 해치지는 않게 된다. 그러므로, 8x4 IDCT한 결과는 영상에 대해 저주파수 대역 필터를 쓴 효과를 나타내며, 최종적으로 외부 메모리(210)에 저장되는 영상의 크기는 반으로 줄어든다. 결국 이를 통해 50%의 메모리 감축율을 얻을 수 있다.

또한, 정상 모드(COMP=0)인 경우는 도 1의 기존 MPEG-2 비디오 디코더와 같이 풀 해상도 영상을 디코딩하게 된다. 즉, 8x8 IDCT(204-2)에서 8x8 IDCT 계수들에 대해 8x8 IDCT를 수행한다.

한편, MPEG-2 비디오 디코더의 경우 비디오 인코더에서 움직임 보상된 프레임을 얻기 위해서 풀 해상도(full resolution)의 움직임 벡터(MV)를 사용하여 이전 프레임으로부터 현재 프레임의 블록을 재생한다.

그러므로, 본 발명에서는 움직임 보상시에 화질을 높이기 위해 수평방향의 움직임 벡터를 스케일링 다운(scaling down) 하기보다는 풀 해상도의 움직임 벡터를 사용한다.

그리고, 압축 모드시 메모리(210)에는 수평방향으로 1/2 해상도를 갖는 픽처가 저장되므로 이를 원래의 해상도로 높이기 위해서는 업 샘플링 과정이 필요하다. 또한, 움직임 보상 후에 얻어진 원래 해상도를 다시 1/2 해상도로 줄이기 위해서다운 샘플링 과정이 요구된다. 즉, 압축 모드시 메모리(210)에 저장된 데이터는 업 샘플링부(206-1)에서 수평 방향으로 업 샘플링된 후 스위칭부(206-2)를 통해 움직임 보상부(207)로 출력되고, 움직임 보상된 데이터는 다시 스위칭부(208-1)를 통해 다운 샘플링부(208-2)로 입력되어 수평 방향으로 다운 샘플링된 후 가산기(205)로 출력된다.

도 5는 압축 모드시 동작하는 움직임 보상 방식을 나타낸다. 즉, 어드레스 발생부(500)는 움직임 보상에 필요한 기준 프레임을 메모리(307)로부터 읽어오기 위해 움직임 벡터와 필드 선택 신호에 따라 기준 메모리(210)의 리드 어드레스를 발생한다. 그리고, 수평 업 샘플링부(206)의 수평 업 샘플링 필터는 상기 리드 어드레스의 기준 픽셀들을 메모리(210)로부터 읽어 와 수평 방향으로 업 샘플링한 후 움직임 보상부(207)로 출력하여 하프 펠 보간(half-pel interpolation)을 한다. 상기 하프 펠 보간된 데이터는 다시 수평 다운 샘플링부(208)의 다운 샘플링 필터로 입력되어 수평 방향으로 다운 샘플링된다.

이때, 수평 업 샘플링부(206)의 업 샘플링 필터와 수평 다운 샘플링부(208)의 다운 샘플링 필터의 성질에 따라 화질이 크게 좌우된다.

본 발명에서 사용된 업 샘플링/다운 샘플링 필터 방식은 DCT 기저들로 구성되어진 매트릭스들을 사용한다.

상기 매트릭스들을 설명하기 전에 먼저, DCT의 성질을 기술한다.

즉, 8x8 2-D(Dimension) DCT 경우는 하기의 수학식 1과 같이 표현된다.

여기서, f는 8x8 영상 블록을 나타내고, F는 f에 대해 DCT한 계수 블록을 나타내며, C₈은 8x8 DCT 기저 매트릭스(matrix)를 나타낸다.

8x8 2-D IDCT 경우는 하기의 수학식 2와 같이 표현된다.

8x4 2-D IDCT 경우는 하기의 수학식 3과 같이 표현된다.

여기서,이고, C₄는 4x4 DCT 기저 매트릭스를 나타낸다.

이때, 상기 수학식 3에 수학식 1을 첨가하여 풀면 다음의 수학식 4와 같다.

여기서 P₄=는 8x4 차원(dimension)을 다운 샘플링 매트릭스로 정의하고, 8x8 블록을 8x4 블록으로 변환시켜준다. 도 6은 DCT 영역에서의 다운 샘플링과정을 도시하고 있다.

한편, 업 샘플링 방식은 상기의 역변환으로 8x4 블록을 8x8 블록으로 다음의 식을 이용하여 변환한다. 이에 대한 DCT 영역에서의 과정을 도 7에 도시하였다.

즉, 상기 수학식 3으로부터 8x4 2-D DCT는 다음의 수학식 5와 같이 얻을 수 있다.

그리고, 상기 수학식 2을 이용해서 8x8 2-D IDCT한 결과는 다음의 수학식 6과 같이 얻을 수 있다.

결국 상기 수학식 6은 다음의 수학식 7과 같은 관계식으로 표현된다.

또한, 상기 수학식 7은 상기 수학식 4의 역변환으로부터 다음의 수학식 8과 같이 얻을 수 있다.

여기서, Q₄는 P₄의 의사-인버스(pseudo-inverse) 변환으로,이다.

이때,

인 관계를 이용하면 상기 수학식 8은 다음의 수학식 9를 만족한다.

상기 수학식 7은 수평 업 샘플링부(206)에서 메모리(210)에 저장되어 있는 1/2 해상도 영상을 블록 단위로 업 샘플링하는 과정을 나타낸다.

즉, 상기 수평 업 샘플링부(206)는 상기의 업 샘플링 매트릭스를 이용하여 원래 해상도에 맞는 매크로 블록을 재생한 후 움직임 보상 블록을 얻는다. 이때, 수평방향으로 하프 펠 보간(half-pel interpolation)이 존재하거나 풀 해상도(full-resolution) 움직임 벡터(MV)가 8의 배수로 떨어지지 않을 경우, 도 8에서 보는 바와 같이 수평방향으로 Nx4 단위의 3개 블록을 가져온다. N은 움직임 보상되는 블록의 수직 방향의 길이를 나타낸다. 만약, 수직 방향으로 하프 펠 정밀도(half-pel precision)가 사용시 (N+1)x4 단위의 블록을 메모리(210)에서 가져온다. 그 후 3개의 블록들에 대해서 상기 수학식 7에 유도된 바와 같이 업 샘플링 매트릭스를 이용하여 풀 해상도 블록을 복원한다. 그 후에 움직임 보상부(207)에서풀 해상도 움직임 벡터에 해당하는 영역에 대해서 하프 펠 보간하여 우리가 원하는 움직임 보상된 블록을 구한다.

이렇게 움직임 보상된 Nx16 크기의 블록을 도 3에서 보는 바와 같이 8x4 IDCT한 결과와 더하기 위해 수평 다운 샘플링부(208)에서 다시 다운 샘플링 과정을 거친다. 즉, 상기 수학식 4의 다운 샘플링 매트릭스를 이용하여 Nx16 크기의 블록을 Nx8 크기의 블록으로 변환한다. 이렇게 얻어진 블록은 도 3의 MB 가산기(205)를 통해서 다시 메모리(210)에 저장된다.

그리고, 메모리(210)의 축소된 해상도 픽쳐(reduced-resolution picture)들은 다양한 디스플레이 모드에 따라 VDP(212)를 거쳐서 화면에 나타난다. 특히 여러 가지 비디오 소스에 대한 멀티 디코딩시 한정된 메모리로도 두 개이상의 HD급 신호를 얻을 수 있다. 또한, 외부 입력(external input)을 통해서 들어오는 HD/SD급 신호들과 결합하여 다양한 형태의 화면을 도 9에서 보는 바와 같이 구성할 수 있게 된다. 이때, 감축된 영상을 다시 풀 해상도로 복원하기 원하면 수평 업 샘플 필터(211)에서 수평방향으로 업 샘플링 필터링을 한 후 VDP(212)로 출력한다. 여기서, 업 샘플링 필터링의 정도에 따라 복원되는 화면의 크기가 달라질 수 있다.

그리고, 메모리(210)의 용량에 따라 한 화면에 디스플레이될 수 있는 HD급 및 SD급의 화면 수가 달라질 수 있다.

또한, 상기된 다운 샘플링 및 업 샘플링 과정을 수직 방향에 대해서도 적용하면 75% 메모리 감축율의 효과를 얻을 수 있으며, 이때는 한 화면에 디스플레이할 수 있는 HD급 및 SD급의 화면 수가 더욱 늘어난다.

한편, 축소된 해상도 픽쳐로부터 풀 해상도 픽쳐를 얻기 위한 업 샘플링 필터(211)의 경우는 움직임 보상 방식에서 사용된 수평 업 샘플링부(206)와 달리 n-탭 FIR 필터나 IIR 필터등의 여러 형태로 구현 가능하다. 이때, 성능이 좋은 필터를 사용함으로써 화질의 선명도를 높일 수 있다.

이와 같이 본 발명은 디지털 TV나 비디오 화상 회의 등의 응용 분야에 필수적인 기술로서 디지털 비디오 전송분야의 표준안인 MPEG-2 HDTV MP@HL 디코더 칩에 적용할 수 있으며, 또한 멀티 디코딩이나 한 화면에 여러 개의 비디오를 수신 및 화면 처리할 수 있는 고 성능 비디오 디코더 및 타 회사의 디지털 TV와의 기술 경쟁력 강화 등의 큰 효과를 얻을 수 있다.

이상에서와 같이 본 발명에 따른 비디오 디코딩 장치 및 방법에 의하면, 다운 컨버젼 알고리즘을 이용해서 50% 메모리 감축율을 얻으며, 한 개의 HD급 영상을 처리하기 위한 메모리만 가지고도 두 개 이상의 HD급 영상 및 여러 종류의 다양한 SD급 영상을 동시에 한 화면에 디스플레이 할 수 있게 된다. 또한, 추가적인 하드웨어의 부담없이 두 개의 HD급 비디오 신호들은 한 화면에 수평방향으로 1/2 해상도로 디스플레이 가능하게 된다. 특히, 업 샘플링과 다운 샘플링 매트릭스를 통한 풀 해상도 움직임 보상을 통해서 저 해상도의 화질을 매우 좋게 유지할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims

입력되는 비디오 비트스트림을 가변 길이 디코딩(VLD)한 후 역양자화(IQ) 과정, 역 이산 코사인 변환(IDCT) 과정, 및 움직임 보상(MC) 과정을 거쳐 원래 화면의 픽셀 값으로 복원하는 비디오 디코딩 장치에 있어서,

입력되는 비트스트림을 다시 감축하는 압축 모드이면 역양자화된 데이터에 대해 수평 방향으로 고주파수 성분을 1/L만큼 제거한 후 8xM(M=8/L) IDCT를 수행하는 IDCT부;

상기 IDCT된 데이터 또는 상기 IDCT된 데이터와 움직임 보상된 데이터의 가산 결과를 저장하는 메모리;

상기 메모리로부터 리드된 기준 픽쳐를 수평 방향으로 업 샘플링하는 수평 업 샘플링부;

상기 수평 업 샘플링부에서 수평 방향으로 업 샘플링된 픽쳐에 대해 VLD로부터 출력되는 풀 해상도의 움직임 벡터를 사용하여 움직임 보상을 수행하는 움직임 보상부;

상기 움직임 보상부에서 움직임 보상된 데이터를 수평 방향으로 다운 샘플링한 후 상기 IDCT된 데이터와 더하여 메모리에 다시 저장하는 수평 다운 샘플링부; 그리고

디스플레이 모드에 따라 상기 메모리에 저장된 데이터를 리드하여 디스플레이 장치로 출력하는 비디오 디스플레이 처리부를 포함하여 구성되는 것을 특징으로하는 비디오 디코딩 장치.
제 1 항에 있어서, 상기 수평 다운 샘플링부는

DCT 기저들로 이루어진 매트릭스를 이용하여 8x8블록을 8x4 블록으로 변환하는 것을 특징으로 하는 비디오 디코딩 장치.
제 1 항에 있어서, 상기 수평 업 샘플링부는

DCT 기저들로 이루어진 매트릭스를 이용하여 8x4 블록을 8x8 블록으로 변환하는 것을 특징으로 하는 비디오 디코딩 장치.
제 1 항에 있어서, 상기 수평 업 샘플링부는

수평방향으로 하프 펠 보간이 존재하거나 풀 해상도 움직임 벡터가 8의 배수로 떨어지지 않을 경우, 수평방향으로 Nx4 단위의 3개 블록(여기서, N은 움직임 보상되는 블록의 수직 방향의 길이)을 메모리로부터 읽어 와 수평 방향으로 업 샘플링한 후 움직임 보상에 이용하는 것을 특징으로 하는 비디오 디코딩 장치.
제 1 항에 있어서, 상기 수평 업 샘플링부는

수직 방향으로 하프 펠 정밀도가 사용시 (N+1)x4 단위의 블록(여기서, N은 움직임 보상되는 블록의 수직 방향의 길이)을 메모리로부터 읽어 와 수평 방향으로 업 샘플링한 후 움직임 보상에 이용하는 것을 특징으로 하는 비디오 디코딩 장치.
제 1 항에 있어서, 상기 비디오 디스플레이 처리부는

감축된 영상을 다시 원하는 해상도로 높이길 원할 경우 메모리로부터 읽은 데이터에 대해 수평방향으로 업 샘플링 필터링하는 업 샘플링 필터가 더 구비되는 것을 특징으로 하는 비디오 디코딩 장치.
입력되는 비디오 비트스트림을 가변 길이 디코딩(VLD)한 후 역양자화(IQ) 과정, 역 이산 코사인 변환(IDCT) 과정, 및 움직임 보상(MC) 과정을 거쳐 원래 화면의 픽셀 값으로 복원하는 비디오 디코딩 방법에 있어서,

입력되는 비트스트림을 다시 감축하는 압축 모드이면 역양자화된 8x8 DCT 계수에 대해 수평 방향으로 고주파수 성분을 제거한 후 8x4 IDCT를 수행하는 단계가 포함되어 이루어지는 것을 특징으로 하는 비디오 디코딩 방법.
제 7 항에 있어서,

상기 압축 모드에서 움직임 보상시 풀 해상도 움직임 벡터를 사용하는 경우 움직임 보상 전에 수평 방향의 업 샘플링 과정이 수행되고, 움직임 보상 후에 수평 방향의 다운 샘플링 과정이 수행되는 것을 특징으로 하는 비디오 디코딩 방법.
제 8 항에 있어서, 상기 수평 다운 샘플링 과정은

다음의 매트릭스를 적용하여 8x8블록을 8x4 블록으로 변환하는 것을 특징으로 하는 비디오 디코딩 방법.

여기서, P₄=는 8x4 차원을 다운 샘플링 매트릭스로 정의하고, f는 8x8 영상 블록을, C₈은 8x8 DCT 기저 매트릭스를 나타내며,이고, C₄는 4x4 DCT 기저 매트릭스를 나타냄.
제 8 항에 있어서, 상기 수평 업 샘플링 과정은

다음의 매트릭스를 적용하여 8x4 블록을 8x8 블록으로 변환하는 것을 특징으로 하는 비디오 디코딩 방법.

여기서, Q₄는 P₄의 의사-인버스 변환임.