KR20010073400A - an electrode for breakdown voltage measurement of silicon on insulator wafer and a measurement method thereof - Google Patents
an electrode for breakdown voltage measurement of silicon on insulator wafer and a measurement method thereof Download PDFInfo
- Publication number
- KR20010073400A KR20010073400A KR1020000001760A KR20000001760A KR20010073400A KR 20010073400 A KR20010073400 A KR 20010073400A KR 1020000001760 A KR1020000001760 A KR 1020000001760A KR 20000001760 A KR20000001760 A KR 20000001760A KR 20010073400 A KR20010073400 A KR 20010073400A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- breakdown voltage
- film
- gate insulating
- silicon
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
본 발명은 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극에 관한 것으로서, 좀 더 상세하게는 실리콘 이중막 웨이퍼의 품질 평가를 위하여 게이트 절연막의 절연 파괴 전압 측정에 사용할 수 있는 전극 구조에 관한 것이다.The present invention relates to an electrode for measuring the dielectric breakdown voltage of a silicon double layer wafer, and more particularly, to an electrode structure that can be used for measuring the dielectric breakdown voltage of a gate insulating film for quality evaluation of a silicon double layer wafer.
그러면 도면을 참고로 하여 종래의 기술에 따른 절연 파괴 전압 측정용 전극의 구조에 대하여 설명한다.Next, the structure of the dielectric breakdown voltage measuring electrode according to the related art will be described with reference to the accompanying drawings.
도 1은 실리콘 단일막 웨이퍼의 절연 파괴 전압 측정용 전극의 단면도이다.1 is a cross-sectional view of an electrode for dielectric breakdown voltage measurement of a silicon single film wafer.
실리콘(silicon) 기판(101) 위에 게이트 절연막(102)이 형성되어 있고 게이트 절연막(102) 위에 절연 파괴 전압 측정용 전극(103)이 형성되어 있다. 기판(101)의 아래 면에는 계측기(도시하지 않음)로 연결되는 도선(105)이 연결되어 있고, 측정용 전극(103)에는 계측기로 연결되는 탐침(probe)(104)이 접촉되어 있다.The gate insulating film 102 is formed on the silicon substrate 101, and the electrode 103 for insulating breakdown voltage measurement is formed on the gate insulating film 102. A conductive line 105 connected to a measuring instrument (not shown) is connected to the lower surface of the substrate 101, and a probe 104 connected to the measuring instrument 103 is in contact with the measuring electrode 103.
이러한 구조의 절연 파괴 전압 측정용 전극에서는 탐침(104)과 도선(105)을 통하여 측정용 전극(103)과 실리콘 기판(101) 사이에 전압차를 인가하여 게이트 절연막(102)의 절연 파괴가 일어나는 전압차를 측정한다.In the dielectric breakdown voltage measuring electrode having such a structure, a voltage difference is applied between the measuring electrode 103 and the silicon substrate 101 through the probe 104 and the conductive wire 105 to cause dielectric breakdown of the gate insulating film 102. Measure the voltage difference.
그러나 소자의 전기적 안정성을 얻기 위하여 웨이퍼의 내부에 두꺼운 산화막을 형성하여 웨이퍼의 앞면과 뒷면을 전기적으로 절연시킨 실리콘 이중막 웨이퍼의 경우에는 도 1과 같은 구조로는 게이트 절연막의 절연 파괴 전압 측정이 불가능하다. 이 경우에는 금속 산화막 전계 효과 트랜지스터(MOSFET: metal oxide field effect transistor)를 형성하여 절연 파괴 전압을 측정한다.However, in the case of a silicon double film wafer in which a thick oxide film is formed inside the wafer to electrically insulate the front and back surfaces of the wafer to obtain electrical stability of the device, the structure of the dielectric breakdown voltage of the gate insulating film cannot be measured with the structure shown in FIG. 1. Do. In this case, a metal oxide field effect transistor (MOSFET) is formed to measure the dielectric breakdown voltage.
도 2는 종래의 기술에 따른 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극의 단면도이고, 도 3은 도2의 절연 파괴 전압 측정용 전극 구조에서 절연 파괴 전압 측정시 형성되는 전기장의 모양을 표시한 도면이다.FIG. 2 is a cross-sectional view of an electrode for dielectric breakdown voltage measurement of a silicon double layer wafer according to the related art, and FIG. 3 is a view illustrating a shape of an electric field formed during the dielectric breakdown voltage measurement in the electrode structure for dielectric breakdown voltage measurement of FIG. 2. Drawing.
실리콘 기판 기저층(201) 위에 절연 산화막(202) 형성되어 있고, 절연 산화막(202) 위에 실리콘 박막(203)이 형성되어 있다. 실리콘 박막(203)에는 N형 또는 P형 불순물로 고농도로 도핑된 소스 영역(212)과 드레인 영역(213) 형성되어 있고, 소스 영역(212)과 드레인 영역(213) 둘레로는 이웃하는 소자간을 분리하는 고립 산화막(field oxide)(204)이 형성되어 있다. 실리콘 박막(203) 위에는 게이트 절연막(214)이 형성되어 있고, 게이트 절연막(214) 위에는 게이트 전극(206), 소스 전극(205) 및 드레인 전극(207)이 형성되어 있다. 이 때, 소스 전극(205)과 드레인 전극(207)은 각각 게이트 절연막(214)에 형성되어 있는 접촉구를 통하여 소스 영역(212)과 드레인 영역(213)에 연결되어 있다.An insulating oxide film 202 is formed on the silicon substrate base layer 201, and a silicon thin film 203 is formed on the insulating oxide film 202. The silicon thin film 203 is formed with a source region 212 and a drain region 213 heavily doped with N-type or P-type impurities, and are adjacent to each other around the source region 212 and the drain region 213. An isolated oxide film (field oxide) 204 is formed to separate the oxides. A gate insulating film 214 is formed on the silicon thin film 203, and a gate electrode 206, a source electrode 205, and a drain electrode 207 are formed on the gate insulating film 214. At this time, the source electrode 205 and the drain electrode 207 are connected to the source region 212 and the drain region 213 through contact holes formed in the gate insulating film 214, respectively.
이러한 구조의 MOSFET의 게이트 전극(206), 소스 전극(205) 및 드레인 전극(207)에 계측기의 탐침을 접촉시키고, 기판 기저층(201)의 아래 면에 계측기와 연결되는 도선을 연결한 상태에서 게이트 전극(206)과 소스 전극(205) 사이 또는게이트 전극(206)과 드레인 전극(207) 사이에 전압차를 인가하고 이 전압차를 게이트 절연막(214)이 절연 기능을 상실할 때까지 점점 증가시킴으로써 게이트 절연막(214)의 절연 파괴 전압을 측정한다.The probe of the instrument is brought into contact with the gate electrode 206, the source electrode 205, and the drain electrode 207 of the MOSFET having such a structure, and the gate is connected to the lower surface of the substrate base layer 201 with a conductor connected to the instrument. By applying a voltage difference between the electrode 206 and the source electrode 205 or between the gate electrode 206 and the drain electrode 207 and gradually increasing the voltage difference until the gate insulating film 214 loses the insulating function. The dielectric breakdown voltage of the gate insulating film 214 is measured.
절연 파괴 전압 측정시 형성되는 전기장은 도 3에 나타낸 바와 같이, 게이트 전극(206)의 아래 면과 소스 영역(213)과 드레인 영역(212)의 게이트 전극(206)과 가까운 쪽 측면 사이에 집중된다.The electric field formed during the dielectric breakdown voltage measurement is concentrated between the bottom surface of the gate electrode 206 and the side close to the gate electrode 206 of the source region 213 and the drain region 212, as shown in FIG. 3. .
그런데 이러한 MOSFET를 형성하기 위해서는 소스 및 드레인 영역(212, 213) 형성을 위하여 불순물 주입(implant) 및 불순물 확산 공정 등 다수의 공정이 추가되어야 한다.However, in order to form the MOSFET, a plurality of processes, such as impurity implantation and impurity diffusion, must be added to form the source and drain regions 212 and 213.
본 발명이 이루고자 하는 기술적 과제는 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극 구조를 단순화하여 제조 공정 수를 감소시키는 것이다.The technical problem to be achieved by the present invention is to reduce the number of manufacturing processes by simplifying the electrode structure for measuring the dielectric breakdown voltage of the silicon double film wafer.
도 1은 실리콘 단일막 웨이퍼의 절연 파괴 전압 측정용 전극의 단면도이고,1 is a cross-sectional view of an electrode for measuring dielectric breakdown voltage of a silicon single film wafer;
도 2는 종래의 기술에 따른 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극의 단면도이고,2 is a cross-sectional view of an electrode for dielectric breakdown voltage measurement of a silicon double film wafer according to the prior art;
도 3은 도2의 절연 파괴 전압 측정용 전극 구조에서 절연 파괴 전압 측정시 형성되는 전기장의 모양을 표시한 도면이고,3 is a view showing the shape of the electric field formed during the measurement of the breakdown voltage in the electrode breakdown voltage measurement electrode structure of FIG.
도 4는 본 발명의 실시예에 따른 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극의 배치도이고,4 is a layout view of an electrode for dielectric breakdown voltage measurement of a silicon double film wafer according to an embodiment of the present invention;
도 5는 도 4의 Ⅴ-Ⅴ'선에 대한 단면도이고,FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4;
도 6은 도 5의 절연 파괴 전압 측정용 전극 구조에서 절연 파괴 전압 측정시 형성되는 전기장의 모양을 표시한 도면이고,FIG. 6 is a view showing the shape of an electric field formed when the dielectric breakdown voltage is measured in the electrode breakdown voltage measuring electrode structure of FIG. 5;
도 7은 본 발명 실시예에 따른 절연 파괴 전압 측정용 전극 구조에서 절연 파괴 전압 측정시 각 전극을 통해 흐르는 전류량을 나타내는 그래프이고,7 is a graph showing the amount of current flowing through each electrode when measuring the breakdown voltage in the electrode breakdown voltage measurement electrode structure according to an embodiment of the present invention,
도 8은 실리콘 단일막 웨이퍼에 본 발명의 실시예에 따른 절연 파괴 전압 측정용 전극 구조를 적용한 경우의 단면도이고,8 is a cross-sectional view when an electrode breakdown voltage measurement electrode structure according to an embodiment of the present invention is applied to a silicon single film wafer;
도 9는 도 8의 전극 구조에서 절연 파괴 전압 측정시 각 전극을 통해 흐르는 전류량을 나타내는 그래프이고,FIG. 9 is a graph showing the amount of current flowing through each electrode in the dielectric breakdown voltage measurement in the electrode structure of FIG. 8;
도 10은 도 7과 도 9의 게이트 전류만을 비교한 그래프이다.FIG. 10 is a graph comparing only the gate current of FIGS. 7 and 9.
이러한 과제를 해결하기 위하여 본 발명에서는 실리콘 박막에 소스 영역 및 드레인 영역이 없는 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극을 형성한다.In order to solve this problem, the present invention forms an electrode for dielectric breakdown voltage measurement of a silicon double film wafer having no source and drain regions in the silicon thin film.
구체적으로는, 실리콘 기저 기판 위에 절연 산화막이 형성되어 있고, 절연 산화막 위에 실리콘 박막이 형성되어 있으며, 실리콘 박막 위에 실리콘 박막을 노출시키는 접촉구를 가지는 게이트 절연막이 형성되어 있다. 게이트 절연막 위에 게이트 전극이 형성되어 있고, 게이트 절연막 위에 각각 접촉구를 통하여 실리콘박막과 연결되어 있는 소스 전극 및 드레인 전극이 형성되어 있으며, 실리콘 박막을 다수의 고립된 영역으로 분리하는 고립 산화막이 형성되어 있다. 여기서, 실리콘 박막의 각 고립된 영역은 1종류 이하의 불순물로 도핑되어 있다.Specifically, an insulating oxide film is formed on the silicon base substrate, a silicon thin film is formed on the insulating oxide film, and a gate insulating film having a contact hole for exposing the silicon thin film is formed on the silicon thin film. A gate electrode is formed on the gate insulating film, and a source electrode and a drain electrode connected to the silicon thin film are formed on the gate insulating film through contact holes, respectively, and an isolated oxide film is formed to separate the silicon thin film into a plurality of isolated regions. have. Here, each isolated region of the silicon thin film is doped with one or less kinds of impurities.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 절연 파괴 전압 측정용 전극의 구조에 대하여 설명한다.Next, the structure of the dielectric breakdown voltage measuring electrode according to the exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
도 4는 본 발명의 실시예에 따른 실리콘 이중막 웨이퍼의 절연 파괴 전압 측정용 전극의 배치도이고, 도 5는 도 4의 Ⅴ-Ⅴ'선에 대한 단면도이다.4 is a layout view of an electrode for dielectric breakdown voltage measurement of a silicon double film wafer according to an exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along line VV ′ of FIG. 4.
실리콘 기판 기저층(301) 위에 절연 산화막(302)이 두껍게 형성되어 있고, 절연 산화막(302) 위에 실리콘 박막(303)이 형성되어 있다. 이 때, 절연 산화막(302)의 두께는 약 360㎚이고 실리콘 박막(303)의 두께는 약 190㎚이다. 실리콘 기판 기저층(301) 위에는 실리콘 박막(303)을 다수의 고립된 영역으로 분리하는 고립 산화막(field oxide)(304)이 형성되어 있다. 실리콘 박막(303) 위에는 게이트 절연막(314)이 형성되어 있고, 게이트 절연막(314) 위에는 게이트 전극(306), 소스 전극(305) 및 드레인 전극(307)이 형성되어 있다. 이 때, 소스 전극(305)과 드레인 전극(307)은 각각 게이트 절연막(314)에 형성되어 있는 접촉구를 통하여 실리콘 박막(303)에 접촉되어 연결되어 있고, 실리콘 박막(303)은 고립 산화막(304)에 의하여 고립된 각각의 영역에서 N형 또는 P형 중의 어느 한 종류의 불순물로 도핑되어 있거나 또는 도핑되어 있지 않다. 즉, 소스 영역이나 드레인 영역이 따로 형성되어 있지 않다. 여기서, 게이트 절연막(314)의 두께는 약 18㎚ 정도이다.The insulating oxide film 302 is formed thick on the silicon substrate base layer 301, and the silicon thin film 303 is formed on the insulating oxide film 302. At this time, the thickness of the insulating oxide film 302 is about 360 nm and the thickness of the silicon thin film 303 is about 190 nm. On the silicon substrate base layer 301, a field oxide 304 is formed which separates the silicon thin film 303 into a plurality of isolated regions. A gate insulating film 314 is formed on the silicon thin film 303, and a gate electrode 306, a source electrode 305, and a drain electrode 307 are formed on the gate insulating film 314. At this time, the source electrode 305 and the drain electrode 307 are connected to the silicon thin film 303 through a contact hole formed in the gate insulating film 314, respectively, and the silicon thin film 303 is an isolated oxide film ( Each region isolated by 304 is doped with or not doped with either type of N or P type impurities. That is, no source region or drain region is formed separately. Here, the thickness of the gate insulating film 314 is about 18 nm.
이렇게 절연 파괴 측정용 전극 구조를 형성하면 소스 및 드레인 영역 형성을위한 이온 주입 및 확산 등의 공정을 생략할 수 있다.If the electrode structure for dielectric breakdown measurement is formed in this way, processes such as ion implantation and diffusion for forming source and drain regions can be omitted.
이러한 구조의 절연 파괴 전압 측정용 전극 구조의 게이트 전극(309), 소스 전극(305) 및 드레인 전극(307)에 계측기의 탐침을 접촉시키고, 기판 기저층(301)의 아래 면에 계측기와 연결되는 도선을 연결한 상태에서 게이트 전극(309)과 소스 전극(305) 사이 또는 게이트 전극(309)과 드레인 전극(307) 사이에 전압차를 인가하고 이 전압차를 게이트 절연막(314)이 절연 기능을 상실할 때까지 점점 증가시킴으로써 게이트 절연막(314)의 절연 파괴 전압을 측정한다.The probe of the measuring instrument is brought into contact with the gate electrode 309, the source electrode 305, and the drain electrode 307 of the electrode structure for measuring an insulation breakdown voltage having such a structure, and is connected to the measuring instrument on the lower surface of the substrate base layer 301. Is applied, a voltage difference is applied between the gate electrode 309 and the source electrode 305 or between the gate electrode 309 and the drain electrode 307, and the gate insulating film 314 loses its insulation function. The dielectric breakdown voltage of the gate insulating film 314 is measured by gradually increasing it until
절연 파괴 전압 측정시 형성되는 전기장은 도 6에 나타낸 바와 같이, 게이트 전극(306)과 소스 전극(305)과 드레인 전극(307)의 사이에 형성된다.As shown in FIG. 6, the electric field formed during the dielectric breakdown voltage measurement is formed between the gate electrode 306, the source electrode 305, and the drain electrode 307.
도 7은 본 발명 실시예에 따른 절연 파괴 전압 측정용 전극 구조에서 절연 파괴 전압 측정시 각 전극을 통해 흐르는 전류량을 나타내는 그래프이다.7 is a graph showing the amount of current flowing through each electrode when measuring the breakdown voltage in the electrode breakdown voltage measurement electrode structure according to an embodiment of the present invention.
6인치 실리콘 이중막 웨이퍼에 도 5와 같은 구조의 절연 파괴 전압 측정 전극을 형성하고, 탐침(308, 309, 310)과 도선(311)을 사용하여 계측기를 연결한 상태에서 절연 파괴 전압을 측정하였다. 이 때, 소스와 드레인 및 베이스 전압은 고정하고 게이트의 전압을 0V에서 -40V까지 0.4V 간격으로 변화시켰다.An insulation breakdown voltage measuring electrode having a structure as shown in FIG. 5 was formed on a 6-inch silicon double film wafer, and the dielectric breakdown voltage was measured while the instruments were connected using the probes 308, 309, and 310. . At this time, the source, drain, and base voltages were fixed, and the gate voltage was changed at 0.4V intervals from 0V to -40V.
게이트 절연막(314)의 절연 파괴는 게이트 전압이 -35V에 이르렀을 때 게이트 전류가 급격히 증가하는 것에서 관찰할 수 있다. 즉, 게이트 전압이 약 -27V에 이르기까지는 절연 상태가 유지되다가 게이트 전압이 그 이하로 떨어지면서 게이트 전류가 일정한 기울기를 가지고 증가하는 터널링(tunnelling) 상태를 거쳐 -35V에 이르면 게이트 전류가 급격하게 증가하여 게이트 절연막(314)의 절연 파괴가 일어난다.Insulation breakdown of the gate insulating film 314 can be observed in that the gate current rapidly increases when the gate voltage reaches -35V. That is, the gate current rapidly increases when the gate voltage reaches -35V through a tunneling state in which the insulation state is maintained until the gate voltage reaches about -27V, and the gate current falls below the gate voltage, and the gate current increases with a constant slope. Thus, dielectric breakdown of the gate insulating film 314 occurs.
게이트 전극(306)으로 들어간 전류는 소스와 드레인(305, 310)으로 나뉘어 나왔으며 이는 측정된 소스 전류와 드레인 전류를 합하면 게이트 전류와 거의 같아지는 것에서 확인할 수 있다. 절연 산화막(302) 아래의 기판 기저층(301)에 연결된 베이스 전류는 매우 낮은 수준에서 거의 변화하지 않는데 이는 전기장이 절연 산화막(302) 아래로 분산되지 않음을 의미한다.The current entering the gate electrode 306 is divided into a source and a drain 305 and 310, which can be seen that the sum of the measured source current and the drain current is almost equal to the gate current. The base current connected to the substrate base layer 301 under the insulating oxide 302 hardly changes at very low levels, meaning that the electric field is not dispersed below the insulating oxide 302.
그런데 본 발명의 실시예에 따라 측정된 절연 파괴 전압은 게이트 절연막의 정확한 절연 파괴 전압이라고 할 수 없다. 이는 도 6에 나타난 바와 같이 절연 파괴 전압 측정시 형성되는 전기장이 게이트 절연막(314)에 대하여 수직으로 형성되지 않기 때문이다. 따라서 좀 더 정확한 절연 파괴 전압을 얻기 위해서는 측정값의 보정이 필요하다. 그러면 측정값의 보정 방법에 대하여 설명한다.However, the dielectric breakdown voltage measured according to the embodiment of the present invention may not be an accurate dielectric breakdown voltage of the gate insulating film. This is because the electric field formed during the dielectric breakdown voltage measurement is not perpendicular to the gate insulating layer 314 as shown in FIG. 6. Therefore, to obtain more accurate dielectric breakdown voltage, correction of measured value is needed. The correction method for the measured value will now be described.
도 8은 실리콘 단일막 웨이퍼에 본 발명의 실시예에 따른 절연 파괴 전압 측정용 전극 구조를 적용한 경우의 단면도이다.FIG. 8 is a cross-sectional view of an electrode structure for measuring breakdown voltage according to an embodiment of the present invention applied to a silicon single film wafer. FIG.
실리콘 기판(401) 위에 게이트 절연막(414)이 형성되어 있고 게이트 절연막(414) 위에는 게이트 전극(406), 소스 전극(405) 및 드레인 전극(407)이 형성되어 있다. 실리콘 기판(401)에는 기판(401)을 다수의 소자 영역으로 분리하는 고립 산화막(411)이 형성되어 있고, 기판(401)의 아래 면에는 베이스 전극(411)이 형성되어 있다. 이 때, 게이트 절연막(414)의 두께는 도 5에서와 마찬가지로 18㎚로 형성한다.A gate insulating film 414 is formed on the silicon substrate 401, and a gate electrode 406, a source electrode 405, and a drain electrode 407 are formed on the gate insulating film 414. An isolation oxide film 411 is formed on the silicon substrate 401 to separate the substrate 401 into a plurality of device regions, and a base electrode 411 is formed on the bottom surface of the substrate 401. At this time, the thickness of the gate insulating film 414 is formed to be 18 nm as in FIG.
여기서, 소스 전극(405), 드레인 전극(407) 및 베이스 전극(406)을 0V로 고정한 상태에서 게이트 전압을 0V에서 -40V까지 0.4V 간격으로 변화시킨다. 그러면 도 9와 같은 전류 변화 그래프가 얻어 진다.Here, while the source electrode 405, the drain electrode 407, and the base electrode 406 are fixed at 0V, the gate voltage is varied from 0V to -40V at 0.4V intervals. Then, a current change graph as shown in FIG. 9 is obtained.
도 9를 보면, 게이트 전압(VG)의 전 범위에서 베이스 전류 곡선이 게이트 전류 곡선과 거의 중첩된다. 이는 게이트 전압에 의한 전기장이 게이트 전극(406)과 베이스 전극(411) 사이에 집중됨을 의미한다. 즉, 도 8에 나타난 바와 같이 전기장이 게이트 절연막(414)에 거의 수직으로 형성됨을 의미한다. 따라서 도 9에서 얻어지는 절연 파괴 전압이 한층 정확한 값임을 알 수 있다.9, the base current curve almost overlaps the gate current curve in the entire range of the gate voltage VG. This means that the electric field due to the gate voltage is concentrated between the gate electrode 406 and the base electrode 411. That is, as shown in FIG. 8, the electric field is formed substantially perpendicular to the gate insulating layer 414. Therefore, it can be seen that the dielectric breakdown voltage obtained in FIG. 9 is a more accurate value.
결국 도 7에서 얻어진 절연 파괴 전압은 도 9에서 얻어진 절연 파괴 전압을 기준으로 하여 보정하면 된다.As a result, the dielectric breakdown voltage obtained in FIG. 7 may be corrected based on the dielectric breakdown voltage obtained in FIG. 9.
도 10은 도 7과 도 9의 게이트 전류만을 비교한 그래프이다. 도 10에서 VT(Normal)는 도 9의 게이트 전류 곡선에서 터널링이 시작되는 지점의 게이트 전압이고 VT(SOI)는 도 7의 게이트 전류 곡선에서 터널링이 시작되는 지점의 게이트 전압이다.FIG. 10 is a graph comparing only the gate current of FIGS. 7 and 9. In FIG. 10, V T (Normal) is the gate voltage at the point where tunneling starts in the gate current curve of FIG. 9, and V T (SOI) is the gate voltage at the point where tunneling starts in the gate current curve of FIG. 7.
여기서, 보정 계수(Ceff)는Where the correction factor C eff is
Ceff= VT(Normal)/VT(SOI) C eff = V T (Normal) / V T (SOI)
로 나타낼 수 있고, 게이트 절연막(314)에 인가되는 유효 전기장(EOX-eff)은 게이트 절연막(314)의 두께를 TOX라 할 때,The effective electric field (E OX-eff ) applied to the gate insulating film 314 is when the thickness of the gate insulating film 314 is T OX ,
EOX-eff= Ceff(VOX/TOX)E OX-eff = C eff (V OX / T OX )
로 나타낼 수 있다. 따라서 실리콘 이중막 웨이퍼에서 측정한 게이트 절연막의 절연 파괴 전압을 VB(SOI)라 하고, 보정된 게이트 절연막의 절연 파괴 전압을 VB(eff)라 하면,It can be represented by. Therefore, if the dielectric breakdown voltage of the gate insulating film measured on the silicon double film wafer is called V B (SOI) , and the corrected dielectric breakdown voltage of the gate insulating film is V B (eff) ,
VB(eff)= Ceff×VB(SOI) V B (eff) = C eff × V B (SOI)
이다.to be.
이와 같이 보정 계수를 사용하여 본 발명의 실시예에 따라 형성된 절연 파괴 전압 측정용 전극 구조에서 얻어진 게이트 절연막의 절연 파괴 전압을 보정하면 정확한 절연 파괴 전압을 구할 수 있다.Thus, correcting the dielectric breakdown voltage can be obtained by correcting the dielectric breakdown voltage of the gate insulating film obtained in the electrode breakdown voltage measuring electrode structure formed according to the embodiment of the present invention using the correction factor.
본 발명에 따르면 이온 주입 및 확산 등의 공정을 생략하고 게이트 절연막의 절연 파괴 전압 측정을 위한 전극을 형성할 수 있다.According to the present invention, an electrode for measuring the breakdown voltage of the gate insulating layer can be formed by omitting processes such as ion implantation and diffusion.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000001760A KR100556262B1 (en) | 2000-01-14 | 2000-01-14 | an electrode for breakdown voltage measurement of silicon on insulator wafer and a measurement method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000001760A KR100556262B1 (en) | 2000-01-14 | 2000-01-14 | an electrode for breakdown voltage measurement of silicon on insulator wafer and a measurement method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010073400A true KR20010073400A (en) | 2001-08-01 |
KR100556262B1 KR100556262B1 (en) | 2006-03-03 |
Family
ID=19638668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000001760A KR100556262B1 (en) | 2000-01-14 | 2000-01-14 | an electrode for breakdown voltage measurement of silicon on insulator wafer and a measurement method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100556262B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100952043B1 (en) * | 2008-01-09 | 2010-04-07 | 주식회사 실트론 | Evaluation method of defects on SOI-wafer using breakdown voltage measurement, wafer structure and wafer fabrication method thereof |
KR101248439B1 (en) * | 2010-07-15 | 2013-03-28 | 미쓰비시덴키 가부시키가이샤 | Method of measuring characteristics of a semiconductor element and method of manufacturing a semiconductor device |
-
2000
- 2000-01-14 KR KR1020000001760A patent/KR100556262B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100952043B1 (en) * | 2008-01-09 | 2010-04-07 | 주식회사 실트론 | Evaluation method of defects on SOI-wafer using breakdown voltage measurement, wafer structure and wafer fabrication method thereof |
KR101248439B1 (en) * | 2010-07-15 | 2013-03-28 | 미쓰비시덴키 가부시키가이샤 | Method of measuring characteristics of a semiconductor element and method of manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100556262B1 (en) | 2006-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7820517B2 (en) | Control of hot carrier injection in a metal-oxide semiconductor device | |
KR900000097B1 (en) | Semiconductor device having silicon on insulator structure | |
US8247286B2 (en) | Semiconductor device having transistor and method of manufacturing the same | |
US4907041A (en) | Intra-gate offset high voltage thin film transistor with misalignment immunity | |
US20050282375A1 (en) | Semiconductor device and manufacturing method thereof | |
US7656183B2 (en) | Method to extract gate to source/drain and overlap capacitances and test key structure therefor | |
CN105723518B (en) | Semiconductor devices | |
JPH05259454A (en) | Semiconductor device with improved breakdown-voltage characteristic | |
US5648671A (en) | Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile | |
CN115483211A (en) | Electronic circuit | |
US4631562A (en) | Zener diode structure | |
US4945067A (en) | Intra-gate offset high voltage thin film transistor with misalignment immunity and method of its fabrication | |
KR100232383B1 (en) | Semiconductor device having junction field effect transistor | |
KR20030077438A (en) | Semiconductor device and method therefor | |
US4651178A (en) | Dual inverse zener diode with buried junctions | |
KR100556262B1 (en) | an electrode for breakdown voltage measurement of silicon on insulator wafer and a measurement method thereof | |
KR101069331B1 (en) | Method for evaluating semiconductor device | |
US7327155B2 (en) | Elastic metal gate MOS transistor for surface mobility measurement in semiconductor materials | |
JP2005183933A (en) | Method of electrical characterization of silicon on insulator (soi) wafer | |
WO2023273343A1 (en) | Leakage testing structure and leakage testing method | |
US11367790B2 (en) | Body-contacted field effect transistors configured for test and methods | |
US6703662B1 (en) | Semiconductor device and manufacturing method thereof | |
US7101745B2 (en) | Method of forming ladder-type gate structure for four-terminal SOI semiconductor device | |
US3649385A (en) | Method of making a junction type field effect transistor | |
JP2000150778A (en) | Polysilicon resistance element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 14 |