KR20010073297A - Calibration apparatus for wafer marking system - Google Patents
Calibration apparatus for wafer marking system Download PDFInfo
- Publication number
- KR20010073297A KR20010073297A KR1020000001559A KR20000001559A KR20010073297A KR 20010073297 A KR20010073297 A KR 20010073297A KR 1020000001559 A KR1020000001559 A KR 1020000001559A KR 20000001559 A KR20000001559 A KR 20000001559A KR 20010073297 A KR20010073297 A KR 20010073297A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- laser beam
- calibration plate
- marking
- laser
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
Abstract
Description
본 발명은 웨이퍼 마킹시스템에 관한 것으로서, 좀 더 상세하게는 웨이퍼의 다이를 절단하지 않은 상태에서 회로패턴이 형성된 일면의 대향되는 다이의 타면에 직접 마킹을 하기에 앞서 레이져 빔의 진행 경로를 교정하기 위해 사용되는 교정장치를 포함하는 웨이퍼 마킹시스템용 교정장치에 관한 것이다.The present invention relates to a wafer marking system, and more particularly, to calibrate a path of a laser beam prior to marking directly on the other surface of an opposing die on one side of which a circuit pattern is formed without cutting the die of the wafer. A calibration apparatus for a wafer marking system comprising a calibration apparatus used for the purpose.
일반적으로 반도체 다이(칩)가 완성되기까지의 공정은 모래로부터 고순도 단결정 실리콘 웨이퍼를 만드는 웨이퍼 제조공정과, 웨이퍼상에 구현될 전자회로를 설계하는 과정과, 설계된 전자회로를 각층별로 나누어 유리마스크에 드로잉하는 과정과, 웨이퍼의 표면에 여러종류의 막을 형성시켜 이미 만든 마스크를 사용하여 특정부분을 선택적으로 깍아내는 작업을 되풀이함으로써 전자회로를 구성해 나가는 과정과, 웨이퍼상의 다이를 개개로 잘라서 리드프레임과 결합하여 완제품으로 조립하는 패키지 과정 및 완성된 제품이 제대로 동작하는 지를 검사하는 과정 등을 거쳐 이루어진다.In general, the process until the semiconductor die (chip) is completed is a wafer manufacturing process for making high purity single crystal silicon wafer from sand, designing an electronic circuit to be implemented on the wafer, and dividing the designed electronic circuit into layers in a glass mask. The process of drawing, the process of constructing electronic circuits by repeatedly cutting specific parts using masks made by forming various kinds of films on the surface of the wafer, and cutting the die on the wafer individually This is done through a package process of assembling the finished product in combination with the process and checking whether the finished product works properly.
최근들어 각종 전기·전자 제품의 크기가 소형화되면서 한정된 크기의 기판에 보다 많은 수의 칩을 실장하여 소형이면서도 고용량을 달성하고자 하는 연구들이 전개되고 있다.Recently, as the size of various electric and electronic products has been miniaturized, studies have been developed to achieve a small size and high capacity by mounting a larger number of chips on a limited sized substrate.
반도체 패키지는 각종 전자회로 및 배선이 접착되어 형성된 단일소자 및 집적회로 등의 반도체칩을 먼지, 습기, 전기적, 기계적 부하등의 각종 외부 환경으로부터 보호하고 반도체 칩의 성능을 최적화, 극대화시키기 위해 리드프레임이나 인쇄회로기판 또는 가요성회로기판 등을 이용해 메인보드로의 입출력단자를 형성하고 봉지수단으로 감싸서 수지봉지부가 형성된 것을 말한다.The semiconductor package protects semiconductor chips such as single devices and integrated circuits formed by bonding various electronic circuits and wirings from various external environments such as dust, moisture, electrical and mechanical loads, and optimizes and maximizes the performance of semiconductor chips. It also refers to a resin encapsulation unit formed by forming an input / output terminal to a main board using a printed circuit board or a flexible circuit board and wrapping it with a sealing means.
특히, 최근들어서는 표면실장형 반도체 패키지로 발전하고 있는데, 반도체 패키지의 부피를 반도체 칩의 부피에 가깝게 축소하고 또한 입출력단자의 갯수를 극대화하여 메인보드에의 실장밀도를 증대시킬 수 있는 칩사이즈 반도체 패키지(chip size package;CSP)가 개발되어 반도체 패키지의 경박단소화 및 고기능화를 일조하고 있다.In particular, in recent years, the development of the surface-mount semiconductor package, chip size semiconductor package that can reduce the volume of the semiconductor package close to the volume of the semiconductor chip, and also increase the mounting density on the motherboard by maximizing the number of input and output terminals A chip size package (CSP) has been developed to help thin and short and high functionality semiconductor packages.
이에 부합하여 종래 반도체 패키지의 상면 또는 후면에 특정기호, 숫자 및 문자를 잉크나 레이져를 이용하여 마킹하고 있다.In accordance with this, specific symbols, numbers, and letters are marked on the top or the back of the conventional semiconductor package using ink or laser.
이렇게 마킹이 이루어지기 전에 도 1에 도시한 바와 같이 웨이퍼(2)의 다이(4)를 소잉한 후, 트레이(6)에 다이(4)를 모두 세팅하고, 트레이(6)를 도시 생략된 이송장치로 이송하면서 레이져 어셈블리(8)에서 조사된 레이져 빔으로 다이(4)의 상면에 마킹하게 된다.Before the marking is performed, as shown in FIG. 1, the die 4 of the wafer 2 is sawed, the dies 4 are all set in the tray 6, and the tray 6 is not shown. The laser beam irradiated from the laser assembly 8 is marked on the upper surface of the die 4 while being transferred to the apparatus.
레이져 빔은 렌즈를 통과하면서 렌즈의 곡률에 의해 왜곡됨으로 통상 레이져 빔의 교정작업을 거치게 되며, 그래야만 웨이퍼의 마킹작업이 정확히 이루어진다. 마킹작업에 앞서 격자형 모양의 좌표를 제어기가 파악하여야 하고, 또한 레이져 어셈블리의 X, Y축 스캐너가 제어기에서 제공하는 명령에 의해 조정되어 레이져 빔의 이동경로를 교정하게 된다.As the laser beam passes through the lens and is distorted by the curvature of the lens, the laser beam is normally subjected to calibration of the laser beam, so that the marking of the wafer is accurately performed. Before marking, the grid coordinates must be identified by the controller, and the X and Y axis scanners of the laser assembly are adjusted by commands provided by the controller to correct the path of laser beam movement.
이때 교정판이 사용되는데, 이는 제어기와 연결되어 격자형 좌표를 설정할때 사용되게 된다. 이 사각 교정판의 표면에는 격자형의 홀이 형성되고, 그 홀에 대응되는 내부에는 광센서가 내장되어 있다.At this time, a calibration plate is used, which is used to set the grid coordinates in connection with the controller. A lattice-shaped hole is formed on the surface of the square calibration plate, and an optical sensor is built into the inside corresponding to the hole.
이의 동작은 우선 사각 교정판을 트레이 상의 마킹면에 위치시키고, 레이져 빔을 움직여 사각 교정판 안으로 입사시킨다. 그런 다음 교정판의 모든 홀에 광선을 입사시켜서 그 모든 좌표를 제어기에 저장해둔다.This operation first places the square calibration plate on the marking surface on the tray and moves the laser beam to enter the square calibration plate. The beam then enters all holes in the calibration plate and stores all of its coordinates in the controller.
그리고, 저장된 좌표들을 이용해 마킹할 전 영역에 대해 보정값들을 미리 산출하여 다시 저장한다.Then, the correction values are calculated in advance for the entire area to be marked using the stored coordinates and stored again.
이후로 마킹작업을 실시할 경우에는 저장된 보정값들을 반영하면 된다.When the marking operation is performed later, the stored correction values may be reflected.
그러나, 반도체 칩이 트레이에 장착되어 이송되면서 레이져에 의해 마킹될 경우에 상술한 종래의 마킹작업시 사용되는 사각 교정판은 별문제가 없으나 웨이퍼의 다이를 절단하지 않은 상태에서 바로 원형의 웨이퍼에 마킹을 할 때에는 원형인 웨이퍼의 크기를 포함하는 크기의 사각형 교정판을 제작하여야 하고, 이러한 사각형 교정판은 광학적으로 웨이퍼의 테두리에서부터 네군데의 꼭지점에 이루는 구석진 부분에는 레이져 빔의 촛점이 맺혀지지 않게 되어 교정과정이 수행되지 않는다.However, when the semiconductor chip is mounted on the tray and transferred by the laser, the rectangular calibration plate used in the above-described conventional marking operation has no problem, but the marking on the circular wafer is performed immediately without cutting the die of the wafer. In this case, a rectangular calibration plate having a size including the size of a circular wafer should be manufactured. This rectangular calibration plate is optically corrected because the laser beam is not focused on the corners formed at four vertices from the edge of the wafer. The process is not performed.
상술한 문제점을 해결하기 위해 안출된 본 발명은 원형 웨이퍼의 다이를 소잉하지 않고 마킹하는 작업을 수행하기 위해서 레이져 빔의 경로를 교정하기 위해 사용되는 교정장치를 제공하는 것이 목적이다.SUMMARY OF THE INVENTION The present invention devised to solve the above problems is an object of the present invention to provide a calibration apparatus used to calibrate the path of a laser beam in order to perform a marking operation without sawing a die of a circular wafer.
이와 같은 목적을 달성하기 위해서 본 발명의 웨이퍼 마킹시스템용 교정장치는, 내부에 웨이퍼가 고정되는 하우징 챔버; 웨이퍼의 다이에 마킹이 되도록 웨이퍼를 향해 레이져 빔을 발사시키는 레이져 어셈블리; 레이져 빔의 경로에 설치되어 레이져 빔이 웨이퍼에 도달되는 위치를 조정하는 스캐너; 웨이퍼의 최대 크기에 대응되는 원반으로 형성되며 표면에 격자 모양으로 일정한 간격을 두고 홀이 형성되는 케이스와, 홀과 대응되어 케이스의 내부에 설치되는 다수의 광센서를 포함하여 구성되며, 웨이퍼에 마킹이 시행되기 전에 웨이퍼가 세팅되는 그 위치에 임시로 세팅되는 교정판; 및 레이져 어셈블리, 스캐너 및 교정판에 동시에 연결되어 홀로 입사되어 광센서에 의해 센싱된 레이져 빔의 위치값을 저장해 두었다가 웨이퍼의 마킹시 레이져 어셈블리와 스캐너의 위치를 조정하여 소망하는 형태의 마킹이 이루어지도록 하는 제어수단을 포함하여 이루어진다.In order to achieve the above object, the calibration apparatus for a wafer marking system of the present invention includes a housing chamber in which a wafer is fixed therein; A laser assembly for firing a laser beam toward the wafer to be marked on the die of the wafer; A scanner installed in the path of the laser beam to adjust a position at which the laser beam reaches the wafer; It is formed of a disk corresponding to the maximum size of the wafer and includes a case in which holes are formed at regular intervals in a lattice shape on the surface thereof, and a plurality of optical sensors installed in the case in correspondence with the holes and marked on the wafer. A calibration plate temporarily set at that position where the wafer is to be set before this is done; And the laser beam, which is connected to the laser assembly, scanner and calibration plate at the same time, stores the position value of the laser beam which is incident to the hole and sensed by the optical sensor. It comprises a control means to.
여기서, 레이져 빔의 도달영역이 교정판의 범위 내에서 이루어지는 것이 바람직하다.Here, it is preferable that the area of arrival of the laser beam is made within the range of the calibration plate.
도 1은 종래의 레이져 어셈블리를 이용한 웨이퍼 마킹단계를 개략적으로 도시한 도면,1 is a view schematically showing a wafer marking step using a conventional laser assembly,
도 2는 본 발명의 바람직한 일실시예에 따른 웨이퍼 마킹시스템의 구조를 개략적으로 도시한 사시도,2 is a perspective view schematically showing the structure of a wafer marking system according to an embodiment of the present invention;
도 3은 본 발명에 관련된 교정판을 도시한 평면도,3 is a plan view showing a calibration plate according to the present invention;
도 4는 본 발명에 관련된 교정판의 일부를 도시한 단면도,4 is a sectional view showing a part of a calibration plate according to the present invention;
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
20:챔버 22:웨이퍼20: chamber 22: wafer
22a:웨이퍼의 다이 24:X축 스캐너22a: wafer die 24: X-axis scanner
26:Y축 스캐너 28:레이져 어셈블리26: Y axis scanner 28: laser assembly
30:컴퓨터 32:교정판30: Computer 32: Calibration Edition
34:케이스 36:홀34: Case 36: Hall
38:광센서38: Light sensor
이하 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세히 설명한다. 도 2는 본 발명의 웨이퍼 마킹시스템의 구조를 개략적으로 도시한 사시도이고, 도 3은 본 발명에 관련된 교정판을 도시한 평면도이며, 도 4는 교정판의 일부를 도시한 단면도이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. 2 is a perspective view schematically showing the structure of the wafer marking system of the present invention, FIG. 3 is a plan view showing a calibration plate according to the present invention, and FIG. 4 is a cross-sectional view showing a part of the calibration plate.
도면에서 점선으로 된 부분은 챔버(20)를 나타내며, 그 챔버(20)의 내부에는 웨이퍼(22)를 고정시키는 고정수단(미도시)이 설치되어 있고, 챔버(20)의 직하방에는 레이져 빔의 경로를 조정하는 X축 스캐너(24)와 Y축 스캐너(26)가 일체로 설치되어 있다. 일측에는 레이져 어셈블리(28)가 설치되어 있다.In the drawing, the dotted line indicates the chamber 20. A fixing means (not shown) for fixing the wafer 22 is provided inside the chamber 20, and a laser beam is directly below the chamber 20. The X-axis scanner 24 and the Y-axis scanner 26 which adjust the path | route of this are integrally provided. On one side, the laser assembly 28 is installed.
X축 스캐너(24)와 Y축 스캐너(26)는 각각 제어수단인 컴퓨터(30)와 연결되며, 컴퓨터(30)에는 본 발명의 특징에 따라 제안되는 교정판(32)이 연결된다.The X-axis scanner 24 and the Y-axis scanner 26 are connected to the computer 30 as a control means, respectively, and the computer 30 is connected to the calibration plate 32 proposed in accordance with the features of the present invention.
교정판(32)은 웨이퍼(22)의 최대 크기에 대응되는 원반으로 형성되는데, 표면에 격자 모양으로 일정한 간격을 두고 홀(36)이 형성되는 케이스(34)와, 홀(36)과 대응되어 케이스(34)의 내부에 설치되는 다수의 광센서(38)로 구성된다. 다수의 광센서(38)는 케이스(34)의 내부에 내장된 회로기판(40)에 설치된다.The calibration plate 32 is formed of a disk corresponding to the maximum size of the wafer 22. The calibration plate 32 corresponds to the case 34 and the hole 36 having holes 36 formed on the surface at regular intervals. It is composed of a plurality of optical sensors 38 installed in the case 34. The plurality of optical sensors 38 are installed on the circuit board 40 embedded in the case 34.
이러한 교정판(32)은 컴퓨터(30)에 임시로 연결되어 레이져 빔의 교정작업에 사용됨에 따라, 레이져 빔의 교정역역은 교정판(32)의 내부에서 이루어지며 결과적으로 웨이퍼(22)에 마킹할 수 있는 영역은 교정판(32)에 의해 결정된다.As the calibration plate 32 is temporarily connected to the computer 30 and used for calibration of the laser beam, the calibration region of the laser beam is made inside the calibration plate 32 and as a result is marked on the wafer 22. The possible area is determined by the calibration plate 32.
그리고, 교정판(32)과 컴퓨터(30)의 사이에는 인터페이스(42)가 설치되어 교정판(32)과 컴퓨터(30) 사이의 주고받는 신호가 공유되도록 한다.In addition, an interface 42 is installed between the calibration plate 32 and the computer 30 so that signals exchanged between the calibration plate 32 and the computer 30 are shared.
이렇게 구성된 본 발명의 웨이퍼 마킹시스템의 작용 및 효과를 살펴본다.It looks at the operation and effects of the wafer marking system of the present invention configured as described above.
우선, 교정판(32)을 웨이퍼(22)가 놓여지는 위치에 정확히 세팅하고, 레이져 어셈블리(28)로부터 조사된 레이져 빔을 X축 스캐너(24)와 Y축 스캐너(26)를 이용하여 홀(36)로 입사시킨다.First, the calibration plate 32 is set precisely at the position where the wafer 22 is placed, and the laser beam irradiated from the laser assembly 28 is used for the hole (using the X-axis scanner 24 and the Y-axis scanner 26). Enter 36).
입사된 레이져 빔은 광센서(38)에서 감지되고, 감지된 신호는 컴퓨터(30)에 위치 보정값으로 저장된다. 이러한 방법을 이용하여 전체 홀(36)에서 감지된 위치 보정값은 컴퓨터(30)에 데이터로 저장되며, 이때 본 발명의 특징에 따라 제안된 원형의 교정판(32)은 레이져 빔이 웨이퍼(22)의 내부로 조사되도록 인도하며, 웨이퍼(22)에 회로패턴된 각각의 다이(22a)에 레이져 빔이 도달하게끔한다.The incident laser beam is detected by the optical sensor 38, and the detected signal is stored in the computer 30 as a position correction value. Using this method, the position correction value detected in the entire hole 36 is stored as data in the computer 30, wherein the proposed circular calibration plate 32 according to the characteristics of the present invention is a laser beam wafer 22 The laser beam is directed to each of the dies 22a circuit-patterned on the wafer 22.
이어서, 교정판(34)을 제거한 후 챔버(20)의 내부로 웨이퍼(22)가 로딩되어 위치 설정되면, 컴퓨터(30)에서 위치 보정된 그 위치에 해당하는 다이(22a)에 입력된 로고를 마킹하게 된다.Subsequently, when the wafer 22 is loaded and positioned inside the chamber 20 after the calibration plate 34 is removed, the logo input to the die 22a corresponding to the position corrected by the computer 30 is displayed. Will be marked.
이상에서 살펴본 바와 같이 본 발명의 실시예는 종래의 문제점을 실질적으로 해소하고 있다.As described above, embodiments of the present invention substantially solve the conventional problems.
즉, 원형 웨이퍼의 다이를 소잉하지 않고 마킹하는 작업을 수행하기 위해서 원형 웨이퍼와 동일한 직경을 가진 교정판을 이용하여 레이져 빔의 경로를 교정함으로써 궁극적으로 웨이퍼 마킹시스템이 마킹 가능한 전영역에서 보정이 이루어질 수 있다.That is, the laser beam path is calibrated by using a calibration plate having the same diameter as that of the circular wafer in order to perform the marking operation without sawing the die of the circular wafer, thereby ultimately correcting the entire area where the wafer marking system can be marked. Can be.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000001559A KR20010073297A (en) | 2000-01-13 | 2000-01-13 | Calibration apparatus for wafer marking system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000001559A KR20010073297A (en) | 2000-01-13 | 2000-01-13 | Calibration apparatus for wafer marking system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010073297A true KR20010073297A (en) | 2001-08-01 |
Family
ID=19638373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000001559A KR20010073297A (en) | 2000-01-13 | 2000-01-13 | Calibration apparatus for wafer marking system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010073297A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040011923A (en) * | 2002-07-31 | 2004-02-11 | 삼성전자주식회사 | Table for wafer labeling |
KR100445974B1 (en) * | 2001-12-01 | 2004-08-25 | 주식회사 이오테크닉스 | Method and apparatus for calibrating the marking position with chip-scale marker |
-
2000
- 2000-01-13 KR KR1020000001559A patent/KR20010073297A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100445974B1 (en) * | 2001-12-01 | 2004-08-25 | 주식회사 이오테크닉스 | Method and apparatus for calibrating the marking position with chip-scale marker |
US6808117B2 (en) | 2001-12-01 | 2004-10-26 | Eo Technics Co., Ltd. | Method and apparatus for calibrating marking position in chip scale marker |
KR20040011923A (en) * | 2002-07-31 | 2004-02-11 | 삼성전자주식회사 | Table for wafer labeling |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0790653B1 (en) | IC package and its assembly method | |
TWI392337B (en) | Wafer based camera module and method of manufacture | |
JP5063839B2 (en) | Manufacturing method of chip mount type sealing structure | |
US6987312B2 (en) | Semiconductor device with sensor and/or actuator surface and method for producing it | |
US5998878A (en) | Image sensor assembly and packaging method | |
US20070126912A1 (en) | Camera module and manufacturing method for such a camera module | |
KR102128154B1 (en) | Adsorption mechanism and adsorption method, and manufacturing apparatus and manufacturing method | |
EP1788631B1 (en) | Photonic device with integrated hybrid microlens array | |
JP2007142042A (en) | Semiconductor package, manufacturing method thereof, semiconductor module, and electronic equipment | |
US20060012019A1 (en) | Semiconductor package | |
US20170110641A1 (en) | Semiconductor package and manufacturing method thereof | |
US20210399518A1 (en) | Method for producing semiconductor lasers and semiconductor lasers | |
KR20080057136A (en) | Position measurement apparatus, imaging apparatus, exposure apparatus, and device manufacturing method | |
TW201344889A (en) | Photosensitive device and method for forming the same | |
KR20010073297A (en) | Calibration apparatus for wafer marking system | |
US20080061425A1 (en) | Chip package structure and fabricating method thereof | |
JP2007150038A (en) | Optical semiconductor device and method for fabrication thereof | |
EP3874566A1 (en) | Quad flat no-leads package for side emitting laser diode | |
US11996505B2 (en) | Vacuum injection molding for optoelectronic modules | |
KR100867521B1 (en) | Method of packaging wafer level package with marking layer | |
US9406818B2 (en) | Chip package and method of manufacturing the same | |
TW201414992A (en) | Compact spectrometer module and method for manufacturing the same | |
JP5896752B2 (en) | Semiconductor package and manufacturing method thereof | |
JP2006033254A (en) | Imaging apparatus and assembling method thereof | |
KR101161774B1 (en) | Camera module with adaptive focus structure and its manufacturing methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |