KR20010064038A - Method for automatically setting transmission threshold value of DMA memory in ethernet controller - Google Patents
Method for automatically setting transmission threshold value of DMA memory in ethernet controller Download PDFInfo
- Publication number
- KR20010064038A KR20010064038A KR1019990062153A KR19990062153A KR20010064038A KR 20010064038 A KR20010064038 A KR 20010064038A KR 1019990062153 A KR1019990062153 A KR 1019990062153A KR 19990062153 A KR19990062153 A KR 19990062153A KR 20010064038 A KR20010064038 A KR 20010064038A
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- transmission threshold
- threshold
- dma memory
- activated
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
본 발명은 이더네트 콘트롤러(Ethernet Controller)에 관한 것으로, 특히 이더네트 콘트롤러의 직접 엑세스(Direct Memory Access) 메모리(이하 DMA 메모리라 칭함) 전송 임계치 자동 설정방법에 관한 것이다.The present invention relates to an Ethernet controller, and more particularly, to a method for automatically setting a direct memory access (hereinafter referred to as DMA memory) transmission threshold value of an Ethernet controller.
종래의 이더네트 콘트롤러의 DMA 메모리 전송 임계치 설정방법에서는, 먼저 디바이스 드라이버(Device driver)를 통해 일정한 전송 임계치를 레지스터에 셋팅한 후, 다음에 DMA 메모리 내에 상기 전송 임계치 이상의 데이터가 기입될 경우 CSMA/CD(Carrier Sense Multiple Access with Collision Detection) MAC(Media Access Controller)의 전송 프로토콜 패킷(Protocol Packet) 처리를 위한 블록으로 전달된다.In a conventional method of setting a DMA memory transfer threshold of an Ethernet controller, first, a predetermined transfer threshold is set in a register through a device driver, and then CSMA / CD is written when data above the transfer threshold is written into the DMA memory. (Carrier Sense Multiple Access with Collision Detection) It is delivered to a block for transport protocol packet processing of a media access controller (MAC).
이 경우 전송 임계치가 높게 설정되면, 짧은 패킷(Short Packet)을 전송할 경우에는 별 문제가 없으나 긴 패킷(Long Packet)을 전송할 경우에는 DMA 메모리로 저장되는 데이터가 전송 임계치에 도달될 때 까지 전송이 이루어지지 않게 되므로 전송 성능이 떨어지게 된다. 또한 전송 임계치가 너무 낮게 설정되면, DMA 메모리의 기입시간과 독출시간의 차이로 인하여 언더런(Under-run), 즉 DMA 메모리에 비어 있는 공간이 발생하게 되어 성능이 저하된다.In this case, if the transmission threshold is set high, there is no problem when transmitting a short packet, but when transmitting a long packet, the transmission is performed until the data stored in the DMA memory reaches the transmission threshold. This will reduce the transmission performance. In addition, if the transfer threshold is set too low, under-runs, that is, empty space in the DMA memory, are caused by the difference between the write time and the read time of the DMA memory, thereby degrading performance.
한편 종래의 DMA 메모리 전송 임계치 설정방법에서는, 언더런 발생시 MAC 콘트롤러, 즉 이더네트 콘트롤러가 PCI 버스를 통해 디바이스 드라이버에 인터럽트를 전달하고, 디바이스 드라이버가 인터럽트를 수신한 후 이전에 셋팅되어 있는 전송 임계치보다 큰 새로운 전송 임계치를 레지스터에 셋팅하게 된다.On the other hand, in the conventional method of setting the DMA memory transfer threshold, when an underrun occurs, the MAC controller, that is, the Ethernet controller, delivers an interrupt to the device driver through the PCI bus, and the device driver receives an interrupt that is larger than the previously set transfer threshold. The new transfer threshold will be set in the register.
이러한 과정으로 인하여 종래의 방법에서는 전송 성능이 저하되므로, DMA 메모리에서 허용하는 최대 전송 임계치를 초기화 동안에 미리 셋팅하는 것이 일반적인 방법이다. 그러나 이러한 경우 상술한 바와 같이 짧은 패킷을 전송할 경우에는 별 문제가 없으나 긴 패킷을 전송할 경우에는 DMA 메모리로 저장되는 데이터가 전송 임계치에 도달될 때 까지 전송이 이루어지지 않게 되므로 전송 성능이 떨어지게 되는 문제점이 있다.Since the transfer performance is degraded in the conventional method due to this process, it is common to preset the maximum transfer threshold allowed by the DMA memory during initialization. However, in this case, as described above, when transmitting a short packet, there is no problem. However, when transmitting a long packet, transmission performance is deteriorated since data is not transmitted until the data stored in the DMA memory reaches a transmission threshold. have.
따라서 본 발명이 이루고자하는 기술적 과제는, 짧은 패킷 뿐만 아니라 긴 패킷을 전송할 경우에도 전송 성능을 향상시킬 수 있는 이더네트 콘트롤러의 DMA 메모리 전송 임계치 자동 설정방법을 제공하는 데 있다.Accordingly, an aspect of the present invention is to provide a method for automatically setting a DMA memory transfer threshold of an Ethernet controller capable of improving transmission performance when transmitting not only short packets but also long packets.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 본 발명에 따른 이더네트 콘트롤러의 DMA 메모리 전송 임계치 자동 설정방법을 나타내는 플로우차트이다.1 is a flowchart illustrating a method of automatically setting a DMA memory transfer threshold of an Ethernet controller according to the present invention.
도 2는 도 1에 도시된 본 발명에 따른 DMA 메모리 전송 임계치 자동 설정방법을 수행하는 장치의 개략적인 블록도이다.FIG. 2 is a schematic block diagram of an apparatus for performing a method for automatically setting a DMA memory transfer threshold according to the present invention shown in FIG.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 이더네트 콘트롤러의 DMA 메모리 전송 임계치 자동 설정방법은, 상기 DMA 메모리에 기입되는 데이터의 바이트 수와 상기 DMA 메모리로부터 독출되어 빠져 나가는 데이터의 바이트 수의 차이를 계산하여 상기 DMA 메모리 내에 누적된 바이트 수를 계산하는 단계(a 단계); 상기 누적된 바이트 수와 상기 DMA 메모리에 미리 할당된 기준 바이트 수를 비교하여 상기 누적된 바이트 수가 상기 기준 바이트 수보다 작거나 같을 경우 언더런 검출을 알리는 제1제어신호를 활성화시키는 단계(b 단계); 상기 제1제어신호가 활성화되거나 상기 누적된 바이트 수가 상기 전송 임계치보다 크거나 같을 경우 제2제어신호를 활성화시키는 단계(c 단계); 일정시간 동안 상기 누적된 바이트 수가 상기 전송 임계치보다 작을 경우 제3제어신호를 활성화시키는 단계(d 단계); 상기 제2제어신호가 활성화될 경우 상기 전송 임계치를 제1값 만큼 증가시키고 상기 제3제어신호가 활성화될 경우 상기 전송 임계치를 제2값 만큼 감소시켜 임시 전송 임계치로서 저장하고, 상기 임시 전송 임계치와 미리 설정된 최대 전송 임계치중 작은 값을 상기 (c) 및 (d)단계의 전송 임계치로서 선택하는 단계(e 단계)를 구비하는 것을 특징으로 한다.According to an aspect of the present invention, a method for automatically setting a DMA memory transfer threshold of an Ethernet controller may include a difference between the number of bytes of data written into the DMA memory and the number of bytes of data read out from the DMA memory. Calculating to calculate the number of bytes accumulated in the DMA memory (step a); (B) activating a first control signal for notifying underrun detection when the accumulated number of bytes is less than or equal to the reference number of bytes by comparing the accumulated number of bytes with a reference number of numbers previously allocated to the DMA memory; Activating a second control signal when the first control signal is activated or when the accumulated number of bytes is greater than or equal to the transmission threshold (step c); Activating a third control signal if the accumulated number of bytes for a predetermined time is less than the transmission threshold (d); When the second control signal is activated, the transmission threshold is increased by a first value, and when the third control signal is activated, the transmission threshold is reduced by a second value and stored as a temporary transmission threshold, and the temporary transmission threshold and And selecting (e) the smaller of the preset maximum transmission thresholds as the transmission thresholds of steps (c) and (d).
여기에서 상기 최대 전송 임계치는 상기 DMA 메모리에 대한 전송 최대 허용치이고, 상기 DMA 메모리에 기입되는 데이터는 PCI 버스를 통해 전송된다.Wherein the maximum transfer threshold is the maximum transfer allowance for the DMA memory, and data written to the DMA memory is transferred over the PCI bus.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings illustrating preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 1은 본 발명에 따른 이더네트 콘트롤러의 DMA 메모리 전송 임계치 자동 설정방법을 나타내는 플로우차트이고, 도 2는 도 1에 도시된 본 발명에 따른 DMA 메모리 전송 임계치 자동 설정방법을 수행하는 장치의 개략적인 블록도이다.1 is a flowchart illustrating a method for automatically setting a DMA memory transfer threshold of an Ethernet controller according to the present invention, and FIG. 2 is a schematic diagram of an apparatus for performing the method for automatically setting a DMA memory transfer threshold according to the present invention shown in FIG. 1. It is a block diagram.
먼저 도 2를 참조하면, 상기 장치는, 누적 바이트 카운터(21), 언더런(Under-run) 검출기(22), 전송 임계치 증가 제어신호 발생기(23), 전송 임계치 감소 제어신호 발생기(24), 및 전송 임계치 조절기(25)를 구비한다.First, referring to FIG. 2, the apparatus includes a cumulative byte counter 21, an under-run detector 22, a transmission threshold increasing control signal generator 23, a transmission threshold decreasing control signal generator 24, and A transmission threshold adjuster 25.
이하 도 1 및 도 2를 참조하여 본 발명에 따른 DMA 메모리 전송 임계치 자동 설정방법을 상세히 설명하겠다.Hereinafter, a method of automatically setting a DMA memory transfer threshold according to the present invention will be described in detail with reference to FIGS. 1 and 2.
먼저 상기 누적 바이트 카운터(21)가 DMA 메모리에 기입되는 데이터의 바이트(Byte) 수와 상기 DMA 메모리로부터 독출되어 빠져 나가는 데이터의 바이트 수의 차이를 계산하여 상기 DMA 메모리 내에 누적된 바이트 수(Bytecnt)를 계산한다(단계 11). 이때 상기 DMA 메모리에 기입되는 데이터는 PCI 버스를 통해 전송된다.First, the cumulative byte counter 21 calculates a difference between the number of bytes of data written into the DMA memory and the number of bytes of data read out from the DMA memory and exits, thereby accumulating the number of bytes accumulated in the DMA memory (Bytecnt). Calculate (step 11). At this time, the data written to the DMA memory is transmitted through the PCI bus.
다음에 상기 언더런 검출기(22)가 상기 누적된 바이트 수(Bytecnt)와 상기 DMA 메모리에 미리 할당된 기준 바이트 수(Undercnt)를 비교하여 상기 누적된 바이트 수(Bytecnt)가 상기 기준 바이트 수(Undercnt)보다 작거나 같을 경우 언더런 검출을 알리는 제1제어신호(Underup)를 활성화시킨다(단계 12 및 14).Next, the underrun detector 22 compares the accumulated byte number Bytecnt with a reference byte number Undercnt previously allocated to the DMA memory, so that the accumulated byte number Bytecnt is the reference byte number Undercnt. If less than or equal to, activates the first control signal Underup indicating underrun detection (steps 12 and 14).
여기에서 상기 언더런(Under-run)은 DMA 메모리의 기입시간과 독출시간의 차이로 인하여 송신중에 DMA 메모리에 비어 있는 공간이 발생될 가능성이 있어서 전송이 중단될 수 있다는 인터럽트(Interrupt)를 의미한다. 또한 상기 제1제어신호(Underup)가 활성화된다는 것은 언더런 발생이 예상된다는 것으로서 PCI 버스를 통해 더 많은 데이터를 DMA 메모리로 기입하여 언더런이 발생되지 않도록 하라는 것을 의미한다.Here, the under-run means an interrupt that the transfer may be interrupted because an empty space may be generated in the DMA memory during transmission due to the difference between the write time and the read time of the DMA memory. In addition, the activation of the first control signal Underup means that underrun is expected, and means that more data is written into the DMA memory through the PCI bus so that the underrun does not occur.
한편 상기 누적된 바이트 수(Bytecnt)가 상기 기준 바이트 수(Undercnt)보다 클 경우에는 상기 언더런 검출기(22)는 상기 제1제어신호(Underup)를 비활성화시킨다(단계 13).On the other hand, when the accumulated byte number Bytecnt is larger than the reference byte number Undercnt, the underrun detector 22 deactivates the first control signal Underup (step 13).
다음에 상기 전송 임계치 증가 제어신호 발생기(23)는 상기 제1제어신호(Underup)가 활성화되거나 상기 누적된 바이트 수(Bytecnt)가 현재의 전송 임계치(Thres)보다 크거나 같을 경우 제2제어신호(Thresup)를 활성화시킨다(단계 15 및 16). 상기 제2제어신호(Thresup)가 활성화된다는 것은 현재의 전송 임계치(Thres)를 증가시켜야 한다는 것을 의미한다.Next, the transmission threshold increasing control signal generator 23 generates the second control signal when the first control signal Underup is activated or when the accumulated byte number Bytecnt is greater than or equal to a current transmission threshold Thres. Thresup) (steps 15 and 16). The activation of the second control signal Thresup means that the current transmission threshold Thres should be increased.
상기 전송 임계치 감소 제어신호 발생기(24)는 상기 누적된 바이트 수(Bytecnt)와 상기 전송 임계치(Thres)를 입력으로 하여 상기 전송 임계치(Thres)가 변할 때 리셋된 후 자동으로 증가되는 내부 타이머(Timer)를 구비하며 일정시간(t) 동안 상기 누적된 바이트 수(Bytecnt)가 상기 전송 임계치(Thres)보다 작을 경우 제3제어신호(Thresdown)를 활성화시킨다(단계 18). 상기 제3제어신호(Thresdown)가 활성화된다는 것은 현재의 전송 임계치(Thres)를 감소시켜야 한다는 것을 의미한다.The transmission threshold reduction control signal generator 24 receives the accumulated number of bytes Bytecnt and the transmission threshold Thres as an input and is automatically increased after a reset when the transmission threshold Thres is changed. And a third control signal (Thresdown) is activated when the accumulated number of bytes (Bytecnt) for a predetermined time (t) is less than the transmission threshold Thres (step 18). The activation of the third control signal Thresdown means that the current transmission threshold Thres should be reduced.
다음에 상기 전송 임계치 조절기(25)는 상기 제2제어신호(Thresup), 상기 제3제어신호(Thresdown), 및 미리 설정된 최대 전송 임계치(Maxthres)에 응답하여 상기 전송 임계치(Thres)를 증가시키거나 또는 감소시킨다.Next, the transmission threshold controller 25 increases the transmission threshold Thres in response to the second control signal Thresup, the third control signal Thresdown, and a preset maximum transmission threshold Maxthres. Or reduce.
즉 상기 전송 임계치 조절기(25)는 상기 제2제어신호(Thresup)가 활성화될 경우 상기 전송 임계치(Thres)를 소정의 제1값(n) 만큼 증가시키고 상기 제3제어신호(Thresdown)가 활성화될 경우에는 상기 전송 임계치(Thres)를 소정의 제2값(m) 만큼 감소시켜 임시 전송 임계치로서 저장한다(단계 17 및 19).That is, when the second control signal Thresup is activated, the transmission threshold controller 25 increases the transmission threshold Thres by a predetermined first value n and activates the third control signal Thresdown. In this case, the transmission threshold Thres is reduced by a predetermined second value m and stored as a temporary transmission threshold (steps 17 and 19).
이후 상기 전송 임계치 조절기(25)는 상기 저장된 임시 전송 임계치와 미리 설정된 상기 최대 전송 임계치(Maxthres)중 작은 값을 선택하여 상기 전송 임계치(Thres)로서 최종 출력한다(단계 20). 여기에서 상기 최대 전송 임계치(Maxthres)는 상기 DMA 메모리에 대한 전송 최대 허용치를 의미한다.Thereafter, the transmission threshold controller 25 selects a smaller value of the stored temporary transmission threshold and the preset maximum transmission threshold Maxthres and finally outputs the transmission threshold Thres (step 20). In this case, the maximum transfer threshold Maxthres means a maximum transfer allowance for the DMA memory.
이와 같이 상술한 본 발명에 따른 이더네트 콘트롤러의 DMA 메모리 전송 임계치 설정방법에 의하면, DMA 메모리의 현재 상태를 체크하여 그 결과에 따라 전송 임계치가 자동으로 변경 설정될 수 있다.As described above, according to the method of setting the DMA memory transfer threshold of the Ethernet controller according to the present invention, the transfer threshold may be automatically changed and set according to the result of checking the current state of the DMA memory.
따라서 짧은 패킷 뿐만 아니라 긴 패킷을 전송할 경우에도 전송 임계치가 적절한 값을 갖도록 자동으로 설정됨으로써 전송 성능이 향상될 수 있는 장점이 있다.Therefore, when transmitting not only short packets but also long packets, a transmission threshold is automatically set to have an appropriate value, thereby improving transmission performance.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따른 이더네트 콘트롤러의 DMA 메모리 전송 임계치 설정방법에 의하면, DMA 메모리의 현재 상태를 체크하여 그 결과에 따라 전송 임계치가 자동으로 변경 설정될 수 있으므로, 짧은 패킷 뿐만 아니라 긴 패킷을 전송할 경우에도 전송 임계치가 적절한 값을 갖도록 자동으로 설정됨으로써 전송 성능이 향상될 수 있는 장점이 있다.As described above, according to the method of setting the DMA memory transfer threshold of the Ethernet controller according to the present invention, the transfer threshold can be automatically changed and set according to the result of checking the current state of the DMA memory. Even when transmitting, the transmission threshold is automatically set to have an appropriate value, thereby improving transmission performance.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990062153A KR20010064038A (en) | 1999-12-24 | 1999-12-24 | Method for automatically setting transmission threshold value of DMA memory in ethernet controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990062153A KR20010064038A (en) | 1999-12-24 | 1999-12-24 | Method for automatically setting transmission threshold value of DMA memory in ethernet controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010064038A true KR20010064038A (en) | 2001-07-09 |
Family
ID=19629708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990062153A KR20010064038A (en) | 1999-12-24 | 1999-12-24 | Method for automatically setting transmission threshold value of DMA memory in ethernet controller |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010064038A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441884B1 (en) * | 2002-04-17 | 2004-07-27 | 한국전자통신연구원 | Network system performing high speed block data transfer between packet processing engine and main processor and direct memory access management method for the same |
-
1999
- 1999-12-24 KR KR1019990062153A patent/KR20010064038A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441884B1 (en) * | 2002-04-17 | 2004-07-27 | 한국전자통신연구원 | Network system performing high speed block data transfer between packet processing engine and main processor and direct memory access management method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5778175A (en) | Method implemented by a computer network adapter for autonomously adjusting a transmit commencement threshold valve upon concurrence of an underflow condition | |
| US5721955A (en) | System for transferring portion of data to host from buffer if size of packet is greater than first threshold value but less than second threshold value | |
| KR101885935B1 (en) | Method and apparatus for serial data transmission at a switchable data rate | |
| US5412782A (en) | Programmed I/O ethernet adapter with early interrupts for accelerating data transfer | |
| US6172984B1 (en) | System and method for reducing the latency for time sensitive data over CSMA/CD networks | |
| US5553072A (en) | Communication apparatus and method | |
| JPS6331245A (en) | Communication network | |
| US5797037A (en) | Interrupt request control logic reducing the number of interrupts required for I/O data transfer | |
| US5982781A (en) | Process for information transmission in a bus system having several participants | |
| KR20010064038A (en) | Method for automatically setting transmission threshold value of DMA memory in ethernet controller | |
| US6747978B1 (en) | Direct memory access packet router method and apparatus | |
| JPH09500992A (en) | Scalar interrupt-recognition system | |
| EP0974909B1 (en) | Data transfer management system for managing burst data transfer | |
| KR100367138B1 (en) | Network Interface Controller | |
| JP2742158B2 (en) | Traffic control method | |
| US8769164B2 (en) | Methods and apparatus for allocating bandwidth for a network processor | |
| JP3753622B2 (en) | Packet transceiver | |
| KR100441884B1 (en) | Network system performing high speed block data transfer between packet processing engine and main processor and direct memory access management method for the same | |
| JP3137086B2 (en) | Flow control system | |
| US6763405B2 (en) | Process for interfacing a microprocessor with a packet based device and respective system | |
| US7009965B1 (en) | LAN interfacing apparatus | |
| KR960009671B1 (en) | General acknowledgement signal generator for sbus system | |
| KR100239738B1 (en) | Method and apparatus of processing packet data of lan | |
| JPH11289357A (en) | Reception data processing system | |
| JPH057205A (en) | Packet transmission control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |