KR20010060011A - The Reference Clock Supply Apparatus For Synchronizing The Telecommunication Networks - Google Patents
The Reference Clock Supply Apparatus For Synchronizing The Telecommunication Networks Download PDFInfo
- Publication number
- KR20010060011A KR20010060011A KR1019990068008A KR19990068008A KR20010060011A KR 20010060011 A KR20010060011 A KR 20010060011A KR 1019990068008 A KR1019990068008 A KR 1019990068008A KR 19990068008 A KR19990068008 A KR 19990068008A KR 20010060011 A KR20010060011 A KR 20010060011A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- reference clock
- data
- information
- spread
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 238000012937 correction Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 14
- 238000005070 sampling Methods 0.000 claims description 12
- 238000011084 recovery Methods 0.000 claims description 11
- 230000007480 spreading Effects 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 230000010363 phase shift Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 8
- 229910052792 caesium Inorganic materials 0.000 abstract description 3
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 abstract description 3
- 238000007429 general method Methods 0.000 abstract 1
- 238000012876 topography Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/19—Earth-synchronous stations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
본 발명은 통신 시스템에서 통신망 동기를 위해 필요한 기준 클락을 정지궤도위성을 이용해 제공하는 기준 클락 송수신 장치에 관한 것으로, 특히, 위성의 동보적인 성격을 이용하여 시각/주파수 동기를 간단히 이루고자 하는, 통신망 동기를 위한 기준 클락 송수신 장치에 관한 것이다.The present invention relates to a reference clock transmission and reception apparatus for providing a reference clock necessary for network synchronization in a communication system using a geostationary orbital satellite. In particular, a network synchronization is to easily achieve time / frequency synchronization using a satellite's synchronous nature. It relates to a reference clock transceiver for.
종래의 기술은 기준 클락의 발생을 미국의 군사위성인 광역 지구 측위 방식(GPS)(이하, 간단히 "GPS"라함) 시스템에 의존하고 있으며, 기본적으로 절대적인 시각/주파수 동기가 된 GPS 위성들이 시각 동기된 신호를 지상에 전송하며 지상기지국에서 이 신호를 이용하여 시각/주파수 동기를 맞추어 주는 구조를 가지고 있다.The prior art relies on the global military positioning system (GPS) system, the US military satellite, for the generation of reference clocks, and the GPS satellites are basically time-synchronized with absolute time / frequency synchronization. It transmits the signal to the ground, and the ground base station uses this signal to synchronize the time / frequency.
그러나, 상기한 바와 같은 종래의 GPS 시스템은 데이터를 대역 확산시켜 캐리어에 변조시키는 방식(DSSS/BPSK)을 사용하고 있으나, 동기 과정에서 데이터 변조가 된 신호로부터 기준 클락을 얻어내야 하므로 복잡한 구조의 수신기(예: MCTL)가 요구된다는 문제점이 있다.However, the conventional GPS system as described above uses a method of spreading data by spreading the data and modulating the carrier (DSSS / BPSK). However, the receiver has a complicated structure because a reference clock must be obtained from the data-modulated signal during synchronization. There is a problem that (eg MCTL) is required.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 광역 지구 측위 방식(GPS) 위성이 아닌 정지궤도위성을 이용하는 간단한 장치를 통하여 통신망 동기를 위한 기준 클락을 제공하기 위한, 기준 클락 송수신 장치를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and provides a reference clock transmission and reception device for providing a reference clock for the network synchronization through a simple device using a geostationary orbit satellite rather than a global earth positioning system (GPS) satellite The purpose is.
도 1 은 본 발명에 따른 통신망 동기를 위한 기준 클락 송신 시스템의 일실시예 구성도.1 is a block diagram of an embodiment of a reference clock transmission system for network synchronization according to the present invention.
도 2 는 본 발명에 따른 통신망 동기를 위한 기준 클락 수신 시스템의 일실시예 구성도.2 is a diagram illustrating an embodiment of a reference clock receiving system for synchronizing communication networks according to the present invention;
상기 목적을 달성하기 위한 본 발명은, 통신망 동기를 위한 기준 클락 송신 장치에 있어서, 정밀 클락에 동기된 의사 랜덤 노이즈(PN) 확산 신호를 발생하기 위한 확산 신호 발생 수단; 타이밍 동기에 요구되는 각종 정보들을 정해진 데이터 포맷 형태의 신호로 발생하여 상기 확산 신호에 확산시켜 전달하기 위한 데이터 발생 수단; 상기 확산 신호 발생 수단의 확산 신호와 상기 데이터 발생 수단으로부터전송된 신호를 입력으로 받아 변조시킨 후 정지궤도 위성으로 전송하기 위한 변조 수단을 포함한다.In order to achieve the above object, the present invention provides a reference clock transmission apparatus for synchronizing a communication network, comprising: spreading signal generating means for generating a pseudo random noise (PN) spreading signal synchronized with a precision clock; Data generating means for generating a variety of information required for timing synchronization as a signal having a predetermined data format, and spreading the information to the spread signal; And a modulating means for receiving a modulated spread signal of the spread signal generating means and a signal transmitted from the data generating means as an input, modulating the spread signal, and transmitting the modulated signal to a geostationary satellite.
또한, 본 발명은 통신망 동기를 위한 기준 클락 수신 장치에 있어서, 정지궤도 위성으로부터 수신된 신호를 중간주파수 대역으로 변환 후 디지털 샘플링 시퀀스(sampling sequence)로 변환시키기 위한 수신 수단; 디지털 샘플링 시퀀스로 변환된 제 1 신호 및 제 2 신호 중 상기 제 1 신호에 대하여는 국부 발진기에서 발생된 신호중 위상 변환된 신호와 혼합시키고 상기 제 2 신호에 대하여는 상기 국부 발진기에서 발생된 신호와 혼합 시켜 상기 수신 수단으로부터 입력된 신호를 복조하기 위한 복조 수단; 상기 복조 수단을 통과한 상기 제 1 신호 및 상기 제 2 신호에 대하여 역확산 과정을 수행하여 기준 클락을 복구해 내기 위한 기준 클락 복구 수단; 및 상기 기준 클락 복구 수단을 통과한 신호로부터 데이터 신호를 복구해 내고 상기 복조 수단의 복조에 이용될 동기 신호를 제어하기 위한 데이터 복구 수단을 포함한다.In addition, the present invention provides a reference clock receiving apparatus for synchronizing a communication network, comprising: receiving means for converting a signal received from a geostationary satellite into an intermediate frequency band and then converting the signal into a digital sampling sequence; The first signal and the second signal converted into a digital sampling sequence are mixed with the phase-shifted signal among the signals generated by the local oscillator, and the second signal is mixed with the signal generated by the local oscillator. Demodulation means for demodulating a signal input from the receiving means; Reference clock recovery means for recovering a reference clock by performing a despreading process on the first signal and the second signal passing through the demodulation means; And data recovery means for recovering a data signal from the signal passing through the reference clock recovery means and controlling a synchronization signal to be used for demodulation of the demodulation means.
본 발명은 기본적으로 세슘 원자시계를 이용하여 정밀하게 동기된 기준 클락으로 발생한 파일럿 신호와 데이터 신호를 DSSS/QPSK 방식으로 변조하여 정지궤도위성을 이용해 전국에 분배하며, 각 지상 수신국에서는 이 파일럿 신호로부터 기준 클락 및 타이밍 동기를 얻어내며 데이터 신호로부터 궤도 데이터, 시각 정보를 활용해 정밀 타이밍 동기를 얻어내기 위한 장치를 제공하고자 한다.The present invention basically modulates a pilot signal and a data signal generated by a reference clock precisely synchronized with a cesium atomic clock using a DSSS / QPSK method and distributes it nationwide using a geostationary orbital satellite. It is intended to provide a device for obtaining a reference clock and timing synchronization from the data signal and using the orbital data and time information from the data signal to obtain precise timing synchronization.
즉, 본 발명에서는 상기 GPS 등이 가지고 있는 클락 동기의 문제점을 해결하기 위해 데이터가 변조되지 않은 파일럿 신호를 데이터와 동시에 전송해주는 구조를 가지고 있다. 또한, 수신부의 개발 용이성을 위해 기존의 검증된 QPSK 방식의 송/수신기를 적용할 수 있는 장점을 가지고 있다.That is, the present invention has a structure that transmits a pilot signal unmodulated with data at the same time in order to solve the problem of clock synchronization of the GPS and the like. In addition, it has the advantage of applying a conventional QPSK transmitter / receiver for ease of development of the receiver.
이하, 도 1 및 도 2 를 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to FIGS. 1 and 2.
도 1 은 본 발명에 따른 통신망 동기를 위한 기준 클락 송신 시스템의 일실시예 구성도이다.1 is a configuration diagram of an embodiment of a reference clock transmission system for synchronizing communication networks according to the present invention.
먼저, 데이터 발생 장치(101)로부터 정확한 타이밍 동기에 요구되는 시각 정보, 궤도 정보, 보정 데이터 등을 정해진 데이터 포맷 형태인 d(t)로 발생시킨다.First, time information, trajectory information, correction data, etc. required for accurate timing synchronization are generated from the data generating apparatus 101 in a predetermined data format d (t).
이 정보들은 세슘 원자시계(102)에서 나온 정밀 클락에 정확히 동기되어 발생한 의사 랜덤 노이즈(PN:Pseudo random Noise)(이하, 간단히 "PN"이라함) 코드 발생 장치(103)의 PN 확산 신호 c2(t)에 확산시켜 4위상 편이변조(QPSK)(이하, 간단히 "QPSK"라함)기(104)의 데이터 입력(Q)으로 전달하게 된다.This information is used to generate the PN spreading signal c2 (PN) of the pseudo random noise (PN) code hereinafter (hereinafter simply referred to as " PN ") generated precisely in synchronization with the precision clock from the cesium atomic clock 102. It is spread to t) and transmitted to the data input Q of the four phase shift keying (QPSK) (hereinafter simply referred to as "QPSK").
그와 동시에 PN 코드 발생 장치(103)는 이와 별도로 새로운 하나의 PN 확산 신호 c1(t)를 발생시켜 이 신호를 QPSK 변조기(104)의 파일럿 입력(I)으로 전달하게 된다.At the same time, the PN code generator 103 separately generates a new PN spread signal c1 (t), which is then transmitted to the pilot input I of the QPSK modulator 104.
이후에 QPSK 변조기(104)에서는 일반적인 방식에 따라서 I 입력 신호와 Q 입력 신호를 각각 위상이 90°차이가 나는 반송파를 곱해서 더하여 무선 주파수(RF) 변환기(105)를 거쳐서 송신 안테나(106)를 통해 위성으로 보낸다.The QPSK modulator 104 then multiplies the I input signal and the Q input signal by a multiplier of 90 ° out of phase, respectively, according to a general scheme, through the transmit antenna 106 via the radio frequency (RF) converter 105. Send to satellite
도 2 는 본 발명에 따른 통신망 동기를 위한 기준 클락 수신 시스템의 일실시예 구성도이다.2 is a diagram illustrating an embodiment of a reference clock receiving system for synchronizing communication networks according to the present invention.
먼저, 기능을 간단히 설명하면 수신 안테나(210)와 무선 주파수(RF) 회로(220)를 거쳐서 적절한 중간주파수 대역으로 떨어진 신호를 아날로그/디지털 변환기(A/D Converter)(230)에서 적절한 샘플링 클럭(sampling clock) 주기로 디지털 샘플링 시퀀스(sampling sequence)로 변환시킨다.First, the function will be briefly described. A signal that is separated into an appropriate intermediate frequency band through the receiving antenna 210 and the radio frequency (RF) circuit 220 may be transferred to an appropriate sampling clock (A / D converter) 230. Convert into a digital sampling sequence with a sampling clock cycle.
이 샘플링 시퀀스들은 믹서(Mixer) 단(241,242)의 입력으로 전달된다. 국부 발진기(250)에서 발생한 신호는 나중에 선택 논리(Decision Logic)회로에서 적절한 피드백 과정을 거쳐서 위상 동기 회로(PLL)(260)에서 위상 동기를 맞춘 후에 제 1 믹서(Mixer) 단(241)에는 파일럿 채널(In phase)(이하, 간단히 "I channel"이라함)로, 제 2 믹서(Mixer) 단(242)에는 90°위상 변환기(270)를 통해 데이터 채널(Quadra phase)(이하, 간단히 "Q channel"이라함)로 캐리어가 인가되게 되어 수신 신호에 대한 복조과정이 이루어 진다.These sampling sequences are passed to the inputs of the mixer stages 241 and 242. The signal generated by the local oscillator 250 is later subjected to an appropriate feedback process in a decision logic circuit and then phase-locked in a phase locked circuit (PLL) 260, and then piloted to a first mixer stage 241. In phase (hereinafter simply referred to as "I channel"), the second mixer stage 242 has a phase phase (hereinafter referred to simply as "Q" through a 90 ° phase converter 270). channel is applied to the carrier) to demodulate the received signal.
각각의 베이스밴드로 변환된 I 채널(channel)과 Q 채널(channel) 신호들은 각각 모듈로 2 에더(Modulo 2 Adder)(281,282)에서, PN 코드 발생기(290)에서 국부적으로 발생된 PN 코드와 곱해져서 디스프레딩(despreading) 과정을 통해 기준 클락을 복구해낸다.The I-channel and Q-channel signals, which are converted to respective basebands, are respectively multiplied by the PN code generated locally at the Modulo 2 Adder (281, 282) and the PN code generator (290). The reference clock is recovered by despreading.
이 디스프레딩(despreading) 과정을 수행한 I/Q sampled sequence들은 통합&덤프(Integrate & Dump) 회로(291,292)를 통해 PN 코드 주기만큼의 정보값들이 더해져서 결정 논리(Decison Logic) 회로(211)에 인가되게 된다. 결정 논리(Decision Logic) 회로(211)에서는 이 정보들을 가지고 다음의 두 가지 식으로부터 위상 동기 회로(PLL)(260)와 PN 코드 발생기(290)에 각각의 피드백 값을 적용해준다. 이용되는 첫 번째 식은 아래의 [수학식 1]과 같다.The I / Q sampled sequences that perform this despreading process are added with information values equal to the PN code period through the Integrate & Dump circuits (291, 292). ) Is applied. The decision logic circuit 211 uses these information to apply the respective feedback values to the phase locked circuit (PLL) 260 and the PN code generator 290 from the following two equations. The first equation used is shown in Equation 1 below.
이 조건을 만족시키는 방향으로 수신된 신호의 PN 오프셋(offset) 값을 추정할 수 있고, 이 정보를 이용해 PN 코드 발생기(290)의 PN 오프셋(offset) 값을 튜닝(tuning) 한다. 다른 하나의 결정(Decision) 값은 아래의 [수학식 2]와 같다.The PN offset value of the received signal can be estimated in a direction satisfying this condition, and the information is used to tune the PN offset value of the PN code generator 290. The other decision value is shown in Equation 2 below.
즉, I 채널(channel) 전력(power) 값이 최대가 되고 Q 채널(channel) 값이 최소가 될 때 캐리어 주파수 신호의 위상이 수신 신호와 동위상이 되므로 이 조건을 만족하는 위상값을 추적하여 위상 동기 회로(PLL)(260)에 인가해 준다.In other words, when the I channel power value becomes the maximum and the Q channel value becomes the minimum, the phase of the carrier frequency signal becomes in phase with the received signal. The phase synchronization circuit (PLL) 260 is applied.
파일럿(Pilot) 채널에 대한 트랙킹(tracking) 과정을 통해 캐리어 로크(carrier lock)와 PN 코드 위상 로크(phase lock)가 얻어지면 데이터 복구 과정이 진행된다.If a carrier lock and a PN code phase lock are obtained through a tracking process for a pilot channel, a data recovery process is performed.
데이터 복구 과정을 살펴보면 데이터는 Q 채널(channel)에 인가되어 있기 때문에 Q 채널(channel) 신호가 모듈로 2 에더(Modulo 2 Adder)(293)에서 데이터 채널(data channel)용 PN 코드인 c2(t)를 통해 디스프레딩(despreading) 과정이 수행되고 PN 코드 주기에 해당하는 만큼의 통합&덤프(Integrate & Dump) 회로(294)를 통해 나온 값을 통해 논리적으로 '0'인지 '1'인지를 비트 검출기(295)에서 판정하고 이 판정된 디지털 데이터들이 데이터 프로세서(Data processor) 쪽으로 전달되어진다.Looking at the data recovery process, since the data is applied to the Q channel, the Q channel signal is modulated by the modulo 2 adder 293, c2 (t, which is a PN code for the data channel). ), The despreading process is performed and the value from the Integrate & Dump circuit (294) corresponding to the PN code cycle is used to determine whether it is logically '0' or '1'. The bit detector 295 determines and the determined digital data is passed to a data processor.
수신 시스템에서의 신호 처리 과정을 수학식을 참조하여 상세히 설명하면 다음과 같다.The signal processing in the receiving system will be described in detail with reference to the following equation.
무선 주파수(RF) 회로(220)를 거쳐 적당한 IF 주파수대로 떨어진 신호는 아래의 [수학식 3]과 같이 표시될 수 있다.The signal dropped to the appropriate IF frequency via the radio frequency (RF) circuit 220 may be represented by Equation 3 below.
여기서 적절한 오버샘플링(oversampling)을 하여 아날로그/디지털 변환기(ADC) (230)에서 나오는 출력 신호는 다음과 같이 표본화 이산 시퀀스(sampled discrete sequence)의 형태가 된다.Here, the output signal from the analog-to-digital converter (ADC) 230 by appropriate oversampling is in the form of a sampled discrete sequence as follows.
여기서 Ts는 표본화 피리어드(sampling period)이다. 나이키스트 샘플링 이론(Nyquist sampling theorem)을 만족시킬 정도로 샘플링을 수행하면 연속된 파(continuous wave)의 특성을 모두 가진 이산 시퀀스(discrete sequence)가 되므로 간단히 연속(continuous)한 수식으로 설명한다. 국부 발진기(Local Oscillator)(250)와 위상 동기 회로(PLL)(260)를 거쳐서 나오는 신호는 다음과 같은 형태를 가지고 있다.Where T s is the sampling period. Sampling enough to satisfy the Nyquist sampling theorem results in a discrete sequence with all the characteristics of a continuous wave, so it is simply described as a continuous equation. The signal coming through the local oscillator 250 and the phase locked circuit (PLL) 260 has the following form.
이 신호가 In phase 형태로 믹서(mixer)(241)에 인가되고, Quadrature 형태로 믹서(mixer)(242)에 인가되면 각각 믹서(mixer)의 출력은 다음과 같다.When the signal is applied to the mixer 241 in the in-phase form, and applied to the mixer 242 in the quadrature form, the outputs of the mixers are as follows.
PN 코드 발생기(PN code generator)(290)에서는 자기의 임의적인 위상(phase)을 가지는 코드 워드(code word)를 지속적으로 발생시키는데, 일단 파일럿 채널(pilot channel)을 복구해내는 위쪽의 두 개의 I, Q loop 만을 고려할 경우 단일 비트(signed bit)에 대해서는 모듈로 2 에더(modulo-2 Adder)를 통과하고 진폭(amplitude)에 대해서는 다중화(multiplication)를 수행하는데 그 수행한 출력값은 상기 [수학식 6]과 같다.The PN code generator 290 continuously generates a code word with its own arbitrary phase, once the two upper I's have recovered the pilot channel. In the case of considering only the Q loop, the modulo-2 adder passes through the modulo-2 adder for the signed bit and the multiplication is performed for the amplitude. ] Is the same.
파일럿(pilot) PN과 데이터(data) 확산 PN인 두 개의 신호 c1(t)와 c2(t)의 상호 상관(crosscorrelation)이 거의 없다면 두 번째 텀(term)들은 각각 무시할 수 있다. 따라서 I, Q 채널(channel)에서 각각 첫 번째 텀(term) 만을 고려하면 아래의 [수학식 7]과 같이 쓰일 수 있다.If there is little crosscorrelation between the two signals c1 (t) and c2 (t), the pilot PN and the data spreading PN, the second terms can be ignored. Therefore, considering only the first term in each of the I and Q channels (Equation 7) can be written as shown in Equation 7 below.
적절한 데시메이션(decimation)을 거쳐서 고주파 성분의 영향을 없애면 각각의 신호는 아래의 [수학식 8]과 같은 식으로 간략히 표현된다.By eliminating the influence of high frequency components through proper decimation, each signal is briefly expressed as in Equation 8 below.
상기 [수학식 8]과 같은 샘플링 데이터(sampling data)들이 통합&덤프(Integrate&Dump) 회로(291,292,294)에서 코드 주기에 해당하는 시간동안 적분을 수행하면(물론 discrete 한 영역에서는 summation이 됨) 아래의 [수학식 9]와 같은 수식에 의해 표시된다.If the sampling data such as [Equation 8] performs integration for the time period corresponding to the code period in the integrated & dump circuits 291, 292 and 294 (of course, in the discrete area, the summation is performed). (9).
여기서 결정 논리(decision logic)회로(211)에서는 이 값들을 이용해 모르는 변수인 코드 위상(code phase)와 캐리어 위상(carrier phase)인를 추정해낸다.Here, the decision logic circuit 211 uses these values to form a code phase which is a unknown variable. And carrier phase Estimate
여기서 이용되는 식중 코드 위상(code phase)에 대해서는 아래의 [수학식 10]을 이용한다.Code phase used here For Equation 10, Equation 10 below.
이 식을 이용하면 캐리어 위상(carrier phase)에 의한 영향을 완전히 없앨 수 있다. 즉, I2+Q2이 완전히 캐리어(carrier)의 영향이 사라진 아래의 [수학식 11]과 같은 식으로 표현된다.By using this equation, the influence of the carrier phase can be completely eliminated. That is, I 2 + Q 2 is expressed as shown in Equation 11 below where the influence of the carrier is completely eliminated.
따라서, I2+Q2이 최대가 될 때는일 때이다. PN 코드의 특성 중 자동 상관관계(autocorrelation) 특성에 의해 결정된다.Therefore, when I 2 + Q 2 becomes the maximum When It is determined by the autocorrelation property among the characteristics of the PN code.
이제 데이터 복구를 위해서는 캐리어 위상(carrier phase)의 복구를 수행하여야 한다. 캐리어 위상(carrier phase) 복구를 위해서는 아래의 [수학식 12]와 같은 논리 조건을 살펴보면 된다.Now, to recover data, it is necessary to perform the recovery of the carrier phase. Carrier phase (carrier phase) recovery to look at the logical conditions as shown in Equation 12 below.
이 경우에 최대가 될 조건은 당연히일 때이다. 이 조건을 통해 캐리어 락(carrier lock)이 걸리면 데이터 복구는 간단히 세 번째 루프(loop)를 통해 이루어진다. 간단히 수식적으로 정리하면 변수 중의 정보를 이미 파일럿을 통해 확보하였으므로 쉽게 복구된다.The maximum condition in this case is of course When Under this condition, if a carrier lock is applied, data recovery is simply performed through a third loop. Simply put it formulaically, The information is already recovered through the pilot, so it is easily recovered.
PN 코드 주기동안 데이터(data) 정보의 변화가 없으므로 D의 값을 구해낼 수 있다.Since there is no change in data information during the PN code period, the value of D can be obtained.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains, and the above-described embodiments and accompanying It is not limited to the drawing.
상기와 같은 본 발명은 정지궤도위성 하나만을 이용해 대략 우리나라 지형에서 약 전국적으로 100 ns 이내의 시각동기 오차를 가지는 통신망 동기 시스템 구현에 이용될 뿐만 아니라, 기존 QPSK 복조기를 충분히 활용할 수 있는 부가적인 장점을 가지고 있으며, 파일럿 채널(I 채널)과 데이터 채널(Q 채널)이 서로 PN 코드와 캐리어 측면에서 직교성을 가지므로 서로 영향을 미치지 않는 우수한 효과가 있다.As described above, the present invention is not only used to implement a network synchronization system having a visual synchronization error of about 100 ns in the Korean terrain using only one geostationary satellite, but also has an additional advantage of fully utilizing the existing QPSK demodulator. Since the pilot channel (I channel) and the data channel (Q channel) are orthogonal in terms of the PN code and the carrier, they do not affect each other.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068008A KR100625419B1 (en) | 1999-12-31 | 1999-12-31 | The Reference Clock Supply Apparatus For Synchronizing The Telecommunication Networks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068008A KR100625419B1 (en) | 1999-12-31 | 1999-12-31 | The Reference Clock Supply Apparatus For Synchronizing The Telecommunication Networks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010060011A true KR20010060011A (en) | 2001-07-06 |
| KR100625419B1 KR100625419B1 (en) | 2006-09-18 |
Family
ID=19635096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068008A KR100625419B1 (en) | 1999-12-31 | 1999-12-31 | The Reference Clock Supply Apparatus For Synchronizing The Telecommunication Networks |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100625419B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100760803B1 (en) * | 2001-04-16 | 2007-09-20 | 주식회사 케이티 | Receiving device and method for time/frequency synchronizing system using satellites |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0150281B1 (en) * | 1995-12-12 | 1998-11-02 | 양승택 | Timing synchronization among base stations using spread spectrum |
| US5809397A (en) * | 1996-02-29 | 1998-09-15 | Motorola, Inc. | Method and apparatus for system synchronization in a messaging system |
| KR100275458B1 (en) * | 1998-09-26 | 2000-12-15 | 이계철 | Method for time/frequency synchronization embodiment using the geostationary satellite on the time/frequency synchronization system |
| KR100277226B1 (en) * | 1998-11-06 | 2001-01-15 | 이계철 | Synchronization signal generator using stop satellite and method |
-
1999
- 1999-12-31 KR KR1019990068008A patent/KR100625419B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100760803B1 (en) * | 2001-04-16 | 2007-09-20 | 주식회사 케이티 | Receiving device and method for time/frequency synchronizing system using satellites |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100625419B1 (en) | 2006-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0708534B1 (en) | Spread spectrum receiving apparatus | |
| EP0682427B1 (en) | Correlation detector and communication apparatus | |
| EP0446024B1 (en) | Spread-spectrum communication system | |
| US4912722A (en) | Self-synchronous spread spectrum transmitter/receiver | |
| US4630283A (en) | Fast acquisition burst mode spread spectrum communications system with pilot carrier | |
| US4291409A (en) | Spread spectrum communications method and apparatus | |
| CN101053228B (en) | Method and device for demodulating galileo alternate binary offset carrier (altboc) signals | |
| US5748623A (en) | Code division multiple access transmitter and receiver | |
| EP0675606A1 (en) | Receiver for spread spectrum communication | |
| JP3280141B2 (en) | Spread spectrum receiver | |
| JPH069348B2 (en) | Spread spectrum communication system | |
| WO1995024656A1 (en) | Method and apparatus for digital processing in a global positioning system receiver | |
| CA2087712A1 (en) | Sawc phase-detection method and apparatus | |
| JPH0646032A (en) | Spread spectrum communication system | |
| US5402442A (en) | Receiving device for receiving and demodulating spread spectrum-modulated GPS wave | |
| US6188716B1 (en) | Radio and communication method using a transmitted intermediate frequency | |
| Misra et al. | Code and Carrier Tracking Loops for GPS C/A Code. | |
| KR100625419B1 (en) | The Reference Clock Supply Apparatus For Synchronizing The Telecommunication Networks | |
| KR100232362B1 (en) | Satellite signal receiver using non-coherent dll | |
| Simone et al. | AX/X spread-spectrum transponder for secure communication | |
| JP2900756B2 (en) | GPS receiver | |
| JP2000174685A (en) | Communication equipment and communication method | |
| JPH0832487A (en) | Spread spectrum communication system | |
| JP2650557B2 (en) | Synchronous spread spectrum modulated wave demodulator | |
| JPH0514312A (en) | Radio communication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120911 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130827 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |