KR20010058960A

KR20010058960A - A method for forming a capacitor of a semiconductor device

Info

Publication number: KR20010058960A
Application number: KR1019990066336A
Authority: KR
Inventors: 김대영
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2001-07-06

Abstract

PURPOSE: A method for forming a capacitor of a semiconductor device is provided to improve a characteristic of a semiconductor device by burying a guarding region as a photoresist layer. CONSTITUTION: The first sacrificial insulating layer(33) is formed on a semiconductor substrate(31). A guarding region and a storage electrode region of the sacrificial insulating layer(33) are etched. A conductive layer(35) for storage electrode is formed on the whole structure. A surface area is diffused by performing a thermal process for a surface of the conductive layer(35) for storage electrode. The second sacrificial insulating layer(39) is formed on the whole structure. The second sacrificial insulating layer(39) is etched back. A photoresist pattern(41) is formed on a peripheral circuit region of the semiconductor substrate(31). The first and the second sacrificial insulating layers(33,39) are removed from a cell region. A storage electrode is formed by removing the photoresist pattern(41).

Description

A method for forming a capacitor of a semiconductor device

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체기판의 셀부와 주변회로부의 경계부에서 유발되는 결함을 방지하기 위하여 가아딩 영역을 감광막으로 매립함으로써 반도체소자의 특성 및 신뢰성을 향상시키는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a technique of improving characteristics and reliability of a semiconductor device by embedding a guiding region with a photosensitive film in order to prevent defects caused at the boundary between the cell portion and the peripheral circuit portion of the semiconductor substrate. It is about.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As semiconductor devices are highly integrated and cell size is reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, it is important to reduce the area while increasing the capacitance of a capacitor that occupies a large area on a chip, which is an important factor for high integration of the DRAM device.

그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법을 사용하였다.Therefore, the capacitance C of the capacitor represented by (εo × εr × A) / T (wherein εo is the dielectric constant of the dielectric film, εr is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film). In order to increase, a method of using a material having a high dielectric constant as a dielectric film, forming a thin dielectric film, or increasing the surface area of a capacitor is used.

그리고, 상기 캐패시터의 표면적을 증가시키기 위하여 삼차원적인 구조를 갖는 저장전극을 형성하였다.In addition, a storage electrode having a three-dimensional structure was formed to increase the surface area of the capacitor.

이때, 상기 캐패시터는 반도체기판의 셀부에만 형성하게 되어 셀부는 상기 캐패시터의 높이만큼 주변회로부 보다 높은 단차를 가지게 되었다.At this time, the capacitor is formed only in the cell portion of the semiconductor substrate so that the cell portion has a step higher than the peripheral circuit portion by the height of the capacitor.

도 1a 내지 도 1e 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.1A to 1E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

먼저, 반도체기판(11) 상부에 하부절연층(도시안됨)을 형성한다.First, a lower insulating layer (not shown) is formed on the semiconductor substrate 11.

이때, 상기 하부절연층은 상기 반도체기판(11) 상에 활성영역을 정의하는 소자분리막을 형성하고 그 상부에 워드라인(도시안됨)을 형성한 다음, 그 상부에 제1층간절연막(도시안됨)을 평탄화시켜 형성하고 상기 반도체기판(11)에 접속되는 비트라인(도시안됨)을 형성한 다음, 그 상부를 평탄화시키는 제2층간절연막으로 형성된다.In this case, the lower insulating layer is formed on the semiconductor substrate 11 to form an isolation layer defining an active region, a word line (not shown) on the upper portion, and then a first interlayer insulating layer (not shown) on the upper portion And a bit line (not shown) connected to the semiconductor substrate 11 are formed, and then a second interlayer insulating film is formed to planarize an upper portion thereof.

그 다음, 상기 반도체기판(11)의 셀부(100), 주변회로부(200)를 포함한 전체표면상부의 상기 하부절연층 상부에 제1제1희생절연막(13)을 일정두께 형성한다.Next, a first thickness of the first sacrificial insulating film 13 is formed on the lower insulating layer on the entire surface including the cell part 100 and the peripheral circuit part 200 of the semiconductor substrate 11.

이때, 상기 제1희생절연막(13)의 두께는 후속공정으로 형성하고자 하는 실린더형 저장전극의 높이를 결정한다.At this time, the thickness of the first sacrificial insulating film 13 determines the height of the cylindrical storage electrode to be formed in a subsequent process.

그리고, 상기 제1희생절연막(13)은 피.에스.지. ( phospho silicate glass, 이하에서 PSG 라 함 ) 로 형성한다.The first sacrificial insulating film 13 is made of P.S. (phospho silicate glass, hereinafter referred to as PSG).

그 다음, 가아딩영역(300) 및 셀부(100)의 저장전극영역(400)을 노출시킬 수 있는 마스크를 이용한 사진식각공정으로 상기 제1희생절연막(13)을 식각하여 제1희생절연막(13)패턴을 형성한다.Next, the first sacrificial insulating layer 13 is etched by a photolithography process using a mask that may expose the guiding region 300 and the storage electrode region 400 of the cell unit 100. ) Form a pattern.

여기서, 주변회로부(200)의 상기 제1희생절연막(13)은 식각하지 않고 보존시킨다.Here, the first sacrificial insulating film 13 of the peripheral circuit unit 200 is preserved without etching.

그리고, 상기 가아딩영역(300)과 이에 이웃하는 저장전극영역(400)과의 거리"600" 은 저장전극영역(400) 간의 거리 "500" 보다 넓게 형성한다. (도 1a)The distance "600" between the guiding region 300 and the storage electrode region 400 adjacent thereto is wider than the distance "500" between the storage electrode regions 400. (FIG. 1A)

그 다음, 전체표면상부에 저장전극용 도전층인 폴리실리콘(15)을 형성한다.Then, polysilicon 15, which is a conductive layer for storage electrodes, is formed over the entire surface.

그 다음, 열처리공정으로 상기 폴리실리콘(15)의 온도를 높여 주어 표면의 폴리실리콘(15)을 이동시킴으로써 표면적을 확대시키는 표면 폴리실리콘층(17)을 형성한다.Next, the surface polysilicon layer 17 is formed to increase the surface area by increasing the temperature of the polysilicon 15 in the heat treatment process to move the surface polysilicon 15.

그리고, 전체표면상부에 상기 제1희생절연막(13) 사이를 매립하는 제2희생절연막(19)을 전체표면상부에 형성한다.Then, a second sacrificial insulating film 19 is formed on the entire surface to fill the space between the first sacrificial insulating film 13 on the entire surface.

이때, 상기 제2희생절연막(19)은 유.에스.지. ( undoped silicate glass, 이하에서 USG 라 함 ) 로 형성한다. (도 1b)At this time, the second sacrificial insulating film 19 is used. (undoped silicate glass, hereinafter referred to as USG). (FIG. 1B)

그 다음, 상기 제1희생절연막(13)을 노출시킬때까지 화학기계연마 ( chemical mechanical polishing, 이하에서 CMP 라 함 ) 방법을 이용하여 평탄화시킨다. (도 1c)Then, the first sacrificial insulating film 13 is exposed to planarization using a chemical mechanical polishing (hereinafter referred to as CMP) method. (FIG. 1C)

그리고, 상기 주변회로부(200) 및 가아딩 영역(300)을 도포하는 감광막패턴(21)을 형성한다.Then, the photosensitive film pattern 21 is formed to apply the peripheral circuit part 200 and the guiding region 300.

이때, 상기 감광막패턴(21)은 상기 셀부(100)만을 노출시킬 수 있는 마스크를 이용한 노광 및 현상공정으로 형성한다. (도 1d)In this case, the photoresist pattern 21 is formed by an exposure and development process using a mask capable of exposing only the cell unit 100. (FIG. 1D)

그 다음, 상기 감광막패턴(21)을 마스크로하여 상기 반도체기판(11)의 셀부(100)에 형성된 제1,2희생절연막(13,19)을 제거하여 상기 셀부(100)에 저장전극을 형성한다.Next, the first and second sacrificial insulating films 13 and 19 formed in the cell portion 100 of the semiconductor substrate 11 are removed using the photoresist pattern 21 as a mask to form a storage electrode in the cell portion 100. do.

그 다음, 상기 감광막패턴(21)을 제거한다.Next, the photoresist pattern 21 is removed.

이때, 상기 가아딩 영역(300)에 이웃한 상기 주변회로부(200)의 제1희생절연막(13)이 일부 식각되어 홈(23)이 형성된다.In this case, the first sacrificial insulating layer 13 of the peripheral circuit unit 200 adjacent to the guiding region 300 is partially etched to form the groove 23.

여기서, 상기 홈(23)은 셀부(100)의 제1,2희생절연막(13,19) 제거공정시 사용되는 식각물질이 확산되어 실시되는 식각공정으로 형성된 것이다. (도 1e)Here, the groove 23 is formed by an etching process in which an etching material used in the process of removing the first and second sacrificial insulating films 13 and 19 of the cell unit 100 is diffused. (FIG. 1E)

도 2 는 상기 도 1a 내지 도 1e 의 공정으로 형성된 반도체소자를 도시한 평면도이다.2 is a plan view illustrating a semiconductor device formed by the process of FIGS. 1A to 1E.

여기서, 상기 ⓐ-ⓐ 에 따른 절단면이 상기 도 1a 내지 도 1e 의 공정으로 형성된 부분을 도시한다.Here, the cut surface according to ⓐ-ⓐ shows a portion formed by the process of Figures 1a to 1e.

상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 주변회로부의 희생절연막이 식각되어 공정 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 특성 및 신뢰성을 저하시키며 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.As described above, the method of forming a capacitor of a semiconductor device according to the prior art has a problem that the sacrificial insulating film of the peripheral circuit portion is etched to degrade process characteristics and reliability, thereby degrading the characteristics and reliability of the semiconductor device and making it difficult to integrate the semiconductor device. There is this.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 가아딩 영역을 감광막으로 매립하여 셀부의 희생절연막을 식각하기 위한 식각물질의 확산을 방지함으로써 소자의 특성 열화를 방지하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.In order to solve the above-mentioned problems of the prior art, a method of forming a capacitor of a semiconductor device which prevents deterioration of device characteristics by embedding a guiding region into a photosensitive film and preventing diffusion of an etching material for etching a sacrificial insulating film of the cell portion. The purpose is to provide.

도 1a 내지 도 1e 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도.1A to 1E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

도 2 는 반도체소자의 저장전극이 형성되는 셀부, 주변회로부 및 이들의 경계부에 형성되는 가아딩 ( guarding ) 등을 도시한 평면도.FIG. 2 is a plan view illustrating a cell unit in which a storage electrode of a semiconductor device is formed, a peripheral circuit unit, and guarding formed at a boundary thereof;

도 3a 내지 도 3e 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.3A to 3E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

〈 도면의 주요주분에 대한 부호의 설명 〉<Description of the code | symbol about the main part of drawing>

11,41,100 : 반도체기판 13,33 : 제1희생절연막11,41,100: semiconductor substrate 13,33: first sacrificial insulating film

15,35 : 저장전극용 도전층, 폴리실리콘15,35: conductive layer for storage electrode, polysilicon

17,37 : 표면이동된 폴리실리콘 19,39 : 제2희생절연막17,37: surface-shifted polysilicon 19,39: second sacrificial insulating film

21,41 : 감광막패턴 23 : 홈21,41: photoresist pattern 23: groove

200 : 주변회로부 300 : 가아딩영역200: peripheral circuit portion 300: guiding area

400 : 저장전극 영역 500 : 저장전극 간의 거리400: storage electrode region 500: distance between storage electrodes

600 : 가아딩영역과 이와 이웃한 저장전극 간의 거리600: distance between the guiding region and the adjacent storage electrode

상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,Capacitor forming method of a semiconductor device according to the present invention for achieving the above object,

하부절연층이 형성된 반도체기판 상부에 캐패시터를 형성하기 위한 제1희생절연막을 형성하는 공정과,Forming a first sacrificial insulating film for forming a capacitor on the semiconductor substrate on which the lower insulating layer is formed;

상기 제1희생절연막의 가아딩영역과 저장전극 영역을 식각하는 공정과,Etching the guarding region and the storage electrode region of the first sacrificial insulating film;

전체표면상부에 저장전극용 도전층을 형성하는 공정과,Forming a conductive layer for a storage electrode on the entire surface;

상기 저장전극용 도전층 표면을 열처리하여 표면을 이동시킴으로써 표면처리된 도전층으로 표면적을 확산시키는 공정과,Heat-treating the surface of the conductive layer for storage electrodes to move the surface to diffuse the surface area to the surface-treated conductive layer;

전체표면상부에 제2희생절연막을 형성하는 공정과,Forming a second sacrificial insulating film over the entire surface;

상기 제2희생절연막을 에치백하되, 상기 제1희생절연막의 일정높이까지 실시하는 공정과,Etching back the second sacrificial insulating film to a predetermined height of the first sacrificial insulating film;

상기 반도체기판의 주변회로부를 도포하는 감광막패턴을 형성하는 공정과,Forming a photosensitive film pattern for coating a peripheral circuit portion of the semiconductor substrate;

상기 감광막패턴을 마스크로하여 셀부의 제1희생절연막과 제2희생절연막을 제거하는 공정과,Removing the first sacrificial insulating film and the second sacrificial insulating film of the cell unit using the photosensitive film pattern as a mask;

상기 감광막패턴을 제거하는 공정으로 상기 셀부와 주변회로부의 단차를 완화시키며 반도체소자의 고집적화에 충분한 정전용량을 갖는 저장전극을 형성하는 공정을 포함하는 것을 특징으로한다.The process of removing the photoresist layer pattern may include forming a storage electrode having a capacitance sufficient to alleviate the step between the cell portion and the peripheral circuit portion and to achieve high integration of the semiconductor device.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2a 내지 도 2e 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.2A through 2E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

먼저, 반도체기판(31) 상부에 하부절연층(도시안됨)을 형성한다.First, a lower insulating layer (not shown) is formed on the semiconductor substrate 31.

이때, 상기 하부절연층은 상기 반도체기판(31) 상에 활성영역을 정의하는 소자분리막을 형성하고 그 상부에 워드라인(도시안됨)을 형성한 다음, 그 상부에 제1층간절연막(도시안됨)을 평탄화시켜 형성하고 상기 반도체기판(31)에 접속되는 비트라인(도시안됨)을 형성한 다음, 그 상부를 평탄화시키는 제2층간절연막으로 형성된다.In this case, the lower insulating layer is formed on the semiconductor substrate 31 to form an isolation layer defining an active region, a word line (not shown) on the upper portion, and then a first interlayer insulating layer (not shown) on the upper portion And a bit line (not shown) connected to the semiconductor substrate 31 are formed, and then a second interlayer insulating film is formed to planarize an upper portion thereof.

그 다음, 상기 반도체기판(31)의 셀부(100), 주변회로부(200)를 포함한 전체표면상부의 상기 하부절연층 상부에 제1제1희생절연막(13)을 일정두께 형성한다.Next, a first thickness of the first sacrificial insulating layer 13 is formed on the lower insulating layer on the entire surface including the cell part 100 and the peripheral circuit part 200 of the semiconductor substrate 31.

이때, 상기 제1희생절연막(33)의 두께는 후속공정으로 형성하고자 하는 실린더형 저장전극의 높이를 결정한다.At this time, the thickness of the first sacrificial insulating film 33 determines the height of the cylindrical storage electrode to be formed in a subsequent process.

그리고, 상기 제1희생절연막(33)은 피.에스.지. ( phospho silicate glass, 이하에서 PSG 라 함 ) 로 형성한다.The first sacrificial insulating film 33 is made of P.S. (phospho silicate glass, hereinafter referred to as PSG).

그 다음, 가아딩영역(300) 및 셀부(100)의 저장전극영역(400)을 노출시킬 수 있는 마스크를 이용한 사진식각공정으로 상기 제1희생절연막(33)을 식각하여 제1희생절연막(33)패턴을 형성한다.Next, the first sacrificial insulating layer 33 is etched by a photolithography process using a mask that may expose the guiding region 300 and the storage electrode region 400 of the cell unit 100. ) Form a pattern.

여기서, 주변회로부(200)의 상기 제1희생절연막(33)은 식각하지 않고 보존시킨다.Here, the first sacrificial insulating film 33 of the peripheral circuit unit 200 is preserved without etching.

그리고, 상기 가아딩영역(300)과 이에 이웃하는 저장전극영역(400)과의 거리 "600" 은 저장전극영역(400) 간의 거리 "500" 보다 넓게 형성한다. (도 3a)The distance "600" between the guiding region 300 and the storage electrode region 400 adjacent thereto is wider than the distance "500" between the storage electrode regions 400. (FIG. 3A)

그 다음, 전체표면상부에 저장전극용 도전층인 폴리실리콘(35)을 형성한다.Then, polysilicon 35, which is a conductive layer for storage electrodes, is formed over the entire surface.

그 다음, 열처리공정으로 상기 폴리실리콘(35)의 온도를 높여 주어 표면의 폴리실리콘(35)을 이동시킴으로써 표면적을 확대시키는 표면 폴리실리콘층(37)을 형성한다.Next, the surface polysilicon layer 37 is formed to increase the surface area by increasing the temperature of the polysilicon 35 by the heat treatment to move the surface polysilicon 35.

그리고, 전체표면상부에 상기 제1희생절연막(33) 사이를 매립하는 제2희생절연막(39)을 전체표면상부에 형성한다.A second sacrificial insulating film 39 is formed on the entire surface to fill the space between the first sacrificial insulating films 33 on the entire surface.

이때, 상기 제2희생절연막(39)은 유.에스.지. ( undoped silicate glass, 이하에서 USG 라 함 ) 로 형성한다. (도 3b)At this time, the second sacrificial insulating film 39 is used. (undoped silicate glass, hereinafter referred to as USG). (FIG. 3B)

그 다음, 상기 제1희생절연막(33) 사이를 매립하는 제2희생절연막(39)의 일정두께까지 에치백 ( etch back ) 한다. (도 1c)Next, the second sacrificial insulating film 39 is etched back to a predetermined thickness between the first sacrificial insulating film 33. (FIG. 1C)

그리고, 상기 주변회로부(200) 및 가아딩 영역(300)을 도포하는 감광막패턴(41)을 형성한다.Then, the photosensitive film pattern 41 is formed to apply the peripheral circuit part 200 and the guiding region 300.

이때, 상기 감광막패턴(41)은 상기 셀부(100)만을 노출시킬 수 있는 마스크를 이용한 노광 및 현상공정으로 형성한다.In this case, the photoresist pattern 41 is formed by an exposure and development process using a mask capable of exposing only the cell unit 100.

그리고, 상기 감광막패턴(41)은 상기 주변회로부(200)와 셀부(100)의 경계부에 형성되는 가아딩 영역(300)에서 상기 제2희생절연막(39)이 에치백된 부분을 매립한다. (도 1d)The photoresist pattern 41 fills a portion where the second sacrificial insulating layer 39 is etched back in the guarding region 300 formed at the boundary between the peripheral circuit portion 200 and the cell portion 100. (FIG. 1D)

그 다음, 상기 감광막패턴(41)을 마스크로하여 상기 반도체기판(31)의 셀부(100)에 형성된 제1,2희생절연막(33,39)을 제거하여 상기 셀부(100)에 저장전극을 형성한다.Next, the first and second sacrificial insulating films 33 and 39 formed on the cell portion 100 of the semiconductor substrate 31 are removed using the photoresist pattern 41 as a mask to form a storage electrode in the cell portion 100. do.

그 다음, 상기 감광막패턴(41)을 제거한다.Next, the photoresist pattern 41 is removed.

이때, 상기 가아딩 영역(300)의 하부에 일부의 제2희생절연막(39)이 남을 수 있다. (도 1e)In this case, a part of the second sacrificial insulating film 39 may remain in the lower part of the guiding region 300. (FIG. 1E)

본 발명의 다른 실시예는 상기 제1희생절연막으로 PSG 를 사용할 수도 있으며, 상기 제2희생절연막으로 감광막을 사용하여 실시할 수도 있다.In another embodiment of the present invention, PSG may be used as the first sacrificial insulating film, or a photosensitive film may be used as the second sacrificial insulating film.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 캐패시터의 형성공정시 셀부와 주변회로부의 단차를 완화시켜 반도체소자의 제조공정을 용이하게하고 그에 따른 반도체소자의 특성 열화를 방지하여 반도체소자의 특성 및 신뢰성을 향상시키며 반도체소자의 고집적화를 가능하게 하는 효과가 있다.As described above, the method for forming a capacitor of a semiconductor device according to the present invention facilitates the manufacturing process of the semiconductor device by preventing the step difference between the cell portion and the peripheral circuit portion during the formation of the capacitor, thereby preventing deterioration of characteristics of the semiconductor device. There is an effect to improve the characteristics and reliability of the semiconductor device and to enable high integration of the semiconductor device.

Claims

Forming a first sacrificial insulating film for forming a capacitor on the semiconductor substrate on which the lower insulating layer is formed;

Etching the guarding region and the storage electrode region of the first sacrificial insulating film;

Forming a conductive layer for a storage electrode on the entire surface;

Heat-treating the surface of the conductive layer for storage electrodes to move the surface to diffuse the surface area to the surface-treated conductive layer;

Forming a second sacrificial insulating film over the entire surface;

Etching back the second sacrificial insulating film to a predetermined height of the first sacrificial insulating film;

Forming a photosensitive film pattern for coating a peripheral circuit portion of the semiconductor substrate;

Removing the first sacrificial insulating film and the second sacrificial insulating film of the cell unit using the photosensitive film pattern as a mask;

Removing the photoresist pattern to reduce the step between the cell portion and the peripheral circuit portion, and forming a storage electrode having a capacitance sufficient for high integration of the semiconductor element.

The method of claim 1,

And the first sacrificial insulating film is formed of a USG or PSG insulating film.

The method of claim 1,

And the second sacrificial insulating film is formed of a PSG insulating film or a photosensitive film.