KR20010058694A - Method for reducing scribe line in a semiconductor fabrication process - Google Patents
Method for reducing scribe line in a semiconductor fabrication process Download PDFInfo
- Publication number
- KR20010058694A KR20010058694A KR1019990066050A KR19990066050A KR20010058694A KR 20010058694 A KR20010058694 A KR 20010058694A KR 1019990066050 A KR1019990066050 A KR 1019990066050A KR 19990066050 A KR19990066050 A KR 19990066050A KR 20010058694 A KR20010058694 A KR 20010058694A
- Authority
- KR
- South Korea
- Prior art keywords
- scribe line
- overlay measurement
- measurement mark
- mark
- overlay
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Abstract
Description
본 발명은 반도체 제조 공정에 관한 것으로, 특히 웨이퍼상의 패턴과 패턴사이에 형성되는 스크라이브 라인(scribe line)을 축소시키는 스크라이브 라인 축소방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing process, and more particularly, to a scribe line reduction method for reducing scribe lines formed between a pattern on a wafer and a pattern between the patterns.
잘 알려진 바와 같이, 반도체 제조 공정은 로트(lot) 단위의 매 반도체 웨이퍼의 상부 표면에 여러 종류의 막을 형성시켜, 이미 만들어진 마스크를 이용하여 반도체 웨이퍼의 특징 부분을 선택적으로 깍아내는 작업을 되풀이함으로서 반도체 웨이퍼상의 각각의 칩상에 동일한 전자 회로를 구성해나가는 전 과정을 의미한다.As is well known, the semiconductor fabrication process involves forming a variety of films on the upper surface of each semiconductor wafer in lot units, and then selectively scraping away the features of the semiconductor wafer using a mask that has already been fabricated. It means the whole process of constructing the same electronic circuit on each chip on the wafer.
상기한 반도체 제조 공정중 노광장비(즉, 스테퍼)로부터 자외선을 발생하여 패턴 마스크상에 그려진 회로 패턴을 반도체 웨이퍼 표면에 전사해주는 포토 마스킹(photomasking) 공정은 웨이퍼 상에 실제로 필요한 회로를 포토 레지스트(photo resist)를 이용하여 그리는 공정으로서, 설계하고자 하는 회로 패턴이 그려진 포토 마스크 또는 레티클(photo mask 또는 reticle)에 빛을 조사하여 웨이퍼 상에 도포된 포토 레지스트를 감광시키므로써 원하는 패턴을 웨이퍼 상에 형성할 수 있도록 하는 공정이다.The photomasking process of generating ultraviolet rays from an exposure apparatus (i.e., stepper) during the semiconductor manufacturing process and transferring the circuit pattern drawn on the pattern mask to the surface of the semiconductor wafer provides a photoresist that actually needs the circuit on the wafer. A process of drawing using a resist, in which a desired pattern can be formed on a wafer by irradiating light on a photo mask or a reticle on which a circuit pattern to be designed is drawn to expose a photoresist applied on the wafer. It is a process to make it possible.
이와 같은 포토마스킹 공정이 완료된 후 그 공정이 정확하게 이루어졌는지를 확인하는 과정이 수행되는 바, 첫 번째로 전자 주사빔 현미경(critical dimenxion scanning electronic beam microscope : CD SEM)을 이용해서 반도체 웨이퍼상에 전사된 패턴의 크기가 원하는 크기로 형성되어있는지를 확인하고, 두 번째로 오버레이 측정 장비를 이용하여 이전에 수행된 포토마스킹 공정에 의해 형성된 패턴과 현재 수행된 포토마스킹 공정에 의해 형성된 패턴과의 위치 정렬이 제대로 이루어졌는지를 확인하는 것이다.After the photomasking process is completed, a process of checking whether the process is performed correctly is performed. Firstly, a critical dimenxion scanning electronic beam microscope (CD SEM) is transferred onto a semiconductor wafer. Check that the size of the pattern is formed to the desired size, and secondly, the alignment of the position between the pattern formed by the photomasking process previously performed by using the overlay measuring device and the pattern formed by the photomasking process currently performed is Is to check that it is done.
이 때, 오버레이 측정 과정은, 오버레이 측정 장비를 이용하여 각각의 노광공정에 의하여 각 층을 형성하는 과정에서, 각 층에서 형성되는 패턴을 정확히 맞추어 쌓기 위한 것으로서, 레티클 상의 오버레이(overlay) 측정 마크에 의하여 각각의 노광 공정에 따른 패턴 형성시 이전에 형성된 패턴과의 위치 정렬을 하여 패턴을 형성한다.In this case, the overlay measuring process is to accurately stack the patterns formed in each layer in the process of forming each layer by the respective exposure process using the overlay measuring equipment, and to overlay overlay mark on the reticle. As a result, patterns are formed by alignment with a previously formed pattern during pattern formation according to each exposure process.
도 1에 도시된 바와 같이, 도면부호 13으로 표시된 오버레이 측정 마크는, 웨이퍼 전면에 단위 반도체 소자를 형성하는 패턴(11)과 패턴(11)의 가장 자리 즉, 스크라이브 라인(12)에 형성된다.As shown in FIG. 1, the overlay measurement marks denoted by reference numeral 13 are formed on the pattern 11 and the edge of the pattern 11, that is, the scribe line 12, which form the unit semiconductor element on the front surface of the wafer.
스크라이브 라인(12)에는 상기한 오버레이 측정 마크(13) 이외에도 도면에는 도시되어 있지 않으나, 포토 마스킹 공정에 의해 형성된 다른 여러 가지 항목을 측정하기 위한 측정 마크들이 함께 형성되어 있다.In addition to the overlay measurement mark 13 described above, the scribe line 12 is provided with measurement marks for measuring various other items formed by a photo masking process, although not shown in the drawing.
이 때, 오버레이 측정 마크(13)는 박스 형태로 외부 박스(outer box)와 내부 박스(inner box)로 구성되며, 현재 사용하는 오버레이 측정 마크는 외부 박스를 첫 번째로 노광을 한 후 두 번째로 내부 박스를 노광하는 방법을 사용한다.At this time, the overlay measurement mark 13 is formed of an outer box and an inner box in the form of a box. The overlay measurement mark currently used is the second after the first exposure of the outer box. The method of exposing the inner box is used.
도 2는 스크라이브 라인(22)에서의 다수의 오버레이 측정 마크를 나타낸 도면으로서, 통상적으로 반도체 소자에 구성되는 스크라이브 라인의 폭은 평균 150㎛로서, 스크라이브 라인의 대부분은 상, 하, 좌, 우로 오버레이 측정 마크가 위치되기 때문에 많은 공간을 차지한다.FIG. 2 is a diagram illustrating a plurality of overlay measurement marks on a scribe line 22. In general, the width of the scribe line formed in the semiconductor device is 150 µm on average, and most of the scribe lines are overlayed on the top, bottom, left, and right sides. It takes up a lot of space because the measuring marks are located.
예를 들어, 오버레이 측정 마크는 외부 박스(23)가 20㎛이고, 내부 박스(24)가 10㎛인 모양을 형성하고, 스크라이브 라인(22)과 외부 박스(23)사이의 거리 즉, d1은 20㎛을 차지하고, 외부 박스(23)와 내부 박스(24)사이의 거리 즉, d2도 10㎛를 차지하는 경우, 웨이퍼상에서 하나의 스크라이브 라인이 차지하는 면적을 살펴보면 다음과 같다.For example, the overlay measurement mark has a shape in which the outer box 23 is 20 μm and the inner box 24 is 10 μm, and the distance between the scribe line 22 and the outer box 23, d1, is When occupying 20 μm and the distance between the outer box 23 and the inner box 24, that is, d 2 also occupies 10 μm, the area occupied by one scribe line on the wafer is as follows.
스크라이브 라인(22)에서 오버레이 측정 마크의 외부 박스까지의 거리(d1)는 20㎛이고, 외부 박스(23) 차지하는 거리, d2는 20㎛, 인접한 오버레이 측정마크의 외부 박스까지의 거리, d4는 50㎛이고, 인접한 오버레이 측정마크의 외부 박스(25)가 차지하는 거리 즉, d2는 20㎛, 외부박스에서 스크라이브 라인(22)까지 거리, d1은 20㎛로서, 총 면적은 약 130㎛를 차지하게 된다.The distance d1 from the scribe line 22 to the outer box of the overlay measurement mark is 20 μm, the distance occupied by the outer box 23, d2 is 20 μm, the distance to the outer box of the adjacent overlay measurement mark, d4 is 50 Μm, the distance occupied by the outer box 25 of the adjacent overlay measurement mark, that is, d2 is 20 μm, the distance from the outer box to the scribe line 22, d1 is 20 μm, and the total area occupies about 130 μm. .
이 때, 오버레이 측정 마크사이에는 도면에 도시되어 있지 않지만 20㎛거리정도를 차지하는 레이어 진행상태를 알 수 있는 마크를 위치될 수 있다.At this time, between the overlay measurement marks may be placed a mark that can know the progress of the layer occupies about 20㎛ distance, although not shown in the figure.
이와 같이, 종래의 오버레이 측정 마크는 스크라이브 라인에서 많은 면적을 차지하고, 따라서, 웨이퍼상에서 스크라이브 라인이 차지하는 면적이 넓어지게 되어 고집적화에 따른 공간 확보가 어려웠다.As such, the conventional overlay measurement mark occupies a large area in the scribe line, and thus, the area occupied by the scribe line on the wafer becomes wider, thus making it difficult to secure space due to high integration.
본 발명은 상기한 바에 의하여 안출된 것으로서, 본 발명의 목적은 오버레이 마크의 크기를 변경하여 스크라이브 라인을 축소하므로써 칩의 수를 증가시켜 고집적화를 이루기 위한 반도체 제조 공정에 있어서 스크라이브 라인 축소 방법을 제공하는 데 있다.The present invention has been made as described above, an object of the present invention is to provide a method for reducing the scribe line in the semiconductor manufacturing process to achieve a high integration by increasing the number of chips by reducing the size of the scribe line by changing the size of the overlay mark. There is.
전술한 목적을 달성하기 위한 본 발명은, 각각의 노광 공정에서 형성된 패턴의 위치 정렬을 위한 외부 박스 및 내부 박스로 되어 있는 오버레이 측정 마크가 형성되어 있는 스크라이브 라인을 축소하는 스크라이브 라인 축소 방법에 있어서,상기 오버레이 측정 마크의 크기를 변경하여 위치시켜 상기 스크라이브 라인상에서 상기 오버레이 측정 마크가 차지하는 면적을 줄이도록 한다.In the present invention for achieving the above object, in the scribe line reduction method for reducing the scribe line formed with the overlay measurement mark consisting of an outer box and an inner box for alignment of the pattern formed in each exposure process, The size of the overlay measurement mark is changed and positioned so as to reduce the area occupied by the overlay measurement mark on the scribe line.
도 1은 일반적인 오버레이 측정 마크가 형성된 웨이퍼의 일부를 나타낸 도면이고,1 is a view showing a portion of a wafer on which a general overlay measurement mark is formed,
도 2는 도 1에 도시된 오버레이 측정 마크를 상세하게 나타낸 도면이고,2 is a view showing in detail the overlay measurement mark shown in FIG.
도 3은 본 발명에 따른 스크라이브 라인을 축소하기 위하여 변경된 오버레이 측정 마크를 나타낸 도면이고,3 is a view showing an overlay measurement mark modified to reduce the scribe line according to the present invention,
도 4는 본 발명의 바람직한 실시예에 따른 오버레이 측정 마크가 형성된 웨이퍼의 일부를 나타낸 도면이다.4 illustrates a portion of a wafer on which overlay measurement marks are formed in accordance with a preferred embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
31, 32 : 오버레이 마크 33 : 스크라이브 라인31, 32: overlay mark 33: scribe line
34 : 레이어 진행상태 마크 41, 42 : 패턴34: layer progress mark 41, 42: pattern
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.
도 3은 본 발명에 따른 스크라이브 라인을 축소하기 위한 변경된 오버레이 측정 마크를 나타낸 도면이다.3 shows a modified overlay measurement mark for reducing the scribe line in accordance with the present invention.
동 도면에서 알 수 있는 바와 같이, 본 발명에 따른 오버레이 측정 마크(31)는 종래의 외부 박스와 내부 박스로 이루어진 박스(Box) 형태에서 바(Bar)형태로 변경하여 크기를 감소시켰다.As can be seen in the figure, the overlay measurement mark 31 according to the present invention has been reduced in size by changing the form of a box (Bar) consisting of a conventional outer box and the inner box (Bar).
즉, 본 발명에 따른 오버레이 측정 마크(31, 32)는 바형태로서, 종래의 박스 형태의 오버레이 측정 마크의 경우 스크라이브 라인에서 차지하는 면적이 외부 박스가 20㎛였으나, 변경된 바형태의 오버레이 측정 마크(31, 32)는 스크라이브 라인(33)에서 차지하는 면적 즉, d2는 10㎛에서 2㎛까지 최소화할 수 있다. 그리고, 스크라이브 라인(33)과 바형태의 변경된 오버레이 측정 마크(31)사이의 거리 즉, d1은 10㎛이다.That is, the overlay measurement marks 31 and 32 according to the present invention have a bar shape. In the case of the overlay measurement mark in the form of a conventional box, the area of the scribe line occupies an outer box of 20 μm, but the overlay measurement mark of the changed bar shape ( 31 and 32 may minimize the area occupied by the scribe line 33, that is, d 2 from 10 μm to 2 μm. The distance between the scribe line 33 and the modified overlay measurement mark 31 in the form of a bar, i.e., d1, is 10 mu m.
또한, 상, 하, 좌, 우 오버레이 측정 마크간의 거리 즉, d5는 종래의 박스 형태의 오버레이 측정 마크와 동일 즉, 50㎛로 하며, 오버레이 측정 마크사이의 레이어 진행 상태를 알 수 있는 마크(33)가 차지하는 거리는 10㎛정도로 한다.In addition, the distance between the upper, lower, left, and right overlay measurement marks, i.e., d5, is the same as that of a conventional box-type overlay measurement mark, that is, 50 [mu] m. The distance occupied by) is about 10 μm.
즉, 레이어 진행 상태 마크(34)와 인접한 오버레이 측정 마크 사이(32) 즉,d5는 20㎛로한다.In other words, between the layer progress state mark 34 and the adjacent overlay measurement mark 32, i.e., d5 is 20 mu m.
상기한 데이터에 의하여 스크라이브 라인이 차지하는 면적을 계산하여 보면 스크라이브 라인(33)을 기준으로하여, 스크라이브 라인(32)과 오버레이 측정 마크(31)사이의 거리 즉, d1이 10㎛이고, 오버레이 측정 마크(31)가 차지한 거리 즉, d2가 10㎛이고, 인접한 오버레이 측정 마크(32)와의 거리 즉, d4가 50㎛이고, 인접한 오버레이 측정 마크(32)가 차지한 거리 즉, d2는 10㎛이고, 인접한 오버레이 측정 마크(32)에서 스크라이브 라인(33)까지의 거리 d1은 10㎛일 경우, 총 면적은 90㎛가 된다.When calculating the area occupied by the scribe line based on the above data, the distance between the scribe line 32 and the overlay measurement mark 31, i.e., d1 is 10 mu m based on the scribe line 33, and the overlay measurement mark The distance occupied by 31, i.e., d2 is 10 mu m, the distance with adjacent overlay measurement marks 32, i.e., d4 is 50 mu m, and the distance occupied by adjacent overlay measurement marks 32, i.e., d2 is 10 mu m, When the distance d1 from the overlay measurement mark 32 to the scribe line 33 is 10 mu m, the total area becomes 90 mu m.
따라서, 종래의 박스 형태의 오버레이 측정 마크에 비해서 40㎛정도의 면적을 줄일 수 있게된다.Therefore, it is possible to reduce the area of about 40㎛ compared to the conventional box-shaped overlay measurement mark.
이 때, 스크라이브 라인 면적 축소는 오버레이 측정 마크의 최소값의 크기로 설정하였을 때 최대한으로 축소될 수 있음을 이 기술 분야에 통상의 지식을 가진 자들은 용이하게 이해할 수 있을 것이다.At this time, it will be readily understood by those skilled in the art that the scribe line area reduction can be reduced to the maximum when set to the size of the minimum value of the overlay measurement mark.
도 4는 본 발명의 바람직한 실시예에 따른 오버레이 측정 마크가 형성된 웨이퍼의 일부를 나타낸 도면으로서 동 도면을 참조하여 오버레이 측정 장비에서의 미스얼라인값(Misalign) X, Y를 구한 후 그 결과에 따라 각각의 노광 공정시 패턴의 위치 정렬를 수행한다.FIG. 4 is a view illustrating a portion of a wafer on which an overlay measurement mark is formed according to a preferred embodiment of the present invention. Referring to FIG. 4, misalignment values X and Y of an overlay measurement apparatus are obtained according to the results. Position alignment of the pattern is performed during each exposure process.
여기서, 미스얼라인값 X, Y 측정은 측정하고자 하는 패턴에 대하여 각기 개별적으로 측정할 수 있다.Here, the misalignment values X and Y may be measured separately for the pattern to be measured.
즉, 도 4를 참조하여 설명하면, 웨이퍼의 다수의 패턴중 소정의 패턴에 대하여 첫 번째 노광 공정에서 바형태의 오버레이 측정 마크를 노광하고, 두 번째 공정에서 바형태의 오버레이 측정 마크를 노광하였을 경우, 패턴 좌측의 첫 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 A1이라하고 두 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 A2라하고, 패턴 우측의 첫 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 B1이라하고 두 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 B2라 하고, 패턴 상측의 첫 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 C1이라 하고 두 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 C2라 하고, 패턴 하측의 첫 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 D1이라 하고, 두 번째 노광 공정에서의 스크라이브 라인과 바형태의 오버레이 측정 마크의 차이를 D2라 할 경우 미스얼라인값 X, Y측정은 하기 수학식 1과 수학식 2에 의하여 이루어진다.That is, referring to FIG. 4, when the overlay measurement mark in the form of a bar is exposed to a predetermined pattern among a plurality of patterns of the wafer in the first exposure process and the overlay measurement mark in the form of a bar is exposed in the second process, The difference between the scribe line and the bar-shaped overlay measurement mark in the first exposure process on the left side of the pattern is A1, and the difference between the scribe line and the bar-shaped overlay measurement mark in the second exposure process is A2, and The difference between the scribe line and the bar-shaped overlay measurement mark in the first exposure process is B1, and the difference between the scribe line and the bar-shaped overlay measurement mark in the second exposure process is B2, and the first exposure process on the upper side of the pattern The difference between the scribe line in the bar and the overlay measurement mark in the form of bar is called C1. The difference between the scribe line and the overlay measurement mark in the form of bar is called C2, and the difference between the scribe line and the overlay measurement mark in the form of bar in the first exposure process under the pattern is called D1, and the scribe line in the second exposure process. When the difference between the bar-shaped overlay measurement mark is D2, the misalignment values X and Y are measured by Equations 1 and 2 below.
즉, 측정하고자 하는 패턴에 대하여 개별적으로 미스얼라인값 X 및 Y를 측정할 수 있다.That is, the misalignment values X and Y may be individually measured for the pattern to be measured.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 제조 공정에 있어서 스크라이브 라인 축소 방법은, 오버레이 마크를 박스(Box) 형태에서 바(Bar)형태로 크기를 변경하므로써, 웨이퍼상에서의 스크라이브 라인이 차지하는 면적을 줄여 웨이퍼 다이수를 늘려 고집적화를 이루는 효과를 제공한다.As described above, the scribe line reduction method in the semiconductor manufacturing process according to the present invention changes the size of the overlay mark from the box form to the bar form, thereby reducing the area occupied by the scribe line on the wafer. It reduces the number of wafer dies and increases the density.
또한, 본 발명은 미스얼라인값 측정시 측정하고자 하는 패턴에 대하여 개별적으로 측정할 수 있어, 처리량(Throughput) 및 데이터 분석에 효율적인 효과가 있다.In addition, the present invention can be individually measured for the pattern to be measured when measuring the misalignment value, there is an effective effect on throughput and data analysis.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0066050A KR100424391B1 (en) | 1999-12-30 | 1999-12-30 | Method for measuring align in a semiconductor fabrication process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0066050A KR100424391B1 (en) | 1999-12-30 | 1999-12-30 | Method for measuring align in a semiconductor fabrication process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058694A true KR20010058694A (en) | 2001-07-06 |
| KR100424391B1 KR100424391B1 (en) | 2004-03-24 |
Family
ID=19633202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0066050A KR100424391B1 (en) | 1999-12-30 | 1999-12-30 | Method for measuring align in a semiconductor fabrication process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100424391B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869839B1 (en) * | 2007-08-31 | 2008-11-21 | (주)신세계엔지니어링 | Pallet transfering apparatus for aging test |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100376889B1 (en) * | 1995-10-11 | 2003-06-11 | 주식회사 하이닉스반도체 | Overlay vernier structure and method for forming the same |
| JPH10125751A (en) * | 1996-10-23 | 1998-05-15 | Ricoh Co Ltd | Overlay accuracy measuring pattern and method of measuring overlay accuracy |
| JPH10186634A (en) * | 1996-12-27 | 1998-07-14 | Asahi Kasei Micro Syst Kk | Photomask |
| JP3630269B2 (en) * | 1997-08-18 | 2005-03-16 | 株式会社ルネサステクノロジ | Superposition mark and semiconductor device manufacturing method using this superposition mark |
-
1999
- 1999-12-30 KR KR10-1999-0066050A patent/KR100424391B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869839B1 (en) * | 2007-08-31 | 2008-11-21 | (주)신세계엔지니어링 | Pallet transfering apparatus for aging test |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100424391B1 (en) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| US6225013B1 (en) | Stitching design rules for forming interconnect layers | |
| US9097989B2 (en) | Target and method for mask-to-wafer CD, pattern placement and overlay measurement and control | |
| DE112004001942T5 (en) | Combined pattern with trenches | |
| KR100485295B1 (en) | Photo-mask, photo-mask pair, semiconductor device and method of manufacturing a semiconductor device | |
| US6737205B2 (en) | Arrangement and method for transferring a pattern from a mask to a wafer | |
| JP3332872B2 (en) | Exposure method | |
| JP7445003B2 (en) | Multi-step process inspection method | |
| KR100424391B1 (en) | Method for measuring align in a semiconductor fabrication process | |
| US6130173A (en) | Reticle based skew lots | |
| KR100261164B1 (en) | Eguipment for fabricating of semiconductor device | |
| KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
| US6068955A (en) | Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks | |
| KR0172287B1 (en) | Focusing measurement of exposure apparatus and reiteration accuracy by detecting mark | |
| KR100728947B1 (en) | Method for exposing using reticle for semiconductor device | |
| KR20050111821A (en) | Overlay mark | |
| KR100510754B1 (en) | Test mask creation considering for etching bias | |
| US6717685B1 (en) | In situ proximity gap monitor for lithography | |
| KR100611071B1 (en) | Method for forming mark in semiconductor processing | |
| KR20020052464A (en) | Overlay accuracy measurement mark of semiconductor device | |
| KR20060039638A (en) | Manufacturing method of semiconductor device | |
| US6410350B1 (en) | Detecting die speed variations | |
| JP2002280293A (en) | Method for exposure, original glass for exposure, and substrate | |
| KR20030000840A (en) | Method for forming overlay measurement pattern of semiconductor device | |
| KR19980076177A (en) | Manufacturing method of overlay pattern for measuring alignment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080103 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |