KR20010058325A - Reticle having pattern for measurement registration error and method for forming pattern for measurement registration error - Google Patents
Reticle having pattern for measurement registration error and method for forming pattern for measurement registration error Download PDFInfo
- Publication number
- KR20010058325A KR20010058325A KR1019990062579A KR19990062579A KR20010058325A KR 20010058325 A KR20010058325 A KR 20010058325A KR 1019990062579 A KR1019990062579 A KR 1019990062579A KR 19990062579 A KR19990062579 A KR 19990062579A KR 20010058325 A KR20010058325 A KR 20010058325A
- Authority
- KR
- South Korea
- Prior art keywords
- reticle
- pattern
- registration error
- wafer
- exposure
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Abstract
Description
본 발명은 반도체 소자 제조용 레티클에 관한 것으로, 보다 상세하게는, 레티클의 제작시에 발생되는 레지스트레이션 에러(Registration Error)를 모니터링할 수 있는 레지스트레이션 에러 측정용 패턴이 구비된 레티클 및 상기 레지스트레이션 에러 측정용 패턴의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reticle for manufacturing a semiconductor device, and more particularly, a reticle having a registration error measurement pattern capable of monitoring a registration error occurring during fabrication of the reticle, and a pattern for measuring the registration error. It relates to a method of forming.
반도체 소자를 제조함에 있어서, 콘택홀 및 각종 패턴들은 통상 포토리소그라피(Photolithography) 공정을 통해 형성된다. 상기 포토리소그라피 공정은 식각 대상물 상에 식각 장벽막을 형성하는 공정과 상기 식각 장벽막을 이용해서 상기 식각 대상물을 식각하는 공정을 포함하며, 상기 식각 장벽막을 형성하는 공정은, 예를들어, 식각 대상물 상에 감광막을 도포하는 공정과, 상기 도포된 감광막을 노광하는 공정, 및 상기 노광된 감광막을 현상하는 공정을 포함한다.In manufacturing a semiconductor device, contact holes and various patterns are usually formed through a photolithography process. The photolithography process includes a process of forming an etch barrier film on an etch target and a process of etching the etch target using the etch barrier film, wherein the process of forming the etch barrier film is, for example, on an etch target And a step of applying the photosensitive film, a step of exposing the applied photosensitive film, and a step of developing the exposed photosensitive film.
여기서, 상기 노광 공정은 레티클(Reticle)로 불리우는 노광 마스크를 사용하여 수행되고 있으며, 상기 레티클은 투명성을 갖는 석영 기판 상에 불투명한 크롬 패턴이 형성되어 제작된다.Here, the exposure process is performed using an exposure mask called a reticle, and the reticle is manufactured by forming an opaque chromium pattern on a quartz substrate having transparency.
상기한 레티클을 제작하기 위하여, 종래에는 석영 기판 상에 크롬막 및 감광막을 차례로 형성한 상태에서, 예를들어, 하나의 레티클에 63개의 마스크 패턴이 구비된다고 가정할 때, 먼저, 제1마스크 패턴이 형성될 영역에 광원을 배치시켜 노광을 수행하고, 그런다음, 상기 광원을 초기 위치로 배치시키고, 다시, 제2마스크 패턴이 형성될 영역에 광원을 배치시켜 노광을 수행한 후, 상기 광원을 초기 위치로 배치시키는 방법을 제63마스크 패턴이 형성될 영역까지 반복적으로 수행한 후, 이어서, 노광된 모든 영역에 대한 현상 공정을 수행하여 각 마스크 패턴이 형성될영역에 감광막 패턴을 형성하고, 그리고나서, 이를 식각 장벽으로하는 식각 공정으로 노출된 크롬막 부분을 식각함으로써, 내부에 63개의 마스크 패턴을 갖는 레티클을 제작한다.In order to fabricate the reticle, conventionally, in the state where a chromium film and a photoresist film are sequentially formed on a quartz substrate, for example, assuming that 63 mask patterns are provided in one reticle, first, a first mask pattern The exposure is performed by placing a light source in the area to be formed, and then, the light source is placed in an initial position, and again, the light source is placed in an area where a second mask pattern is to be formed, and then exposure is performed. The method of disposing to the initial position is repeatedly performed to the region where the 63rd mask pattern is to be formed, and then a developing process is performed on all the exposed regions to form a photoresist pattern in the region where each mask pattern is to be formed, and Then, a portion of the chromium film exposed by the etching process using this as an etch barrier is etched to produce a reticle having 63 mask patterns therein.
그런데, 상기 레티클의 제작시에는 레지스트레이션 에러(Registration Error), 즉, 레티클에 형성되는 각각의 마스크 패턴이 정확한 위치에 형성되지 못하는 현상이 발생된다. 특히, 웨이퍼 상에 구현되는 실제 패턴의 신뢰성은 상기 레티클의 제작시에 발생되는 레지스트레이션 에러의 양과 수치에 의존하므로, 반도체 소자의 제조수율을 높이기 위해서는, 상기 레지스트레이션 에러의 억제, 또는, 최소화가 매우 중요하다.However, when the reticle is manufactured, a registration error, that is, a phenomenon in which each mask pattern formed on the reticle is not formed at the correct position occurs. In particular, since the reliability of the actual pattern embodied on the wafer depends on the amount and the number of registration errors generated during fabrication of the reticle, it is very important to suppress or minimize the registration errors in order to increase the manufacturing yield of the semiconductor device. Do.
이를 위해, 종래에는 실제 웨이퍼의 스크라이브 라인에 형성되는 오버레이 버어니어로부터 얻어진 값으로부터 레티클에 구비된 마스크 패턴에 대한 정렬 상태를 모니터링하고, 이것을 수치화하여 레티클의 제작시에 보정 데이터로 이용함으로써, 상기 레티클의 제작시에 발생되는 레지스트레이션 에러를 감소시키고 있다.To this end, conventionally, by monitoring the alignment state of the mask pattern provided in the reticle from the value obtained from the overlay vernier formed on the scribe line of the actual wafer, and digitize it and use it as correction data in the manufacture of the reticle, the reticle The registration error generated at the time of fabrication is reduced.
그러나, 레지스트레이션 에러를 감소시키기 위한 종래의 방법은 레지스트레이션 에러가 허용 범위를 벗어난 특정 마스크 패턴 부분을 찾아낼 수 없기 때문에, 레티클에 구비되는 모든 마스크 패턴들에 대해 일률적인 보정을 수행할 수 밖에 없고, 이에 따라, 각각의 마스크 패턴 형성 영역에 대한 보정을 수행할 수 없는 것에 기인하여, 레지스트레이션 에러의 정확한 보정은 물론, 만족할만한 정도의 보정도 수행할 수 없으며, 결과적으로는, 이러한 레티클의 신뢰성을 확보할 수 없는 문제점이 있다.However, since the conventional method for reducing registration error cannot find a specific mask pattern portion whose registration error is out of an acceptable range, it is inevitable to perform uniform correction on all mask patterns included in the reticle, Accordingly, due to the inability to perform correction for each mask pattern formation region, not only accurate correction of registration errors, but also satisfactory correction cannot be performed. As a result, reliability of such a reticle is ensured. There is a problem that cannot be done.
특히, 반도체 소자의 고집적화로 인하여, 노광 공정을 통해 구현할 수 있는 패턴의 임계 치수가 한계에 이르고 있고, 이는 레티클의 제작에도 적용되므로, 예를들어, 0.13㎛급 소자에 적용되는 레티클의 제작시에는 상기한 레지스트레이션 에러의 발생 정도가 심하고, 아울러, 그 보정도 제대로 이루어지지 못하고 있다.In particular, due to the high integration of semiconductor devices, the critical dimension of the pattern that can be realized through the exposure process is reaching a limit, which is also applied to the manufacture of the reticle, for example, when manufacturing a reticle that is applied to a 0.13㎛ class device. The above-described degree of registration error is severe, and the correction thereof is not properly performed.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 레티클의 제작시에 발생되는 레지스트레이션 에러를 감소시킴과 동시에, 그 보정을 용이하게 수행할 수 있는 레지스트레이션 에러 측정용 패턴이 구비된 레티클 및 상기 레지스트레이션 에러 측정용 패턴의 형성방법을 제공하는데, 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, the reticle is provided with a pattern for registration error measurement that can reduce the registration error generated during the manufacturing of the reticle, and can easily perform the correction; It is an object of the present invention to provide a method for forming the registration error measurement pattern.
도 1은 본 발명의 실시예에 따른 레지스트레이션 에러 측정용 패턴이 구비된 레티클을 도시한 평면도.1 is a plan view showing a reticle provided with a pattern for measuring a registration error according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 레지스트레이션 에러 측정용 패턴의 형성방법을 설명하기 위한 도면.2 is a view for explaining a method of forming a registration error measurement pattern according to an embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 레지스트레이션 에러의 모니터링 방법을 설명하기 위한 도면.3 is a view for explaining a method for monitoring a registration error according to an embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1 : 모 버어니어 2 : 자 버어니어1: Mod Vernier 2: Purple Vernier
5 : 셀 영역 대응 부분 6 : 스크라이브 라인 대응 부분5: cell area corresponding part 6: scribe line corresponding part
10 : 레지스트레이션 에러 측정 패턴10: registration error measurement pattern
20 : 레티클20: reticle
상기와 같은 목적을 달성하기 위한 본 발명의 레티클은, 석영 기판 상에 크롬 패턴이 형성된 구조이며, 상기 크롬 패턴에 의해 수 개의 마스크 패턴들이 구비된 레티클로서, 웨이퍼의 스크라이브 라인에 대응하는 부분, 또는, 웨이퍼의 셀 영역과 스크라이브 라인에 대응하는 부분 이외의 부분에 모버어니어와 자버어니어로 구성되어 상기 웨이퍼의 셀 영역에 대응하는 부분에 형성되는 각각의 마스크 패턴의 정렬 상태를 모니터링할 수 있는 레지스트레이션 에러 측정용 패턴이 구비된 것을 특징으로 한다.The reticle of the present invention for achieving the above object is a structure in which a chromium pattern is formed on a quartz substrate and is provided with several mask patterns by the chromium pattern, a portion corresponding to a scribe line of a wafer, or And a registration for monitoring the alignment state of each mask pattern formed in a portion corresponding to the cell region of the wafer, which is composed of a mover aligner and a jaber aligner in a portion other than the portion corresponding to the cell region and the scribe line of the wafer. Characterized in that the error measurement pattern is provided.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 레지스트레이션 에러 측정용 패턴의 형성방법은, 웨이퍼의 스크라이브 라인에 대응하는 레티클 부분, 또는, 웨이퍼의 스크라이브 및 셀 영역에 대응하는 부분 이외의 레티클 부분에 구비되며, 모버어니어와 자버어니어로 구성되어, 상기 웨이퍼의 셀 영역에 대응하는 레티클 부분에 형성되는 마스크 패턴들의 정렬 상태를 모니터링할 수 있는 레지스트레이션 에러 측정용 패턴의 형성방법으로서, 수 개의 마스크 패턴 형성 영역들에 대한 최초 노광시에는 모든 마스크 패턴 형성 영역에 대응하는 모든 모버어니어들을 형성하기 위한 노광을 동시에 수행하고, 후속 마스크 패턴 형성 영역에 대한 노광시에는 이전 마스크 패턴 형성 영역에 대응하는 자버어니어를 형성하기 위한 노광을 함께 수행하는 것을 특징으로 한다.In addition, the method for forming a registration error measurement pattern according to the present invention for achieving the above object includes a reticle portion corresponding to the scribe line of the wafer, or a reticle portion other than the portion corresponding to the scribe and cell regions of the wafer. A method of forming a registration error measurement pattern comprising a plurality of mask patterns, comprising a plurality of mask patterns, comprising a plurality of mask patterns, which are composed of a mover aligner and a subverb vernier, and which can monitor an alignment state of mask patterns formed in a reticle portion corresponding to the cell region of the wafer. At the time of initial exposure to the formation regions, exposure for forming all the parentiers corresponding to all the mask pattern formation regions is simultaneously performed, and at the time of exposure to the subsequent mask pattern formation region, the jabber corresponding to the previous mask pattern formation region. Performing exposure together to form an anneal It is characterized by.
본 발명에 따르면, 웨이퍼의 스크라이브 라인에 해당하는 영역, 또는, 여분의 영역에 각 마스크 패턴의 정렬 상태를 모니터링할 수 있는 레지스트레이션 에러 측정용 패턴을 구비시키기 때문에, 각 마스크 패턴에서의 정렬 상태를 측정할 수 있고, 이를 근거로하여 보다 정확한 마스크 패턴에 대한 보정을 수행할 수 있으며, 결과적으로는, 레티클의 신뢰성을 향상시킬 수 있다.According to the present invention, since the registration error measurement pattern which can monitor the alignment state of each mask pattern is provided in the area | region corresponding to the scribe line of a wafer, or an extra area | region, the alignment state in each mask pattern is measured. Based on this, a correction for a more accurate mask pattern can be performed, and as a result, the reliability of the reticle can be improved.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 레티클을 도시한 도면으로서, 도시된 바와 같이, 본 발명의 레티클(20)은 웨이퍼의 셀 영역(5)에 대응하는 부분, 즉, 마스크 패턴이 형성될 부분이, 예를들어, 63개의 영역으로 분할되어 있고, 웨이퍼의 스크라이브 라인(6)에 대응하는 부분에는 분할된 각 영역에서 발생되는 레지스트레이션 에러의 정도를 모니터링할 수 있는 레지스트레이션 에러 측정용 패턴(10)이 구비되어 있다.1 is a view showing a reticle according to an embodiment of the present invention, as shown, the portion of the reticle 20 of the present invention corresponding to the cell region 5 of the wafer, that is, the portion where the mask pattern is to be formed For example, the registration error measurement pattern 10 which is divided into 63 areas and which corresponds to the scribe line 6 of the wafer can monitor the degree of registration error occurring in each divided area. It is provided.
여기서, 상기 레지스트레이션 에러 측정용 패턴(10)은, 도 2에 도시된 바와 같이, 사진틀 형상의 모버어니어(1)와, 상기 모버어니어(1)의 내부에 형성되는 자 버어니어(2)로 구성되며, 상기 모버어니어(1)와 자버어니어(2)로 구성되는 하나의 레지스트레이션 에러 측정용 패턴은 분할된 영역, 즉, 마스크 패턴의 수와 동일하게 63개가 구비된다.Here, the registration error measurement pattern 10 is, as shown in Figure 2, the picture frame shape of the parent vernier (1) and the child vernier (2) formed inside the mother vernier (1) The registration error measurement pattern, which is composed of the Moberier 1 and the Jaberier 2, is provided with 63 pieces equal to the number of divided regions, that is, the number of mask patterns.
상기 모버어니어(1)와 자버어니어(2)를 형성하기 위하여, 본 발명의 실시예에서는, 상기 모버어니어(1)에 대해서는 제1영역에 대한 노광시에 모든 마스크 패턴들에 대응하는 각각의 모버어이어들을 형성하기 위한 노광을 동시에 수행하고, 상기 자버어니어(2)에 대해서는 제2영역에 대한 노광시에 제1영역에 대응하는 자버어니어를 형성하기 위한 노광을 수행하고, 이어서, 제3영역에 대한 노광시에 제2영역에 대응하는 자버어니어를 형성하기 위한 노광을 수행하며, 이러한 방법으로 각 영역에 대응하는 자버어니어에 대한 노광을 수행한 후, 후속의 현상 및 식각 공정을 수행한다.In order to form the Moberier 1 and the Jabereer 2, in the embodiment of the present invention, the Moberier 1 corresponds to all the mask patterns upon exposure to the first area. Simultaneously perform exposure to form respective mowers, and perform exposure to the subordinates 2 to form subordinates corresponding to the first region upon exposure to the second region, Subsequently, an exposure is performed to form a javernier corresponding to the second region at the time of exposure to the third region, and after the exposure is performed to the javernier corresponding to each region in this manner, subsequent development And an etching process.
한편, 상기와 같은 방법으로 레티클(20) 내에 각 마스크 패턴에서의 레지스트레이션 에러를 모니터링할 수 있는 레지스트레이션 에러 측정용 패턴들을 구비시킨 후에는, 도 3에 도시된 바와 같이, 모버어니어(1)와 자버어니어(2) 사이의 X축 및 Y축에 대한 정렬 상태를 모니터링한다.On the other hand, after the registration error measurement patterns that can monitor the registration error in each mask pattern in the reticle 20 in the above manner, as shown in FIG. The alignment of the X and Y axes between the Jaberier 2 is monitored.
하기의 식 1 및 식 2는 상기 모버어니어와 자버어니어 사이의 정렬 상태를 수치화하기 위한 계산식이다.Equations 1 and 2 below are calculation formulas for quantifying the alignment between the Moberier and Jaberier.
(X1-X2)/2 ------------------ (식 1)(X 1 -X 2 ) / 2 ------------------ (Equation 1)
(Y1-Y2)/2 ------------------ (식 2)(Y 1 -Y 2 ) / 2 ------------------ (Equation 2)
따라서, 상기 얻어진 값으로부터, 각 마스크 패턴에서의 레지스트레이션 에러의 정도를 측정할 수 있으며, 이를 보정 데이터로 이용함으로써, 레티클의 제작시에 발생되는 각 마스크 패턴 형성 영역에서의 레지스트레이션 에러를 만족할만큼 감소시킬 수 있으며, 결과적으로는, 이러한 레티클이 적용된 반도체 소자의 신뢰성을 향상시킬 수 있게 된다.Therefore, from the obtained value, the degree of registration error in each mask pattern can be measured, and by using this as correction data, the registration error in each mask pattern formation region generated at the time of manufacturing the reticle can be reduced to be satisfactory. As a result, it is possible to improve the reliability of the semiconductor device to which such a reticle is applied.
이상에서와 같이, 본 발명은 레티클의 제작시, 웨이퍼의 스크라이브 라인에 대응하는 영역, 또는, 여분의 영역에 각 마스크 패턴에서의 레지스트레이션 에러 정도를 모니터링할 수 있는 레지스트레이션 에러 측정용 패턴을 구비시킴으로써, 상기 레티클에 구비되는 각각의 마스크 패턴에 대한 에러 정도를 모니터링할 수 있고, 아울러, 모니터링된 결과를 수치화하여 각각의 마스크 패턴에 대한 보정을 수행할 수 있기 때문에, 레지스트레이션 에러가 최소화된 레티클을 얻을 수 있으며, 그래서, 이러한 레티클이 적용된 반도체 소자의 신뢰성을 향상시킬 수 있다.As described above, the present invention provides a registration error measurement pattern capable of monitoring the registration error degree in each mask pattern in a region corresponding to a scribe line of a wafer or an extra region in manufacturing a reticle, Since the error degree of each mask pattern included in the reticle can be monitored and the masked result can be quantified to perform correction for each mask pattern, a reticle with a minimum registration error can be obtained. Therefore, the reliability of the semiconductor device to which such a reticle is applied can be improved.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990062579A KR20010058325A (en) | 1999-12-27 | 1999-12-27 | Reticle having pattern for measurement registration error and method for forming pattern for measurement registration error |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990062579A KR20010058325A (en) | 1999-12-27 | 1999-12-27 | Reticle having pattern for measurement registration error and method for forming pattern for measurement registration error |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010058325A true KR20010058325A (en) | 2001-07-05 |
Family
ID=19630098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990062579A KR20010058325A (en) | 1999-12-27 | 1999-12-27 | Reticle having pattern for measurement registration error and method for forming pattern for measurement registration error |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20010058325A (en) |
-
1999
- 1999-12-27 KR KR1019990062579A patent/KR20010058325A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010111048A (en) | Alignment method, test method for matching, and photomask | |
JPH1069066A (en) | Mask and its inspection method and exposure method | |
JP4528464B2 (en) | Alignment method, overlay inspection method, and photomask | |
US20050250225A1 (en) | Method and apparatus for forming patterned photoresist layer | |
JP2000310850A (en) | Exposure monitor mask, exposure regulation method and production of semiconductor device | |
US20080268350A1 (en) | Semiconductor structure | |
US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
US20090220870A1 (en) | Measuring the effect of flare on line width | |
KR100472411B1 (en) | method for manufacturing semiconductor device and semiconductor device with the overlay mark | |
US6127075A (en) | Method for checking accuracy of a measuring instrument for overlay registration | |
JPH0448715A (en) | Manufacture of semiconductor device | |
JP2970473B2 (en) | Alignment method and alignment error inspection method | |
KR20010058325A (en) | Reticle having pattern for measurement registration error and method for forming pattern for measurement registration error | |
JP4691840B2 (en) | Mask pattern generation method and photomask | |
US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
KR20040017623A (en) | Method of fabricating photo mask | |
CN117111398B (en) | Method and system for monitoring deviation of photomask manufacturing process | |
KR100577556B1 (en) | method for matching exposing equipment for semiconductor manufaction | |
KR960010726B1 (en) | Method of forming pattern of semiconductor device | |
GB2288467A (en) | Manufacturing a semiconductor device | |
US20020127486A1 (en) | Shot configuration measuring mark and transfer error detection method using the same | |
KR0144083B1 (en) | Photo mask for stepper resolution measurement | |
KR20090109352A (en) | Forming method of overlay vernier and manufacturing method of semiconductor device using the same | |
KR20030056019A (en) | Method for fabricating of multi binary halftone veridical mask | |
KR0146244B1 (en) | Photomask apparatus and method for measuring the error during manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |